[go: up one dir, main page]

CN103943509B - 薄膜晶体管的制程方法 - Google Patents

薄膜晶体管的制程方法 Download PDF

Info

Publication number
CN103943509B
CN103943509B CN201410143831.4A CN201410143831A CN103943509B CN 103943509 B CN103943509 B CN 103943509B CN 201410143831 A CN201410143831 A CN 201410143831A CN 103943509 B CN103943509 B CN 103943509B
Authority
CN
China
Prior art keywords
layer
gate insulating
insulating layer
polysilicon
ohmic contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410143831.4A
Other languages
English (en)
Other versions
CN103943509A (zh
Inventor
戴天明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410143831.4A priority Critical patent/CN103943509B/zh
Priority to US14/375,911 priority patent/US9040368B1/en
Priority to PCT/CN2014/077412 priority patent/WO2015154327A1/zh
Publication of CN103943509A publication Critical patent/CN103943509A/zh
Application granted granted Critical
Publication of CN103943509B publication Critical patent/CN103943509B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明构造了一种薄膜晶体管的制程方法，所述制程方法包含下列步骤：依序形成缓冲层与多晶硅层；在所述多晶硅层上形成栅极绝缘层，刻蚀所述栅极绝缘层以露出需要欧姆接触的所述多晶硅层；在所述栅极绝缘层与所述多晶硅层上方形成欧姆接触层，并刻蚀所述欧姆接触层的多余区域，保留与所述多晶硅层接触的所述欧姆接触层；在所述栅极绝缘层上方形成栅极；形成介电层于所述栅极与所述栅极绝缘层上方，并形成过孔；以及在所述过孔上形成源极与漏极。

Description

薄膜晶体管的制程方法
技术领域
本发明涉及一种薄膜晶体管的制程方法，特别是涉及一种改善刻蚀到多晶硅层或欧姆接触层刻蚀不足的薄膜晶体管的制程方法。
背景技术
非晶硅薄膜晶体管(amorphous silicon thin films,a-Si TFTs)已广泛使用于显示器，而相较于非晶硅薄膜晶体管，以低温多晶硅(low temperature poly silicon,LTPS)作为驱动组件的设计上，更能符合现今显示器高效能与高解析的需求。目前在LTPS的制程中，通常会利用离子布植(ion implant)的方式，对通道做掺杂(dopant)来调整起始电压(threshold voltage)，或是利用掺杂来降低源极/漏极(S/D)的阻值。然而，随着大尺寸显示器的发展，LTPS制程上除了大面积均匀性不佳的限制外，离子布植目前也只能应用于小尺寸世代厂里。如今，LTPS技术精进，薄膜均匀性的问题也逐渐获得改善，随之而来的，即是如何在制程中不需要使用离子布植的方式而达到低阻值的源极/漏极区域，也就是如何在晶体管通道两端定义出欧姆接触层(ohmn contact layer)，即非离子布植(non-implant)LTPS技术。
图1显示传统的薄膜晶体管的制造方法的流程图。图2A～图2G显示传统的薄膜晶体管的示意图。如下所述的图1的步骤流程是配合图2A～图2G的图式做说明。在图2A的步骤S102中，在基板202上依序沉积缓冲层(buffer layer)204与非晶硅(a-Si)层206。接着，在图2B的步骤S104中，形成多晶硅层208，并图案定义半导体区域。一般来说，在形成非晶硅(a-Si)层206后，以低温结晶制程将非晶硅层206转换为多晶硅结构的多晶硅(poly-Si)层208。在图2C的步骤S106中，在多晶硅层208上形成欧姆接触层210，图案定义沟道区212，并利用干刻蚀沟道区212的欧姆接触层210。在多晶硅上使用化学气相沉积(Chemical VaporDeposition，CVD)生长一层N+或P+层作为欧姆接触层210，其厚度一般为400–800A之间，之后通过光罩定义出沟道区212，再刻蚀掉沟道区的欧姆接触层210。但是，在此步骤流程中，由于干刻蚀的均匀性问题，会导致部分区域的欧姆接触层210未被刻蚀干净，而有些区域则刻蚀到多晶硅层208，使得多晶硅层208的厚度降低，导致最后液晶面板的薄膜电性均一性不好，使得显示器亮度不均匀(panel mura)问题严重。接着，在图2D的步骤S108中，在欧姆接触层210与多晶硅层208上方形成栅极绝缘层214，让栅极绝缘层214覆盖通道区212与欧姆接触层210。在图2E的步骤S110中，在栅极绝缘层214上方形成一栅极216。在图2F的步骤S112中，形成一介电层220于栅极216与栅极绝缘层214上方，并形成过孔218。过孔218分别位于栅极216的两旁，且穿过介电层220与栅极绝缘层214以裸露出欧姆接触层210。最后，在图2G的步骤S114中，在过孔218上形成源极/漏极222。
如上所述，在非离子布植(non-implant)LTPS技术中，需要针对由于干刻蚀欧姆接触层210而导致多晶硅层208厚度不均匀的问题进行改善，欧姆接触层210多在多晶硅层208生成之后沉积，通过光罩定义出沟道区212后，通过干刻蚀蚀掉沟道区212的欧姆接触层210，而只留下源极/漏极接触区。由于欧姆接触层210的厚度一般较薄，为300A-800A之间，多晶硅层208的厚度约为400A-800A，而刻蚀欧姆接触层210的过程中不可避免的会刻蚀到多晶硅层208。另外，由于刻蚀机台的均匀性问题，会使得部分区域的刻蚀较多而部分刻蚀厚度较少，刻蚀较多容易造成薄膜晶体管电性变化，刻蚀较少会使得漏电变大，严重会导致短路。
因此，存在一种需求设计新颖的薄膜晶体管的制造过程，通过更改制程，通过沟道区的限制，在刻蚀欧姆接触层时，改善刻蚀到多晶硅层或欧姆接触层刻蚀不足，克服因刻蚀欧姆接触层所造成刻蚀均一性与准确性的问题。
发明内容
本发明的一个目的在于消除欧姆接触层刻蚀过程中，由于刻蚀的均一性和准确性，使得对于沟道区的多晶硅层的过刻蚀或欧姆接触层残留导致短路可以改善。
为解决上述技术问题，本发明构造了一种薄膜晶体管的制程方法，所述制程方法包含下列步骤：依序形成缓冲层(buffer layer)与多晶硅(poly-Si)层；在所述多晶硅层上形成栅极绝缘层，刻蚀所述栅极绝缘层以露出需要欧姆接触的所述多晶硅层；在所述栅极绝缘层与所述多晶硅层上方形成欧姆接触层，并刻蚀所述欧姆接触层的多余区域，保留与所述多晶硅层接触的所述欧姆接触层；在所述栅极绝缘层上方形成栅极；形成介电层于所述栅极与所述栅极绝缘层上方，并形成过孔；以及在所述过孔上形成源极与漏极。
在本发明一实施例中，在所述依序形成所述缓冲层与所述多晶硅层的步骤中，在所述薄膜晶体管的基板上，依序沉积所述缓冲层与非晶硅(a-Si)层，再将所述非晶硅层转换为所述多晶硅层。
在本发明一实施例中，在所述将所述非晶硅层转换为所述多晶硅层的步骤中，是以激光退火或金属固相结晶将所述非晶硅层转换为具多晶硅结构的所述多晶硅层。
在本发明一实施例中，在刻蚀所述欧姆接触层的多余区域，保留与所述多晶硅层接触的所述欧姆接触层的步骤中，先定义在所述栅极绝缘层的通道区，刻蚀所述栅极绝缘层的所述通道区以露出需要欧姆接触的所述多晶硅层。
在本发明一实施例中，所述在所述多晶硅层上形成所述栅极绝缘层的步骤中，所述栅极绝缘层的材料为氮化硅(SiNx)与氧化硅(SiOx)，且先通过干刻蚀刻蚀掉具有所述氮化硅的所述栅极绝缘层，再通过湿刻蚀刻蚀具有所述氧化硅的所述栅极绝缘层。
在本发明一实施例中，所述湿刻蚀刻蚀具有所述氧化硅的所述栅极绝缘层的步骤中，所述湿刻蚀的刻蚀液是选自由氟化氢与氟化氨所组成的群组。
本发明的另一个目的在于改善因刻蚀欧姆接触层所造成刻蚀均一性与准确性的问题。
为解决上述技术问题，本发明构造了一种薄膜晶体管的制程方法，所述制程方法包含下列步骤：依序形成缓冲层与非晶硅层；以低温结晶制程将所述非晶硅层转换成多晶硅层；在所述多晶硅层上形成具氮化硅与氧化硅的栅极绝缘层，定义在所述栅极绝缘层的通道区，刻蚀所述栅极绝缘层的所述通道区以露出需要欧姆接触的所述多晶硅层；在所述栅极绝缘层与所述多晶硅层上方同时沉积形成欧姆接触层与栅极金属层，并刻蚀所述欧姆接触层的多余区域，保留与所述多晶硅层接触的所述欧姆接触层；在所述栅极绝缘层上方形成栅极；形成介电层于所述栅极与所述栅极绝缘层上方，并形成过孔；以及在所述过孔上形成源极与漏极。
在本发明一实施例中，所述以低温结晶制程将所述非晶硅层转换成所述多晶硅层的步骤中，是以激光退火或金属固相结晶将所述非晶硅层转换为具多晶硅结构的所述多晶硅层。
在本发明一实施例中，在在所述多晶硅层上形成具所述氮化硅与所述氧化硅的所述栅极绝缘层的步骤中，先通过干刻蚀刻蚀掉具有所述氮化硅的所述栅极绝缘层，再通过湿刻蚀刻蚀具有所述氧化硅的所述栅极绝缘层。
在本发明一实施例中，所述湿刻蚀刻蚀具有所述氧化硅的所述栅极绝缘层的步骤中，所述湿刻蚀的刻蚀液是选自由氟化氢与氟化氨所组成的群组。
本发明的有益效果是：消除欧姆接触层刻蚀过程中，由于刻蚀的均一性和准确性，使得对于沟道区的多晶硅层的过刻蚀或欧姆接触层残留导致短路的问题。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1显示传统的薄膜晶体管的制造方法的流程图；
图2A～图2G显示传统的薄膜晶体管的示意图；
图3显示本发明第一实施例的薄膜晶体管的制造方法流程图；
图4A～图4G显示本发明第一实施例的薄膜晶体管的示意图；
图5显示本发明第二实施例的薄膜晶体管的制造方法的流程图；
图6A～图6G显示本发明第二实施例的薄膜晶体管的示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。
图3显示本发明第一实施例的薄膜晶体管的制造方法流程图。图4A～图4G显示本发明第一实施例的薄膜晶体管的示意图。如下所述的图3的步骤流程是配合图4A～图4G的图式做说明。在步骤S302中，在基板402上依序形成缓冲层(buffer layer)404与非晶硅(a-Si)406层，如图4A所示。以沉积的方式将缓冲层404与非晶硅层406形成于基板40上。然后，在步骤S304中，以低温结晶制程形成多晶硅层408，并图案定义半导体区域，如图4B所示。以低温结晶制程将非晶硅层406转换为具多晶硅结构的多晶硅层408。本发明所采用的低温结晶制程可以是激光退火或金属固相结晶，在此并不局限。另外，在不同实施例中，也可以直接在缓冲层404上方直接形成多晶硅层408，省略非晶硅层406转换多晶硅层408的步骤。接着，在步骤S306中，在多晶硅层408上形成栅极绝缘层410，图案定义栅极绝缘层410，并利用干刻蚀沟道区412的栅极绝缘层410以露出需要欧姆接触的多晶硅层408的区域，如图4C所示。然后，在步骤S308中，在栅极绝缘层410与多晶硅层408上形成欧姆接触层414，如图4D所示。在此步骤中，可以在基板402上形成欧姆接触层414，然后图案定义欧姆接触层414，并刻蚀多余的区域，仅保留与多晶硅层408接触的欧姆接触层414。由于保留的欧姆接触层414是位于步骤S306的制程中所形成的沟道区412上，先形成沟道区412以防止欧姆接触层414过刻蚀或刻蚀不够的问题。在图4E的步骤S310中，在栅极绝缘层410上方形成一栅极416。在图4F的步骤S312中，形成一介电层418于栅极416与栅极绝缘层410上方，并形成过孔420。过孔420分别位于栅极416的两旁，且穿过介电层418与栅极绝缘层416以裸露出欧姆接触层414。最后，在图4G的步骤S314中，在过孔420上形成源极与漏极422，完成本发明之薄膜晶体管的制程。因为欧姆接触层414的形成在栅极绝缘层410的通道中，栅极绝缘层410的通道限制欧姆接触层414所能形成的区域，所以不会像传统的薄膜晶体管刻蚀到多晶硅层408或欧姆接触层414残留的问题产生，提高面板的薄膜晶体管的均匀性。
图5显示本发明第二实施例的薄膜晶体管的制造方法的流程图。图6A～图6G显示本发明第二实施例的薄膜晶体管的示意图。如下所述的图5的步骤流程是配合图6A～图6G的图式做说明。在步骤S502中，在基板602上依序沉积缓冲层(buffer layer)604与非晶硅(a-Si)层606，如图6A所示。接着，在图6B的步骤S504中，同样以低温结晶制程将非晶硅层606转换成多晶硅层608，并图案定义半导体区域。以低温结晶制程将非晶硅层606转换为多晶硅结构而产生多晶硅层608。在图6C的步骤S506中，在多晶硅层608上形成栅极绝缘层610，图案定义栅极绝缘层610，并利用干刻蚀沟道区612的栅极绝缘层610以露出需要欧姆接触的多晶硅层608。栅极绝缘层610主要是由氮化硅(SiNx)与氧化硅(SiOx)所构成，需利用干法刻蚀氮化硅，再通过湿刻蚀氧化硅，才会露出需要与欧姆接触的多晶硅层608的区域。另外，在本发明中湿刻蚀的刻蚀液主要是由氟化氢(HF)与氟化氨(NH4F)所组成混合液体。然后，在图6D的步骤S508中，在薄膜晶体管上同时沉积欧姆接触层614与栅极金属层616，然后通过一步图案制程以形成欧姆接触层614与栅极金属层616，因此可节省一步图案的半导体制程步骤。同样通过干刻蚀与湿刻蚀以刻蚀多余的区域，仅保留与多晶硅层608接触的欧姆接触层614。在图6E与图6F的步骤S610中，形成一介电层618于栅极616与栅极绝缘层610上方，并形成过孔620。过孔620分别位于栅极616的两旁，且穿过介电层618与栅极绝缘层610以裸露出欧姆接触层614。最后，在图6G的步骤S512中，在过孔620上形成源极与漏极622，完成本发明第二实施例的薄膜晶体管。同样，因为欧姆接触层614形成在栅极绝缘层610的通道中，栅极绝缘层610的通道已局限欧姆接触层614所能形成的区域，所以不会像传统的薄膜晶体管的多晶硅层的过刻蚀或欧姆接触层刻蚀不足的问题产生，提高面板的薄膜晶体管的均匀性。
透过上述第一实施例与第二实施例，透过先形成栅极绝缘层的方式以限制欧姆接触层可以刻蚀的范围，改善传统多晶硅层的过刻蚀或欧姆接触层刻蚀不足的问题。本发明的有益效果是：消除欧姆接触层刻蚀过程中，由于刻蚀的均一性和准确性，使得对于沟道区的多晶硅层的过刻蚀或欧姆接触层残留导致短路的问题。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (4)

1.一种薄膜晶体管的制程方法，其特征在于，所述制程方法包含：
依序形成缓冲层与非晶硅层；
以低温结晶制程将所述非晶硅层转换成多晶硅层；
在所述多晶硅层上形成具有氮化硅与氧化硅的栅极绝缘层，定义在所述栅极绝缘层的通道区，刻蚀通道区的所述栅极绝缘层以露出需要欧姆接触的所述多晶硅层；
在所述栅极绝缘层与所述多晶硅层上方同时沉积形成欧姆接触层与栅极金属层，并刻蚀所述欧姆接触层与所述栅极金属层的多余区域，保留与多晶硅层接触以及与多晶硅层上的栅极绝缘层接触的所述欧姆接触层；
形成介电层于所述栅极金属层与所述栅极绝缘层上方，并形成过孔；及
在所述过孔上形成源极与漏极。
2.根据权利要求1所述的薄膜晶体管的制程方法，其特征在于，所述以低温结晶制程将所述非晶硅层转换成所述多晶硅层的步骤中，是以激光退火或金属固相结晶将所述非晶硅层转换为具多晶硅结构的所述多晶硅层。
3.根据权利要求1所述的薄膜晶体管的制程方法，其特征在于，在在所述多晶硅层上形成具所述氮化硅与所述氧化硅的所述栅极绝缘层的步骤中，先通过干刻蚀刻蚀掉具有所述氮化硅的所述栅极绝缘层，再通过湿刻蚀刻蚀具有所述氧化硅的所述栅极绝缘层。
4.根据权利要求3所述的薄膜晶体管的制程方法，其特征在于，所述湿刻蚀刻蚀具有所述氧化硅的所述栅极绝缘层的步骤中，所述湿刻蚀的刻蚀液是选自由氟化氢与氟化氨所组成的群组。
CN201410143831.4A 2014-04-11 2014-04-11 薄膜晶体管的制程方法 Expired - Fee Related CN103943509B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410143831.4A CN103943509B (zh) 2014-04-11 2014-04-11 薄膜晶体管的制程方法
US14/375,911 US9040368B1 (en) 2014-04-11 2014-05-14 Thin film transistor and method of making the same
PCT/CN2014/077412 WO2015154327A1 (zh) 2014-04-11 2014-05-14 薄膜晶体管的制程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410143831.4A CN103943509B (zh) 2014-04-11 2014-04-11 薄膜晶体管的制程方法

Publications (2)

Publication Number Publication Date
CN103943509A CN103943509A (zh) 2014-07-23
CN103943509B true CN103943509B (zh) 2017-02-15

Family

ID=51191119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410143831.4A Expired - Fee Related CN103943509B (zh) 2014-04-11 2014-04-11 薄膜晶体管的制程方法

Country Status (2)

Country Link
CN (1) CN103943509B (zh)
WO (1) WO2015154327A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789319B (zh) * 2014-12-26 2020-05-01 昆山国显光电有限公司 薄膜晶体管及其制备方法
CN109545751B (zh) * 2018-10-15 2022-02-22 Tcl华星光电技术有限公司 薄膜晶体管阵列基板制造方法
CN111755471A (zh) * 2019-03-27 2020-10-09 陕西坤同半导体科技有限公司 可弯折柔性显示装置及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2314677A (en) * 1996-06-28 1998-01-07 Lg Electronics Inc Polysilicon thin film transistor with silicide and method for fabricating the same
CN1888961A (zh) * 2005-06-29 2007-01-03 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101414564A (zh) * 2008-11-24 2009-04-22 上海广电光电子有限公司 低温多晶硅薄膜晶体管的制造方法
CN102983175A (zh) * 2011-09-05 2013-03-20 广东中显科技有限公司 用原子层沉积的氧化铝作为栅介质的多晶硅薄膜晶体管

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333276B1 (ko) * 1999-05-20 2002-04-24 구본준, 론 위라하디락사 액정표시장치의 ｔｆｔ 및 그 제조방법
JP2006229026A (ja) * 2005-02-18 2006-08-31 Rohm Co Ltd 薄膜トランジスタ素子およびその製造方法
KR101145146B1 (ko) * 2005-04-07 2012-05-14 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법
KR100907400B1 (ko) * 2007-08-28 2009-07-10 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 이용한 발광표시장치
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101134989B1 (ko) * 2009-05-15 2012-04-09 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR101137391B1 (ko) * 2010-03-24 2012-04-20 삼성모바일디스플레이주식회사 박막 트랜지스터를 갖는 기판, 이를 제조하는 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치
CN103489918A (zh) * 2012-06-08 2014-01-01 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板及其制造方法
CN103022355B (zh) * 2012-12-21 2016-04-06 昆山工研院新型平板显示技术中心有限公司 一种低温多晶硅薄膜晶体管及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2314677A (en) * 1996-06-28 1998-01-07 Lg Electronics Inc Polysilicon thin film transistor with silicide and method for fabricating the same
CN1888961A (zh) * 2005-06-29 2007-01-03 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101414564A (zh) * 2008-11-24 2009-04-22 上海广电光电子有限公司 低温多晶硅薄膜晶体管的制造方法
CN102983175A (zh) * 2011-09-05 2013-03-20 广东中显科技有限公司 用原子层沉积的氧化铝作为栅介质的多晶硅薄膜晶体管

Also Published As

Publication number Publication date
WO2015154327A1 (zh) 2015-10-15
CN103943509A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
CN102636927B (zh) 阵列基板及其制造方法
CN103996716B (zh) 一种多晶硅薄膜晶体管的制备方法
CN103022149B (zh) 薄膜晶体管、阵列基板及制造方法和显示器件
US10923512B2 (en) Array substrate, preparation method thereof, and display device
US20160043212A1 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
CN105390451A (zh) 低温多晶硅tft基板的制作方法
CN104241389B (zh) 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
CN102683354B (zh) 顶栅型n-tft、阵列基板及其制备方法和显示装置
CN105304500B (zh) N型tft的制作方法
CN104409512A (zh) 基于双栅极结构的低温多晶硅薄膜晶体管及其制备方法
CN106024633A (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
TW200501426A (en) Method of fabricating bottom-gated polycrystalline silicon thin film transistor
CN107316874B (zh) 阵列基板及其制作方法、显示装置
CN104979215B (zh) 低温多晶硅薄膜晶体管及其制备方法
CN107170759A (zh) 一种阵列基板及其制作方法、显示装置
CN108550625A (zh) 一种薄膜晶体管及其制作方法
CN103943509B (zh) 薄膜晶体管的制程方法
CN104241299A (zh) 氧化物半导体tft基板的制作方法及结构
CN108122759B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
KR100654022B1 (ko) 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법
CN101236904A (zh) 具有轻掺杂漏极区的多晶硅薄膜晶体管的制造方法
US10629746B2 (en) Array substrate and manufacturing method thereof
CN105826398A (zh) 一种薄膜晶体管、阵列基板及制作方法
CN104882415A (zh) Ltps阵列基板及其制造方法
KR101831080B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170215