[go: up one dir, main page]

CN103930995B - 具有反向极化帽的增强模式iii‑n族高电子迁移率晶体管 - Google Patents

具有反向极化帽的增强模式iii‑n族高电子迁移率晶体管 Download PDF

Info

Publication number
CN103930995B
CN103930995B CN201280055358.3A CN201280055358A CN103930995B CN 103930995 B CN103930995 B CN 103930995B CN 201280055358 A CN201280055358 A CN 201280055358A CN 103930995 B CN103930995 B CN 103930995B
Authority
CN
China
Prior art keywords
top surface
metal
layer
group iii
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280055358.3A
Other languages
English (en)
Other versions
CN103930995A (zh
Inventor
萨恩迪普·巴尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN103930995A publication Critical patent/CN103930995A/zh
Application granted granted Critical
Publication of CN103930995B publication Critical patent/CN103930995B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/602—Heterojunction gate electrodes for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

在一种方法中形成具有反向极化帽的增强模式III‑N族高电子迁移率晶体管HEMT(200)，所述方法利用：例如InGaN帽结构的反向极化帽结构(212)，其用以使二维电子气体2DEG耗尽并形成常关型装置；以及间隔件层(210)，其位于所述反向极化帽结构下面及所述HEMT的势垒层(118)上面，允许在不蚀刻到所述势垒层中的情况下蚀刻所述反向极化帽层。

Description

具有反向极化帽的增强模式III-N族高电子迁移率晶体管
技术领域
本发明大体来说涉及包含增强模式III-N族高电子迁移率晶体管(HEMT)的集成电路装置；且更特定来说，涉及一种具有反向极化帽的增强模式III-N族HEMT。
背景技术
III-N族高电子迁移率晶体管(HEMT)已由于其较宽的带隙及高电子饱和速度而针对功率电子器件展示潜在的优越性。这些材料性质转变成高击穿电压、低接通电阻及快速切换。III-N族HEMT还可在比基于硅的晶体管高的温度下操作。这些性质使得III-N族HEMT非常适于高效率功率调节应用，例如照明及车辆控制。
图1展示图解说明常规增强模式III-N族HEMT100的横截面图。如图1中所展示，增强模式III-N族HEMT100包含衬底110及触及衬底110的顶部表面的分层结构112。衬底110通常用SiC来实施，因为SiC具有相当低的晶格失配(～3％)及高导热率。然而，SiC衬底为昂贵的且在大小上受限制。由于Si的低成本及对Si处理基础设施的易得性，衬底110通常也用Si来实施。
分层结构112又包含触及衬底110的顶部表面的缓冲层114、触及缓冲层114的顶部表面的沟道层116及触及沟道层116的顶部表面的势垒层118。势垒层118又具有凹部119，凹部119具有垂直地位于势垒层118的底部表面上面的底部表面。
缓冲层114、沟道层116及势垒层118各自通常用一或多个循序III族氮化物层来实施，其中III族包含In、Ga及A1中的一或多者。举例来说，势垒层118通常由A1GaN形成，而沟道层116通常由GaN形成。因此，沟道层116用不同于用于实施势垒层118的III-N族材料的III-N族材料来实施。
另外，常规上通过使用例如金属有机化学气相沉积(MOCVD)及分子束外延(MBE)等外延沉积技术在衬底110上生长分层结构112而形成分层结构112。在已形成分层结构112之后，借助常规掩蔽及蚀刻步骤来形成凹部119。
缓冲层114提供衬底110与沟道层116之间的过渡层以便解决晶格常数差异的问题且提供错位最小化的生长表面。然而，当衬底110由硅形成时，难以在6英寸衬底上生长比2-3um厚的缓冲层114，这是因为应力、晶片的后续弯曲及氮化物膜的破裂。
如图1中进一步展示，增强模式III-N族HEMT100还包含触及分层结构112的顶部表面且给凹部119加衬的栅极电介质120，以及触及栅极电介质120的顶部表面的金属栅极122。另外，增强模式III-N族HEMT100包含通过势垒层118进行欧姆接触的金属源极124及金属漏极126。金属源极124与金属漏极126水平间隔开且电连接到沟道层116。
在操作中，如在米什拉(Mishra)等人的“A1GaN/GaN HEMT-装置操作及应用概述(A1GaN/GaN HEMTs-An Overview of Device Operation and Applications)”(IEEE会刊，第90卷，第6期，2002年6月，第1022-1031页)中所论述，HEMT的沟道层及势垒层具有不同极化性质及带隙，如图1中所展示，此诱发位于沟道层的顶部处的二维电子气体(2DEG)130的形成。具有高电子浓度的2DEG130类似于常规场效应晶体管(FET)中的沟道。
此外，在增强模式装置中，2DEG130通常在栅极下方被耗尽电子且借此通常为关断装置。因此，当将接地置于金属栅极122上时，无电流借助于2DEG130从金属漏极126流动到金属源极124。然而，当将接地置于金属源极124上时，将正电压置于金属漏极126上，且将大于阈值电压的正电压置于金属栅极122上，电流借助于2DEG130从金属漏极126流动到金属源极124。
因此，在增强模式III-N族HEMT100的操作期间，每当III-N族HEMT100接通及关断时，就将大的电压置于金属栅极122及金属漏极126上且接着在其之间移除所述电压。施加及移除大电压超过数千次对HEMT的部分(例如栅极电介质120)施以应力，且导致增强模式III-N族HEMT100的最终失效。因此，期望具有无电介质的增强模式III-N族HEMT。
在“栅极结晶体管(GIT)-使用电导调制的常关型A1GaN/GaN功率晶体管(GateInjection Transistor(GIT)-A Normally-Off A1GaN/GaN Power Transistor UsingConductivity Modulation)”(IEEE电子装置会报(TED)，第54卷，第12期，2007年，第3393-3399页)中，上本等人提出了一种利用A1GaN的经p掺杂(Mg)帽来代替栅极电介质120的增强模式III-N族HEMT。p型掺杂剂使2DEG耗尽，借此形成常关型装置。接着通过(举例来说)将接地置于金属源极124上、将正电压置于金属漏极126上且将大于阈值电压的正电压置于金属栅极122上来接通所述装置。
在使用电穴注入原理的增强模式III-N族HEMT中，遗憾地关断时间由于提取电穴的需要而减慢。另一问题是，难以从其中不需要形成A1GaN帽的区移除位于AlGaN势垒层上的经p掺杂AlGaN层，借此增加了可变性。如果使用GaN帽来代替AlGaN帽(其是代替栅极电介质120而使用的)(例如来自UC圣巴巴拉市(UC Santa Barbara)或费迪南德布劳恩学院(Ferdinand-Braun-Instiuit))，那么以上问题被简化，但栅极端子上的最大容许电压受结接通限制，此可能不满足电路设计者的要求。
在“用于常关型操作的具有薄InGaN帽层的A1GaN/GaN HEMT(A1GaN/GaN HEMTswith Thin InGaN Cap Layer for Normally Off Operation)”(IEEE电子装置期刊，第28卷，第7期，2007年，第549-551页)中，水谷(Mizutani)等人提出了一种利用InGaN反向极化帽来代替栅极电介质120的增强模式III-N族HEMT。InGaN的反向极化提升导带且使2DEG耗尽，借此形成常关型装置。接着通过(举例来说)将接地置于金属源极124上、将正电压置于金属漏极126上且将大于阈值电压的正电压置于金属栅极122上来接通所述装置。
由水谷提出的增强模式III-N族HEMT的弱点之一是无法大规模可靠地制造所述装置，因为难以形成坐落于A1GaN势垒层上的经图案化InGaN结构。水谷提出了通过首先在势垒层的顶部表面上生长薄InGaN帽层来制作增强模式III-N族HEMT。接着，在已形成(金属沉积、掩蔽及蚀刻)金属栅极之后，金属栅极本身用作掩模以移除薄InGaN帽层的经暴露区。
然而，难以在不移除下伏A1GaN势垒层的部分的情况下移除薄InGaN帽层的经暴露区，这是因为缺少用以进行此移除的选择性蚀刻。因此，需要一种减少与栅极电介质相关联的问题且允许可制造制作的增强模式III-N族HEMT。另外，还需要增加最大容许栅极电压以便更好地满足电路设计者的需要。
发明内容
本发明揭示包含晶体管的集成电路装置及其制造方法。
在一实施例中，包含所述晶体管的所述装置包含：衬底，其具有顶部表面；分层结构，其具有顶部表面且包含触及所述衬底的所述顶部表面的缓冲层、触及所述缓冲层的沟道层及触及所述沟道层的势垒层，所述势垒层包含第一III-N族材料；间隔件结构，其具有顶部表面且触及所述分层结构的所述顶部表面，所述间隔件结构包含不同于所述第一III-N族材料的第二III-N族材料；经反向极化结构，其具有顶部表面且触及所述间隔件结构的所述顶部表面，所述经反向极化结构包含不同于所述第二III-N族材料的第三III-N族材料；以及金属栅极，其触及所述经反向极化结构的所述顶部表面。
所述装置可进一步包含触及所述势垒层、所述间隔件结构、所述经反向极化结构及所述金属栅极并位于所述势垒层、所述间隔件结构、所述经反向极化结构及所述金属栅极上方的钝化层，所述钝化层具有暴露所述金属栅极的区的开口、暴露所述势垒层的第一区的开口及暴露所述势垒层的第二区的开口。
所述装置还可进一步包含：金属源极，其触及所述钝化层及所述势垒层的所述第一区，所述金属源极电连接到所述沟道层；以及金属漏极，其触及所述钝化层及所述势垒层的所述第二区，所述金属漏极电连接到所述沟道层且与所述金属源极水平间隔开。
在一些实施方案中，所述金属源极的一部分垂直地在所述金属栅极的一部分正上方触及所述钝化层。所述第二III-N族材料可包含GaN。所述第三III-N族材料可包含InGaN。所述第一III-N族材料可包含A1GaN。
所述装置可进一步包括位于所述沟道层的顶部处的二维电子气体(2DEG)，当将接地置于所述金属栅极上时，所述经反向极化结构使所述2DEG耗尽电子。所述间隔件结构可包含与所述势垒层及所述经反向极化结构共同的两个元件，且所述经反向极化结构包含不存在于所述势垒层中的元件。
在另一实例中，一种形成包含晶体管的集成电路装置的方法包含：形成具有顶部表面的缓冲层；形成触及所述缓冲层的所述顶部表面的III-N族沟道层，所述III-N族沟道层具有顶部表面；形成触及所述III-N族沟道层的所述顶部表面的III-N族势垒层，所述III-N族势垒层具有顶部表面；形成触及所述III-N族势垒层的所述顶部表面的III-N族间隔件层，所述III-N族间隔件层具有顶部表面；形成触及所述III-N族间隔件层的所述顶部表面的III-N族帽层，所述III-N族帽层具有顶部表面且不同于所述III-N族势垒层及所述III-N族间隔件层；以及形成触及所述III-N族帽层的所述顶部表面的金属层。
在一些实例中，所述III-N族间隔件层可不同于所述III-N族势垒层。所述方法可进一步包含蚀刻所述金属层以形成金属栅极并暴露所述III-N族帽层的所述顶部表面，所述金属栅极具有顶部表面。可蚀刻所述III-N族帽层以形成反向极化帽并暴露所述III-N族间隔件层。可蚀刻所述III-N族间隔件层以形成间隔件结构并暴露所述III-N族势垒层的所述顶部表面。
在一些实例中，所述方法可进一步包含沉积触及所述势垒层、所述间隔件结构、所述反向极化帽及所述金属栅极的钝化层。所述方法还可包含蚀刻所述钝化层以形成暴露所述势垒层的所述顶部表面的源极开口、暴露所述势垒层的所述顶部表面的漏极开口及暴露所述金属栅极的所述顶部表面的区的栅极开口。所述方法可进一步包含沉积触及所述势垒层、所述钝化层及所述金属栅极以分别填满所述源极开口、所述漏极开口及所述栅极开口的金属层。所述方法还可包含蚀刻所述金属层以形成触及所述势垒层的金属源极及金属漏极以及触及所述金属栅极的金属延伸器。在一实施例中，所述金属源极的一部分垂直地在所述金属栅极的一部分正上方触及所述钝化层。
附图说明
图1是图解说明常规增强模式III-N族HEMT100的横截面图。
图2A是图解说明根据本发明的增强模式III-N族HEMT200的实例的横截面图。
图2B是图解说明根据本发明当将大于阈值电压的正电压置于金属栅极214上时增强模式III-N族HEMT200的实例的横截面图。
图2C是进一步图解说明根据本发明的增强模式III-N族HEMT200的操作的带图。
图3A-3H是图解说明根据本发明形成增强模式III-N族HEMT的方法的实例的横截面图。
具体实施方式
图2A图解说明根据本发明的实施例的实例性增强模式III-N族高电子迁移率晶体管(HEMT)200。如下文更详细地描述，利用若干材料及选择性蚀刻大规模可靠地制造具有反向极化帽的增强模式III-N族HEMT。
增强模式III-N族HEMT200与增强模式III-N族HEMT100具有相似性且因此，利用相同参考编号来标示两个增强模式III-N族HEMT共有的结构。在当前实例中，增强模式III-N族HEMT200与增强模式III-N族HEMT100的不同在于增强模式III-N族HEMT200省略了凹部119。
如图2A中所展示，增强模式III-N族HEMT200与增强模式III-N族HEMT100的不同还在于增强模式III-N族HEMT200包含触及分层结构112的势垒层118的顶部表面的间隔件结构210。间隔件结构210用可相对于用于形成势垒层118的III-N族材料选择性蚀刻的III-N族材料来实施。
在当前实例中，间隔件结构210用GaN来实施且势垒层118用AlGaN来实施。因此，间隔件结构210用不同于用于实施势垒层118的III-N族材料的III-N族材料来实施。间隔件结构210可为经掺杂或未掺杂的。未掺杂GaN间隔件结构的优点之一是，未掺杂GaN间隔件结构避免了像Mg一样的p型掺杂剂的络合物。
增强模式III-N族HEMT200与增强模式III-N族HEMT100的不同进一步在于增强模式III-N族HEMT200包含触及间隔件结构210的顶部表面的反向极化帽结构212及触及反向极化帽结构212的顶部表面的金属栅极214。
反向极化帽结构212用通常使2DEG130耗尽且不需要相对于用于形成间隔件结构210的III-N族材料选择性蚀刻的III-N族材料来实施。间隔件结构210用可相对于用于形成势垒层118的III-N族材料选择性蚀刻的III-N族材料来实施。
在当前实例中，反向极化帽结构212用InGaN实施，间隔件结构210用GaN实施，且势垒层118用A1GaN实施。因此，反向极化帽结构212用不同于用于实施间隔件结构210的III-N族材料的III-N族材料实施。此外，间隔件结构210用不同于势垒层118及反向极化帽结构212的III-N族材料实施。
另外，增强模式III-N族HEMT200与增强模式III-N族HEMT100的不同在于，增强模式III-N族HEMT200包含触及势垒层118、间隔件结构210、反向极化帽结构212及金属栅极214的钝化层216。
钝化层216具有暴露金属栅极214的区的开口、暴露势垒层118的第一区的开口及暴露势垒层118的第二区的开口。金属源极124延伸穿过钝化层216中的开口以触及势垒层118的第一区，而金属漏极126延伸穿过钝化层216中的开口以触及势垒层118的第二区。
在操作中，当将接地置于金属栅极214、金属源极124及金属漏极126上时，在金属栅极214正下方不存在二维电子气体2DEG130且无电流借助于2DEG130从金属漏极126流动到金属源极124。此情况图解说明于图2A中。图2B展示图解说明根据本发明当将大于阈值电压的正电压置于金属栅极214上时增强模式III-N族HEMT200的实例的横截面图。
如图2B中所展示，将大于阈值电压的正电压置于金属栅极214上在金属栅极214正下方产生2DEG130。因此，当将接地置于金属源极124上时，将正电压置于金属漏极126上，且将大于阈值电压的正电压置于金属栅极214上，电流借助于2DEG130从金属漏极126流动到金属源极124。
图2C展示进一步图解说明根据本发明的增强模式III-N族HEMT200的操作的带图。如图2C中所展示，线250A及250B表示接地到金属栅极214的施加，而线260A及260B表示1.2V到金属栅极214的施加。
线250A、250B、260A及260B是基于HEMT200，HEMT200具有：具有8nm的厚度及10％铟的InGaN帽结构212、具有10nm的厚度的GaN间隔件结构210、具有10nm的厚度及25％铝以及0.4V的阈值电压的A1GaN势垒层118。另外，区A表示InGaN帽结构212，区B表示GaN间隔件结构210，区C表示A1GaN势垒层118，区D表示2DEG130，且区E表示GaN沟道116。
如图2C中进一步展示，当将接地施加到金属栅极214时，使2DEG130耗尽电子。然而，当施加到金属栅极214的栅极电压Vg超过阈值电压时，2DEG130变得被填充有电子且接通。如点P处所展示，当施加1.2V的栅极电压时，2DEG130接通且填充有电子。另外，在沟道形成之后，跨越GaN间隔件结构210下降某一栅极电压，此又扩展正向栅极电压的范围。
可通过使反向极化帽结构212的厚度变化而使增强模式III-N族HEMT200的阈值电压变化。举例来说，将InGaN帽结构212的厚度从大致80nm增加到大致120nm使阈值电压从大致0.4V增加到大致1.2V。
另外，还可通过使反向极化帽结构212的摩尔分数变化而使增强模式III-N族HEMT200的阈值电压变化。举例来说，将InGaN帽结构212中的铟的百分比从大致10％增加到大致15％使阈值电压从大致0.4V增加到大致1.2V。
用以产生良好质量层的InGaN帽结构212的最大厚度取决于存在于InGaN帽结构212中的铟的百分比。举例来说，当InGaN帽结构212包含10％铟时，良好质量层的最大厚度为30nm。当InGaN帽结构212包含15％铟时，良好质量层的最大厚度为15nm。这些厚度足以实现所要的阈值电压范围。
图3A-3H展示图解说明根据本发明形成增强模式III-N族HEMT的方法的横截面图。如图3A中所展示，本发明的方法利用常规形成的单晶Si半导体衬底310(例如，<111>)。
如图3A中进一步展示，本发明的方法通过在衬底310上形成分层结构312而开始。分层结构312又包含缓冲层314、沟道层316及势垒层318。缓冲层314、沟道层316及势垒层318可各自用一或多个循序III族氮化物层来实施，其中III族包含In、Ga及A1中的一或多者。举例来说，缓冲层314可用A1N(热稳定材料)、A1GaN及GaN的循序层来实施。另外，沟道层316可用(举例来说)GaN来实施，且势垒层318可用(举例来说)A1GaN来实施。
可以常规方式来形成分层结构312，例如通过将衬底110置于MOCVD反应器中并外延生长衬底310的顶部表面上的缓冲层314、缓冲层314的顶部表面上的沟道层316及沟道层316的顶部表面上的势垒层318。因此，可通过在衬底310上生长缓冲层314、在缓冲层314上生长III-N族沟道层316并在III-N族沟道层316上生长III-N族势垒层318来形成分层结构312。
如图3A中另外展示，在分层结构312的常规形成之后，所述方法通过形成触及分层结构312的顶部表面的III-N族间隔件层320、后续接着形成触及III-N族间隔件层320的顶部表面的III-N族帽层322而继续。
对于分层结构312的势垒层318的III-N族材料为蚀刻选择性的III-N族间隔件层320可用(举例来说)GaN来实施。另外，不需要对于III-N族间隔件层320为蚀刻选择性的III-N族帽层322可用(举例来说)InGaN来实施。此外，可在形成势垒层118之后以常规方式在MOCVD反应器中外延生长III-N族间隔件层320及III-N族帽层322两者。
接下来，将使用例如Ti、TiN、A1及W等常见金属的栅极金属层324溅镀沉积为触及III-N族帽层322的顶部表面。在已沉积栅极金属层324之后，以常规方式在栅极金属层324上形成经图案化光致抗蚀剂层326，所述常规方式包含：沉积光致抗蚀剂层，通过称为掩模的经图案化黑色/透明玻璃板投射光以使由所述光暴露的光致抗蚀剂区软化，并移除经软化的光致抗蚀剂区。
如图3B中所展示，在已形成经图案化光致抗蚀剂层326之后，蚀刻栅极金属层324的经暴露区以暴露III-N族帽层322的顶部表面并形成坐落于III-N族帽层322的顶部表面上的金属栅极328。可使用例如反应性离子蚀刻等干蚀刻或定时湿蚀刻来蚀刻栅极金属层324。
此后，如图3C中所展示，蚀刻III-N族帽层322以暴露III-N族间隔件层320的顶部表面并形成坐落于III-N族间隔件层320的顶部表面上的反向极化帽结构330。另外，如图3C中进一步展示，所述移除还产生2DEG331。在当前实例中，III-N族帽层322是借助非选择性定时基于BCl3的定时蚀刻(包含过蚀刻以确保在晶片上的各处均蚀刻III-N族帽层322)进行干蚀刻的。由于所述蚀刻为非选择性的且蚀刻速率将存在某一不均匀性，因此在蚀刻之后剩余的间隔件层320的量在不同位置间变化。
如图3D中所展示，在已形成反向极化帽结构330之后，蚀刻III-N族间隔件层320以暴露分层结构312的势垒层318的顶部表面并形成坐落于势垒层318的顶部表面上的间隔件结构332。在当前实例中，III-N族间隔件层320是用对于势垒层318为选择性的基于SF6的化学品(即，相比势垒层318移除实质上更多的III-N族间隔件层320的蚀刻剂)进行干蚀刻的。此校正间隔件层320由于先前定时蚀刻而在不同位置间的变化，且产生势垒层318的均匀且平滑的表面及厚度。在间隔件结构332的形成之后，以常规方式(例如借助丙酮)移除经图案化光致抗蚀剂层326。
如图3E中所展示，在已移除经图案化光致抗蚀剂层326之后，以常规方式将钝化层334沉积到势垒层318、金属栅极328、帽结构330及间隔件结构332上。钝化层334可用(举例来说)Si3N4层、后续接着Si02层来实施。在钝化层334的形成之后，以常规方式在钝化层334的顶部表面上形成经图案化光致抗蚀剂层336。(在经图案化光致抗蚀剂层336中展示一对垂直虚线以图解说明经图案化光致抗蚀剂层336中的位于图3E中所展示的切割平面外侧的开口。)
如图3F中所展示，在已形成经图案化光致抗蚀剂层336之后，蚀刻钝化层334的经暴露区以形成暴露势垒层318的顶部表面的源极开口340及漏极开口342。或者，可如下伏势垒层318中的垂直虚线所图解说明而蚀刻势垒层318的一部分或全部。
另外，所述蚀刻进一步形成钝化层334中的栅极开口343(用一对垂直虚线展示，因为栅极开口343位于图3F中所展示的切割平面的外侧)，其暴露金属栅极328的顶部表面的区。此后，以常规方式移除经图案化光致抗蚀剂层336。
接下来，如图3G中所展示，以常规方式将欧姆金属层344沉积为触及势垒层318、金属栅极328的一部分及钝化层334。在当前实例中，欧姆金属层344可用钛层、后续接着铝层及上覆钨或氮化铝层来实施。在欧姆金属层344的形成之后，以常规方式在欧姆金属层344的顶部表面上形成经图案化光致抗蚀剂层346。(在经图案化光致抗蚀剂层346中展示一对垂直虚线以图解说明欧姆金属层344的由经图案化光致抗蚀剂层336保护的位于图3G的切割平面外侧的区。)
如图3H中所展示，在已形成经图案化光致抗蚀剂层346之后，蚀刻欧姆金属层344的经暴露区以形成金属源极350，金属源极350触及钝化层334、位于源极开口340中以触及势垒层318且延伸以垂直地位于金属栅极328的顶部表面正上方以形成场板。所述蚀刻还形成位于漏极开口342中以触及势垒层318的金属漏极352。
所述蚀刻进一步形成位于栅极开口343中以触及金属栅极328的顶部表面的金属延伸器354(以虚线展示，因为金属延伸器354位于图3H中所展示的切割平面的外侧)。此后，以常规方式移除经图案化光致抗蚀剂层346。
一旦已移除经图案化光致抗蚀剂层346，便在500-900℃的范围中的温度下对所得结构进行合金化以将金属源极350及金属漏极352电连接到沟道层316中的2DEG331。如图3H中进一步展示，金属源极350与势垒层318之间的结及金属漏极352与势垒层318之间的结为虚线的以图解说明所述金属正通过势垒层318合金化。此后，所述方法继续常规步骤。
因此，已描述增强模式III-N族HEMT及形成具有反向极化帽的增强模式III-N族HEMT的方法。本发明的优点之一是，间隔件层320对于势垒层318的蚀刻选择性允许大规模可靠地制造具有反向极化帽的增强模式III-N族HEMT。另外，可通过使反向极化帽层322的厚度或铟摩尔分数变化而调整阈值电压。此外，间隔件层320还允许扩展正向栅极电压Vg的范围。
本发明所涉及领域的技术人员将了解，在所主张发明的范围内，可对所描述的实例性实施例做出修改且许多其它实施例也为可能的。

Claims (16)

1.一种晶体管，其包括：
衬底，其具有顶部表面；
分层结构，其具有顶部表面且包含触及所述衬底的所述顶部表面的缓冲层、触及所述缓冲层的沟道层及触及所述沟道层的势垒层，所述势垒层包含第一III-N族材料；
金属源极，其触及所述势垒层的第一区，所述金属源极电连接到所述沟道层；
金属漏极，其触及所述势垒层的第二区，所述金属漏极电连接到所述沟道层且与所述金属源极水平间隔开；
未掺杂GaN的间隔件结构，其具有顶部表面且触及所述分层结构的所述顶部表面，所述间隔件结构位于所述金属源极和金属漏极之间，且与所述金属源极和金属漏极水平间隔开，所述未掺杂GaN为不同于所述第一III-N族材料的第二III-N族材料；
经反向极化结构，其具有顶部表面且触及所述间隔件结构的所述顶部表面并与所述间隔件结构共同延伸，所述经反向极化结构包含不同于所述第二III-N族材料的第三III-N族材料；
金属栅极，其触及所述经反向极化结构的所述顶部表面并与所述经反向极化结构共同延伸；以及
钝化层，其在所述间隔件结构与所述金属源极和漏极之间的间隔内触及所述势垒层且位于所述势垒层上方、触及所述间隔件结构且位于所述间隔件结构上方、触及所述经反向极化结构且位于所述经反向极化结构上方以及触及所述金属栅极且位于所述金属栅极上方，所述钝化层具有暴露所述金属栅极的区的开口、暴露所述金属源极的开口及暴露所述金属漏极的开口。
2.根据权利要求1所述的晶体管，其中所述金属源极的一部分垂直地在所述金属栅极的一部分正上方触及所述钝化层。
3.根据权利要求1所述的晶体管，其中所述第三III-N族材料包含InGaN。
4.根据权利要求3所述的晶体管，其中所述第一III-N族材料包含AlGaN。
5.根据权利要求4所述的晶体管，其进一步包括位于所述沟道层的顶部处的二维电子气体2DEG，当将接地置于所述金属栅极上时，所述经反向极化结构使所述2DEG耗尽电子。
6.根据权利要求3所述的晶体管，其中所述间隔件结构包含与所述势垒层及所述经反向极化结构共同的两个元件，且所述经反向极化结构包含不存在于所述势垒层中的元件。
7.一种形成晶体管的方法，其包括：
形成具有顶部表面的缓冲层；
形成触及所述缓冲层的所述顶部表面的III-N族沟道层，所述III-N族沟道层具有顶部表面；
形成触及所述III-N族沟道层的所述顶部表面的III-N族势垒层，所述III-N族势垒层具有顶部表面；
形成触及所述III-N族势垒层的所述顶部表面的未掺杂GaN间隔件层，所述未掺杂GaN间隔件层具有顶部表面；
形成触及所述未掺杂GaN间隔件层的所述顶部表面的III-N族帽层，所述III-N族帽层具有顶部表面且不同于所述III-N族势垒层及所述未掺杂GaN间隔件层；以及
形成触及所述III-N族帽层的所述顶部表面的金属层。
8.根据权利要求7所述的方法，其中所述未掺杂GaN间隔件层不同于所述III-N族势垒层。
9.根据权利要求8所述的方法，其进一步包括蚀刻所述金属层以形成金属栅极且暴露所述III-N族帽层的所述顶部表面，所述金属栅极具有顶部表面。
10.根据权利要求9所述的方法，其进一步包括蚀刻所述III-N族帽层以形成反向极化帽且暴露所述未掺杂GaN间隔件层。
11.根据权利要求10所述的方法，其进一步包括蚀刻所述未掺杂GaN间隔件层以形成间隔件结构且暴露所述III-N族势垒层的所述顶部表面。
12.根据权利要求11所述的方法，其进一步包括沉积触及所述势垒层、所述间隔件结构、所述反向极化帽及所述金属栅极的钝化层。
13.根据权利要求12所述的方法，其进一步包括蚀刻所述钝化层以形成暴露所述势垒层的所述顶部表面的源极开口、暴露所述势垒层的所述顶部表面的漏极开口及暴露所述金属栅极的所述顶部表面的区的栅极开口。
14.根据权利要求13所述的方法，其进一步包括沉积触及所述势垒层、所述钝化层及所述金属栅极以分别填满所述源极开口、所述漏极开口及所述栅极开口的金属层。
15.根据权利要求14所述的方法，其进一步包括蚀刻所述金属层以形成触及所述势垒层的金属源极及金属漏极以及触及所述金属栅极的金属延伸器。
16.根据权利要求15所述的方法，其中所述金属源极的一部分垂直地在所述金属栅极的一部分正上方触及所述钝化层。
CN201280055358.3A 2011-11-22 2012-11-21 具有反向极化帽的增强模式iii‑n族高电子迁移率晶体管 Active CN103930995B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/302,997 2011-11-22
US13/302,997 US8723226B2 (en) 2011-11-22 2011-11-22 Manufacturable enhancement-mode group III-N HEMT with a reverse polarization cap
PCT/US2012/066296 WO2013078341A1 (en) 2011-11-22 2012-11-21 Enhancement-mode group iii-n high electronic mobility transistor with reverse polarization cap

Publications (2)

Publication Number Publication Date
CN103930995A CN103930995A (zh) 2014-07-16
CN103930995B true CN103930995B (zh) 2018-03-20

Family

ID=48425951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280055358.3A Active CN103930995B (zh) 2011-11-22 2012-11-21 具有反向极化帽的增强模式iii‑n族高电子迁移率晶体管

Country Status (4)

Country Link
US (1) US8723226B2 (zh)
JP (1) JP6134730B2 (zh)
CN (1) CN103930995B (zh)
WO (1) WO2013078341A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111904B2 (en) * 2011-11-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
TWI566328B (zh) 2013-07-29 2017-01-11 高效電源轉換公司 具有用於產生附加構件之多晶矽層的氮化鎵電晶體
US9799524B2 (en) * 2015-07-17 2017-10-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Extended drain MOS device for FDSOI devices
JP6631853B2 (ja) * 2015-09-25 2020-01-15 パナソニックＩｐマネジメント株式会社 半導体装置
US9871067B2 (en) * 2015-11-17 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Infrared image sensor component
CN105789296B (zh) * 2015-12-29 2019-01-25 中国电子科技集团公司第五十五研究所 一种铝镓氮化合物/氮化镓高电子迁移率晶体管
CN105789047B (zh) * 2016-05-13 2018-12-18 中国科学院半导体研究所 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法
US10270239B2 (en) 2016-06-15 2019-04-23 Texas Instruments Incorporated Overvoltage protection and short-circuit withstanding for gallium nitride devices
WO2018004654A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Group iii-n transistors including source to channel heterostructure design
US10269947B1 (en) 2018-03-09 2019-04-23 Semiconductor Components Industries, Llc Electronic device including a transistor including III-V materials and a process of forming the same
US10680092B2 (en) 2018-10-01 2020-06-09 Semiconductor Components Industries, Llc Electronic device including a transistor with a non-uniform 2DEG
TWI685968B (zh) 2018-11-23 2020-02-21 財團法人工業技術研究院 增強型氮化鎵電晶體元件及其製造方法
WO2020118185A1 (en) * 2018-12-07 2020-06-11 Macom Technology Solutions Holdings, Inc. Gate metal formation on gallium nitride or aluminum gallium nitride
CN110429132B (zh) * 2019-08-16 2023-05-09 广东省半导体产业技术研究院 栅极结构、栅极结构的制造方法和增强型半导体器件
US10797168B1 (en) 2019-10-28 2020-10-06 Semiconductor Components Industries, Llc Electronic device including a high electron mobility transistor that includes a barrier layer having different portions
JP7609404B2 (ja) 2020-12-03 2025-01-07 国立大学法人 名古屋工業大学 半導体デバイスおよび当該半導体デバイスの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072203A (en) * 1997-03-25 2000-06-06 Kabushiki Kaisha Toshiba Semiconductor device
CN100388509C (zh) * 2003-01-29 2008-05-14 株式会社东芝 功率半导体器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
JP2004335960A (ja) * 2003-05-12 2004-11-25 Kri Inc 電界効果型トランジスタ
WO2005062745A2 (en) * 2003-10-10 2005-07-14 The Regents Of The University Of California GaN/AlGaN/GaN DISPERSION-FREE HIGH ELECTRON MOBILITY TRANSISTORS
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
EP1932181A4 (en) 2005-09-16 2009-06-17 Univ California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
JP2007109830A (ja) * 2005-10-12 2007-04-26 Univ Nagoya 電界効果トランジスタ
JP2007165719A (ja) * 2005-12-15 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子
TWI512831B (zh) 2007-06-01 2015-12-11 Univ California 氮化鎵ｐ型／氮化鋁鎵／氮化鋁／氮化鎵增強型場效電晶體
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
WO2009076076A2 (en) 2007-12-10 2009-06-18 Transphorm Inc. Insulated gate e-mode transistors
US8076699B2 (en) 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
JP2009253126A (ja) * 2008-04-09 2009-10-29 Sanken Electric Co Ltd 半導体装置
JP2010103425A (ja) 2008-10-27 2010-05-06 Sanken Electric Co Ltd 窒化物半導体装置
US20100270591A1 (en) * 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072203A (en) * 1997-03-25 2000-06-06 Kabushiki Kaisha Toshiba Semiconductor device
CN100388509C (zh) * 2003-01-29 2008-05-14 株式会社东芝 功率半导体器件

Also Published As

Publication number Publication date
JP6134730B2 (ja) 2017-05-24
JP2015502050A (ja) 2015-01-19
CN103930995A (zh) 2014-07-16
US8723226B2 (en) 2014-05-13
WO2013078341A1 (en) 2013-05-30
US20130126889A1 (en) 2013-05-23

Similar Documents

Publication Publication Date Title
CN103930995B (zh) 具有反向极化帽的增强模式iii‑n族高电子迁移率晶体管
CN111883589B (zh) 用于hemt器件的侧壁钝化
KR101773259B1 (ko) 질화갈륨(GaN) 고 전자이동도 트랜지스터용 구조체
KR101108344B1 (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
CN103887334B (zh) GaN高电子迁移率晶体管和GaN二极管
CN103426914B (zh) 异质结半导体器件及其制造方法
CN109819678A (zh) 掺杂的栅极电介质材料
TW201442230A (zh) 異質結構功率電晶體以及製造異質結構半導體裝置的方法
JP2012080111A (ja) 保護層および低損傷陥凹部を備える窒化物ベースのトランジスタならびにその製作方法
US10700189B1 (en) Semiconductor devices and methods for forming the same
CN106033724A (zh) Iii族氮化物增强型hemt及其制备方法
JP2011238931A (ja) エンハンスメントモード電界効果デバイスおよびそれを製造する方法
CN102947938A (zh) 具有改进的粘合的半导体器件及制造该半导体器件的方法
US10608102B2 (en) Semiconductor device having a drain electrode contacting an epi material inside a through-hole and method of manufacturing the same
CN107768249A (zh) 一种高电子迁移率晶体管及其制造方法
US9634133B1 (en) Method of forming fin structure on patterned substrate that includes depositing quantum well layer over fin structure
CN105470294A (zh) 一种垂直型氮化镓功率开关器件及其制备方法
WO2024183700A1 (zh) 一种增强型hemt器件及其制备方法
CN110875383B (zh) 半导体装置及其制造方法
CN107623031A (zh) 一种改善mis‑hemt耐压特性的工艺方法及mis‑hemt
TWI740058B (zh) 半導體裝置及其製造方法
CN112397583B (zh) 增强型高电子迁移率晶体管器件
TWI832676B (zh) 高電子遷移率電晶體之製造方法
CN106531788B (zh) GaN增强型遂穿HEMT及通过自对准实现GaN增强型遂穿HEMT的方法
CN109860289B (zh) 一种晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant