CN103905039B - 一种应用于fpga的线性宽范围数控振荡器 - Google Patents

Abstract

一种应用于FPGA的线性宽范围数控振荡器，该数控振荡器的核心部分为一个环形振荡器，可以通过频率选择控制字对振荡器输出频率进行选择。利用FPGA的可配置的特点，可以灵活地改变数控振荡器的输出中心频率，使得该数控振荡器的输出频率可以在很宽的范围内连续线性地调节。

Description

一种应用于FPGA的线性宽范围数控振荡器

技术领域

本发明涉及一种数控振荡器，特别是一种应用于FPGA中的频率范围较宽的数控振荡器。

背景技术

数控振荡器(以下简称DCO)本质上是一种振荡器，振荡频率受到频率选择控制字的控制，采用数字控制码对输出频率进行控制是DCO与其它振荡器的主要区别。这一特性使得DCO在数字频率合成器中有着广泛的应用。

一个典型的环形振荡器通常使用奇数个相同的反相器，图1是一个典型的三级环形振荡器结构示意图，振荡器中的反相器用来提供固定的延时，振荡器的振荡频率由公式（1）给出。

$f_{\mathrm{osc}}=\frac{1}{{2\mathrm{NT}}_d}---\left(1\right)$

式中，T_d是指每个反相器单元提供的延时，N表示环形振荡器包括反相器单元的个数。因此，通过改变反相器的个数N或者每级反相器提供延时的大小T_d可以改变振荡器的振荡频率。每个延时单元的延时Td可以由公式（2）获得，

$T_d=\frac{C_L\·\mathrm{\ΔV}}{I_d}---\left(2\right)$

式中，C_L是反相器的负载电容，ΔV是反相器的输出电压摆幅，Id是指负载电容的驱动电流。从公式（2）可以发现，在不改变延时单元的个数N的前提下，通过改变负载电容C_L或者驱动电流的大小，可以实现对振荡器输出频率大小的控制。负载电容C_L的表达式可以由公式（3）得到。

$\begin{array}{c}{C}_L=C_{\mathrm{gsM}2}+C_{\mathrm{gsM}3}+C_{\mathrm{dbM}0}+C_{\mathrm{dbM}1}\\ +C_{\mathrm{gdM}0}+C_{\mathrm{gdM}1}+C_w\end{array}---\left(3\right)$

式中，g，s，d，b分别代表MOS管的栅、源、漏和衬底，C_w表示线电容。通常情况下，反相器输出的负载电容可以由MIM电容，或者MOS管电容实现，然而，随着半导体工艺技术的发展，在目前亚微米的工艺条件下，器件间的连线电容占的比重越来越大，所以通过改变负载电容大小来改变振荡器频率的方法越来越难实现。因此本发明通过控制驱动负载电容的驱动电流I_d的大小，来实现数控振荡器DCO。该方式保证本发明的DCO具有极好的线性度。

现场可编程逻辑门阵列(以下简称FPGA)中集成了大量的可编程逻辑资源，使用DCO可以为系统提供高质量的时钟。另一方面，不同的用户可能需要FPGA工作在不同的时钟频率之下，因此需要DCO可以在极宽的频率范围内可靠地工作。然而，传统的振荡器只可以在某一个特定的频率附近进行调节，限制了频率合成器可以应用的范围与场合。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供了一种应用于FPGA中的频率范围较宽的数控振荡器，DCO主要集成在FPGA中，利用FPGA的可编程特性，可以灵活地对DCO的频率选择控制字进行修改，从而极大地扩展了振荡器的输出频率范围，使得DCO可以在极宽的频率范围内可靠地工作。

本发明的技术解决方案是：

一种应用于FPGA的线性宽范围数控振荡器电路，包括缓冲器、多路选择器、SRAM和至少两个三态反相器链；

每个三态反相器链的结构均相同，包括至少五个首尾相连的三态反相器；最后一个三态反相器的输出即为其所属三态反相器链的输出，每个三态反相器链的输出均连接在一起，并送到多路选择器的输入端；

第n个三态反相器链中，每个三态反相器的第一使能端均连接在一起，由外部输入的控制信号的第n位控制，每个三态反相器的第二使能端均连接在一起，由所述外部输入的控制信号的反信号的第n位控制，n为大于等于1的正整数，即n=1,2,3,4,5……；

三态反相器链中的每个三态反相器均与其他三态反相器链中对应的三态反相器相互并联；三态反相器链中第m个三态反相器的输出连接到多路选择器的输入端，m=3+i，i为大于等于0的偶数，即i=0,2,4,6,8……

SRAM连接到多路选择器的选择控制端，用于选择三态反相器链的长度，多路选择器的输出反馈连接到三态反相器链的输入，使三态反相器链构成环形振荡器，同时，多路选择器的输出经过缓冲器缓冲整形之后输出，即为所述数控振荡器电路的输出。

所述三态反相器链的数量和外部输入控制信号的位数相同。

所述三态反相器包括PMOS管M1、M3、M4、NMOS管M2、M5和M6；

PMOS管M3的源极与NMOS管M5的漏极相连作为三态反相器的输入端，PMOS管M1、M4的源极接电源，NMOS管M2、M6的源极接地，PMOS管M4的栅极和NMOS管M5的栅极连接到外部输入控制信号，PMOS管M3的栅极和NMOS管M6的栅极连接到外部输入控制信号的反信号；

PMOS管M3的漏极、PMOS管M4的漏极、PMOS管M1的栅极连接在一起，NMOS管M5的源极、NMOS管M6的漏极、NMOS管M2的栅极连接在一起，PMOS管M1的漏极和NMOS管M2的漏极相连作为所述三态反相器的输出。

本发明与现有技术相比的优点在于：

本发明的DCO为全数字控制振荡器，利用FPGA的可编程特性，可以灵活地设置振荡器的中心频率，并且通过改变DCO的频率选择控制字D[7:0]可以获得想要的频率输出。与传统的振荡器相比，本发明的DCO拥有更宽的频率调节范围与更好的线性度。

附图说明

图1为传统的环形振荡器结构示意图；

图2为本发明DCO电路原理示意图；

图3为本发明的三态反相器电路原理示意图；

图4为本发明DCO的输出频率与频率选择控制字关系的示意图。

具体实施方式

本发明的DCO引入了专门的频率选择控制信号，利用FPGA的配置码进行控制，通过改变DCO的控制字来实现不同频率的输出。

本发明提供的一种应用于FPGA的线性宽范围数控振荡器电路如图2所示。当使用图2的DCO时，根据配置寄存器信息的不同，DCO的输出频率可以分别在一系列区间内调节，输出频率范围是所有区间的总和，最终实现的振荡器能够在一个较宽的区间范围内线性地调节。

如图2所示，本发明DCO包括缓冲器210、多路选择器220、SRAM230和至少两个三态反相器链，第一三态反相器链包括三态反相器201、202、203、204、205……第二三态反相器链包括三态反相器211、212、213、214、215……；

每个三态反相器链的结构均相同，包括至少五个首尾相连的三态反相器，例如，三态反相器201的输出连接到三态反相器202的输入，三态反相器202的输出再作为三态反相器203的输入，依此类推，三态反相器201、202、203、204、205、206和207依次首尾相连构成第一三态反相器链，同理，三态反相器211的输出作为三态反相器212的输入，三态反相器212的输出再连接到三态反相器213的输入，这样，三态反相器211、212、213、214、215、216和217依次首尾相连构成第二三态反相器链；

第n个三态反相器链中，每个三态反相器的第一使能端均连接在一起，由外部输入的控制信号的第n位控制，每个三态反相器的第二使能端均连接在一起，由所述外部输入的控制信号的反信号的第n位控制，n为大于等于1的正整数，即n=1,2,3,4,5……例如，三态反相器201、202、203、204、205、206和207的第一使能端与控制信号D0相连，三态反相器201、202、203、204、205、206和207的第二使能端与控制信号Db0相连；

三态反相器链中的每个三态反相器均与其他三态反相器链中对应的三态反相器相互并联，即三态反相器201和211的输入相连，三态反相器201和211的输出相连，同理，三态反相器202和212的输入相连，三态反相器202和212的输出相连，依此类推；

每个三态反相器链的最后一个三态反相器的输出即为其所属三态反相器链的输出，三态反相器链中第m个三态反相器的输出连接到多路选择器220的输入端，m=3+i，i为大于等于0的偶数，即i=0,2,4,6,8……例如，三态反相器203、205和207的输出连接到多路选择器220的数据输入端；

SRAM230连接到多路选择器的选择控制端，用于选择三态反相器链的长度，SRAM230的位数由三态反相器链的长度决定，多路选择器220的输出反馈连接到三态反相器链的输入，使三态反相器链构成环形振荡器，同时，多路选择器220的输出经过缓冲器210缓冲整形之后输出，即为所述数控振荡器电路的输出OUT；

所述三态反相器链的数量和外部输入控制信号的位数相同；

所述三态反相器均采用图3所示的三态反相器结构，同一个反相器链中的三态反相器201、202、203、204、205……的宽、长（W、L）一样，不同链的三态反相器的大小不同，例如，三态反相器从201到271的尺寸逐渐增加，从而保证数控振荡器的输出频率与频率选择控制字具有线性关系。

如图3所示，三态反相器包括PMOS管M1、M3、M4，NMOS管M2、M5和M6；

PMOS管M3的源极与NMOS管M5的漏极相连作为三态反相器的输入端，记为CLK_IN，PMOS管M1、M4的源极接电源，NMOS管M2、M6的源极接地，PMOS管M4的栅极和NMOS管M5的栅极连接到外部输入控制信号D，PMOS管M3的栅极和NMOS管M6的栅极连接到外部输入控制信号的反信号Db；

PMOS管M3的漏极、PMOS管M4的漏极、PMOS管M1的栅极连接在一起，记为节点为N1，NMOS管M5的源极、NMOS管M6的漏极、NMOS管M2的栅极连接在一起，记为节点为N2，PMOS管M1的漏极和NMOS管M2的漏极相连作为所述三态反相器的输出，记为CLK_OUT；

PMOS管M3和NMOS管M2的功能类似一个反相器，PMOS管M3和NMOS管M5的功能类似一个传输门，控制信号D和Db控制着时钟信号从输入到输出的传播，如果D=1，Db=0，输入时钟信号可以通过三态反相器；反之，D=0，Db=1时，PMOS管M1和NMOS管M2都被关断，从而断开输出CLK_OUT与输入的连接；

与传统的三态反相器不同，PMOS管M4和NMOS管M6的引入确保了在D=0，Db=1条件下，PMOS管M1的栅极与Vdd相连，NMOS管M2的栅极与Gnd相连，这样可以保证PMOS管M1和NMOS管M2能够完全关断，防止在D=0，Db=1时，节点N1和节点N2浮空，不能完全关断PMOS管M1和NMOS管M2，使得输出端CLK_OUT还会被充电或放电。

如图4所示，为本发明DCO工作时输出时钟频率与频率选择控制字关系的示意图，DCO的输出与频率选择控制字近似为线性关系。在频率选择控制字D[7:0]=128处，DCO的输出频率为f_o。

Claims (2)

1.一种应用于FPGA的线性宽范围数控振荡器电路，其特征在于：包括缓冲器、多路选择器、SRAM和至少两个三态反相器链；

每个三态反相器链的结构均相同，包括至少五个首尾相连的三态反相器；最后一个三态反相器的输出即为其所属三态反相器链的输出，每个三态反相器链的输出均连接在一起，并送到多路选择器的输入端；

第q个三态反相器链中，每个三态反相器的第一使能端均连接在一起，由外部输入的控制信号的第n位控制，每个三态反相器的第二使能端均连接在一起，由所述外部输入的控制信号的反信号的第n位控制，n为大于等于1的正整数，即n＝1,2,3,4,5……；q为三态反相器链的个数；

三态反相器链中的每个三态反相器均与其他三态反相器链中对应的三态反相器相互并联；三态反相器链中第m个三态反相器的输出连接到多路选择器的输入端，m＝3+i，i为大于等于0的偶数，即i＝0,2,4,6,8……

SRAM连接到多路选择器的选择控制端，用于选择三态反相器链的长度，多路选择器的输出反馈连接到三态反相器链的输入，使三态反相器链构成环形振荡器，同时，多路选择器的输出经过缓冲器缓冲整形之后输出，即为所述数控振荡器电路的输出；

所述三态反相器包括PMOS管M1、M3、M4、NMOS管M2、M5和M6；

PMOS管M3的源极与NMOS管M5的漏极相连作为三态反相器的输入端，PMOS管M1、M4的源极接电源，NMOS管M2、M6的源极接地，PMOS管M4的栅极和NMOS管M5的栅极连接到外部输入控制信号，PMOS管M3的栅极和NMOS管M6的栅极连接到外部输入控制信号的反信号；

PMOS管M3的漏极、PMOS管M4的漏极、PMOS管M1的栅极连接在一起，NMOS管M5的源极、NMOS管M6的漏极、NMOS管M2的栅极连接在一起，PMOS管M1的漏极和NMOS管M2的漏极相连作为所述三态反相器的输出。

2.根据权利要求1所述的一种应用于FPGA的线性宽范围数控振荡器电路，其特征在于：所述三态反相器链的数量和外部输入控制信号的位数相同。