[go: up one dir, main page]

CN103904060B - Tft lcd阵列对位标记设计及制造方法 - Google Patents

Tft lcd阵列对位标记设计及制造方法 Download PDF

Info

Publication number
CN103904060B
CN103904060B CN201410132389.5A CN201410132389A CN103904060B CN 103904060 B CN103904060 B CN 103904060B CN 201410132389 A CN201410132389 A CN 201410132389A CN 103904060 B CN103904060 B CN 103904060B
Authority
CN
China
Prior art keywords
alignment mark
passivation layer
array
tftlcd
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410132389.5A
Other languages
English (en)
Other versions
CN103904060A (zh
Inventor
付延峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410132389.5A priority Critical patent/CN103904060B/zh
Priority to PCT/CN2014/075995 priority patent/WO2015149401A1/zh
Priority to US14/368,295 priority patent/US9470973B2/en
Publication of CN103904060A publication Critical patent/CN103904060A/zh
Application granted granted Critical
Publication of CN103904060B publication Critical patent/CN103904060B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133354—Arrangements for aligning or assembling substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及一种TFT LCD阵列对位标记设计及制造方法。该TFT LCD阵列对位标记制造方法包括：步骤10、制备所述TFT LCD阵列的钝化层；步骤20、提供对应于所述钝化层的光罩，所述光罩设有与所述TFT LCD阵列的金属对位标记对位的钝化层对位标记；步骤30、应用所述光罩在所述钝化层上形成相应的钝化层对位标记。该TFT LCD阵列对位标记设计方法包括：在所述TFT LCD阵列的钝化层上形成与所述TFT LCD阵列的金属对位标记对位的钝化层对位标记。本发明的TFT LCD阵列对位标记设计及制造方法所设计及制造的钝化层对位标记图形更稳定，不易形变，避免了现有金属对位标记在成盒及模组制程时容易出现对位失效的问题。

Description

TFT LCD阵列对位标记设计及制造方法
技术领域
本发明涉及液晶显示器领域，尤其涉及一种TFTLCD阵列对位标记设计及制造方法。
背景技术
TFT(ThinFilmTransistor)LCD即薄膜场效应晶体管LCD，是有源矩阵类型液晶显示器(AM-LCD)中的一种。液晶显示器，特别TFT-LCD，是目前唯一在亮度、对比度、功耗、寿命、体积和重量等综合性能上全面赶上和超过CRT的显示器件，它的性能优良、大规模生产特性好，自动化程度高，原材料成本低廉，发展空间广阔，将迅速成为新世纪的主流产品，是21世纪全球经济增长的一个亮点。液晶显示器大部分为背光型液晶显示器，其是由液晶显示面板及背光模块(backlightmodule)所组成。一般的液晶显示面板包含彩色滤光片(ColorFilter，CF)基板及薄膜晶体管(ThinFilmTransistor，TFT)阵列基板。CF基板上设有多个彩色滤光片和共同电极。TFT阵列基板上设有多条彼此平行的扫描线、多条彼此平行的数据线、多个薄膜晶体管及像素电极。
典型的液晶模组（LCDModule）的基本制程分为三段：阵列制程（Array）、成盒制程（Cell）、模组制程（Module）。其中阵列制程主要包括使用镀膜、曝光、显影、刻蚀等技术在玻璃基板上形成TFT；成盒制程主要包括形成液晶切割裂片，并注入液晶材料；模组制程则主要包括将切割完成的面板加装驱动芯片、印刷线路板、背光模组等。
在半导体工艺的领域之中，光刻工艺已经是制作过程中不可或缺的步骤之一；如业界所公知的，光刻过程包括下列的几个步骤：在基板上方涂布光阻，利用光罩对基板上的光阻进行曝光以定义电子产品对应的电路图案(circuitpattern)，如此才能够对光阻下的基板进行接下来的蚀刻过程，以形成所需的电路图案；当然，一个电子产品的完成，必须重复执行数次上述的步骤，以TFTLCD阵列基板作为例子来说，就需要通过多道光罩来进行光刻以形成层叠结构。当前常用的TFTLCD阵列设计中，就有五道光罩必须进行光刻，来分别完成栅极层(gateelectrode，GE)，半导体层(semiconductor，SE)，源极/漏极层(sourcedrain，SD)，接触层(contacthole，CH)，像素电极层(pixelelectrode，PE)五个不同层的电路图案。
如业界所公知的，在执行前述的曝光过程之前，光罩必须先正确地对准基板，如此才能够使电路图案很准确地投影到基板上。而对位标记便是用来支持前述光罩与基板之间的对准操作。一般来说，前述对应栅极层(第一层)的光罩，不但具有电子产品所对应的电路图案，还具有预先定义好的对位标记，因此当执行栅极层的曝光操作时，对位标记便会同时经由栅极层的光罩形成于基板之上；而之后的多个光罩(譬如前述对应半导体层、源极/漏极层、接触层、像素电极层的各个光罩)上也已具有预先定义好的对位标记，因此在执行半导体层、源极/漏极层、接触层、像素电极层的曝光操作之前，利用光罩上面的对位标记去对准先前形成于基板上面的对位标记，如此便可确保曝光操作的精确度。
现有技术对位标记大部分是在第一层使用栅极金属完成，但第一层金属对位标记经过阵列、成盒高温制程，金属对位标记图形容易形变，偏移（shift），由此在成盒及模组制程时容易出现对位失效。以目前使用五道光罩的TFTLCD阵列设计为例，会在阵列基板外围设计用于阵列/成盒（Array/Cell）制程的对位标记（Mark），大部分对位标记会使用栅极或源漏极（GateorSD）(不过大部分对位标记还是在第一层使用栅极金属完成)金属制作；另一方面，在栅极层上面一般设有栅极绝缘层，半导体层上面一般设有作为保护层的蚀刻终止（ES）层，源极/漏极层上面一般设有作为保护层的钝化（PV）层，栅极绝缘层、蚀刻终止层及钝化层等一般可以采用氮化硅等制成。对于目前使用五道光罩的TFTLCD阵列设计来说，是在金属制作的对位标记上成膜第二层氮化硅及第四层氮化硅保护层，在第二及四层氮化硅成膜时，金属制作的对位标记极容易受到成膜工艺高温及氮化硅膜应力的影响，导致对位标记形变，可能引起后续制程对位失效。虽然阵列（Array）机台精度比较高，且金属对位标记只经过阵列制程变形程度不大；但加上经过成盒（Cell）高温制程，再加上成盒（Cell）机台精度相对阵列机台要低，因此金属对位标记在成盒及模组制程时会出现金属对位标记变形，偏移，对位异常，因此亟需改进。
发明内容
因此，本发明的目的在于提供一种TFTLCD阵列对位标记设计方法，解决现有金属对位标记在成盒及模组制程时出现对位失效的问题。
本发明的另一目的在于提供一种TFTLCD阵列对位标记制造方法，解决现有金属对位标记在成盒及模组制程时出现对位失效的问题。
为实现上述目的，本发明提供了一种TFTLCD阵列对位标记设计方法，其包括，在所述TFTLCD阵列的钝化层上形成与所述TFTLCD阵列的金属对位标记对位的钝化层对位标记。
其中，所述钝化层为氮化硅层。
其中，所述钝化层对位标记为十字形。
其中，所述金属对位标记为方块形。
其中，所述金属对位标记为栅极层上的金属对位标记。
其中，所述金属对位标记为源极/漏极层上的金属对位标记。
其中，所述钝化层对位标记为镂空的图形。
其中，所述钝化层对位标记为实心的图形。
本发明还提供了一种TFTLCD阵列对位标记制造方法，包括：
步骤10、制备所述TFTLCD阵列的钝化层；
步骤20、提供对应于所述钝化层的光罩，所述光罩设有与所述TFTLCD阵列的金属对位标记对位的钝化层对位标记；
步骤30、应用所述光罩在所述钝化层上形成相应的钝化层对位标记。
其中，所述钝化层为氮化硅层。
综上，本发明TFTLCD阵列对位标记设计及制造方法所设计及制造的钝化层对位标记图形更稳定，不易形变，避免了现有金属对位标记在成盒及模组制程时容易出现对位失效的问题。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其他有益效果显而易见。
附图中，
图1为本发明TFTLCD阵列对位标记设计方法一较佳实施例中第四道光罩的对位标记的设计示意图；
图2为应用图1中的光罩后经干蚀刻所形成的钝化层对位标记的示意图；
图3为图2中的钝化层对位标记经光阻剥离后的示意图；
图4为本发明TFTLCD阵列对位标记设计方法一较佳实施例中金属对位标记的示意图；
图5为本发明TFTLCD阵列对位标记设计方法一较佳实施例的光罩示意图；
图6为本发明TFTLCD阵列对位标记设计方法一较佳实施例的钝化层对位标记在大板上位置的示意图；
图7为本发明TFTLCD阵列对位标记设计方法又一较佳实施例中钝化层对位标记与金属对位标记的示意图；
图8为本发明TFTLCD阵列对位标记制造方法一较佳实施例的流程图。
具体实施方式
本发明TFTLCD阵列对位标记设计及制造方法可基于各种现有的具有钝化层的包括多道光罩制程的TFTLCD阵列设计来实施。图1至图4即以现有的五道光罩的TFTLCD阵列设计来举例说明本发明的TFTLCD阵列对位标记设计方法。图1为本发明TFTLCD阵列对位标记设计方法一较佳实施例中第四道光罩的对位标记的设计示意图，图2为应用图1中的光罩后经干蚀刻所形成的钝化层对位标记的示意图，图3为图2中的钝化层对位标记经光阻剥离后的示意图，图4为本发明TFTLCD阵列对位标记设计方法一较佳实施例中金属对位标记的示意图。
作为举例的现有的五道光罩的TFTLCD阵列设计主要包括：
提供一基板；
在基板上通过溅射及第一道光罩制程形成栅极；
在栅极上通过化学气相沉积形成栅极绝缘层；
在栅极绝缘层上通过溅射及第二道光罩制程形成氧化物半导体层；
在氧化物半导体层上通过化学气相沉积形成第一保护层（蚀刻终止层），在第一保护层上通过溅射制程形成金属层，并通过第三道光罩制程形成资料线电极；
在第一保护层及资料线电极上通过化学气相沉积形成第二保护层（钝化层），并通过第四道光罩制程形成第一、第二与第三桥接孔，所述第一桥接孔位于所述资料线电极上，所述第二与第三桥接孔位于氧化物半导体层的两端；
在第二保护层上通过溅射形成透明导电层，并通过第五道光罩制程图案化该透明导电层，所述透明导电层一部分通过该第一与第二桥接孔将资料线电极与氧化物半导体层电性连接，另一部分通过第三桥接孔电性连接于氧化物半导体层，形成像素电极。
栅极绝缘层，第一保护层及第二保护层在此实施例中采用氮化硅材料，作为选择，也可以为其它类似用途的材料。
参见图1，为了在TFTLCD阵列的钝化层上形成与TFTLCD阵列的金属对位标记对位的钝化层对位标记，可以在第四道光罩1上设计对位标记图形2，图1所示的第四道光罩1为完整光罩的一个局部，该对位标记图形2可以选择位于第四道光罩1的非显示区，一般最好是在长边上，且与第一道光罩上对位标记图形相互重合，从而经过第四道黄光后可以形成没有光阻覆盖的对位标记。
参见图2，利用图1所示的第四道光罩1进行黄光制程，经过干蚀刻与对位标记图形2对应的没有光阻覆盖的氮化硅层，该氮化硅层是在先前的制程中成膜（例如经过化学气相沉积）的时候形成的，形成钝化层对位标记4；斜线填充表示的阵列区域3层叠有PEP2&4SiNx及PEP4黄光光阻，PEP即为（photo-etching-process,黄光及蚀刻制程），PEP2和PEP4分别为第二道黄光及蚀刻制程及第四道黄光及蚀刻制程，本实施例中所涉及氮化硅层为第二道黄光及蚀刻制程以及第四道黄光及蚀刻制程中成膜的栅极绝缘层及钝化层，黄光光阻为第四道黄光及蚀刻制程中所涂布，十字形的钝化层对位标记4即为干蚀刻SiNx后所形成，虽然其蚀刻深度可能超出钝化层的范围，但因其自钝化层开始蚀刻形成，在本发明中以钝化层对位标记来命名。
在第四道黄光后形成没有光阻覆盖的对位标记图形，从而改善成盒&模组机台对位时阵列栅极（ArrayGate）金属对位标记变形的问题，经过干蚀刻氮化硅挖空成对位标记图形；钝化层所采用的材料例如氮化硅具耐高温性能，挖空氮化硅形成的对位标记图形更稳定，不易形变。
参见图3，图2中的阵列区域3再经过光阻剥离形成没有光阻的阵列区域5，斜线填充表示的阵列区域3层叠有PEP2&4SiNx，没有氮化硅的十字形的钝化层对位标记4即为干蚀刻SiNx后所形成。
参见图4，与图3的钝化层对位标记4相对照，图4中以斜线填充表示的十字形的金属对位标记7为正常栅极金属制作的对位标记，阵列区域6为基板。
参见图5，其为本发明TFTLCD阵列对位标记设计方法一较佳实施例的光罩示意图。结合对图1的说明，该第四道光罩1为对应于钝化层的光罩，对位标记图形2设计在第四道光罩1周边，不能放置在显示区。
参见图6，其为本发明TFTLCD阵列对位标记设计方法一较佳实施例的钝化层对位标记在大板上位置的示意图，显示了钝化层对位标记4在大板8上的位置，大板8上的钝化层对位标记4可以经受后续成盒和模组制程高温而不易变形，适合成盒机台和模组机台的对位。
参见图7，其为本发明TFTLCD阵列对位标记设计方法又一较佳实施例中钝化层对位标记与金属对位标记的示意图。阵列区域90中间以斜线填充的方块表示金属对位标记92，也就是说栅极光罩（GateMask）即第一道光罩上设计制作的对位标记图形为方形，十字形标记表示钝化层对位标记91，也就是说为钝化层光罩即第四道光罩上设计的对位标记图形为十字形，所起作用为更利于成盒及模组对位，实践中验证过单纯十字形对位标记对位时可能会有失效（Fail）现象。同时，栅极光罩的实心金属十字形对位标记在成盒及模组对位时可能会失效，原因是十字形对位标记周边有大量外围走线也是金属，会导致成盒及模组机台误抓失效；而本发明钝化层的十字形对位标记是氮化硅镂空形成，与周边大量外围走线颜色不同，因此可降低误报率。
参见图8，其为本发明TFTLCD阵列对位标记制造方法一较佳实施例的流程图。该TFTLCD阵列对位标记制造方法可基于各种现有的具有钝化层的包括多道光罩制程的TFTLCD阵列设计来实施，包括：
步骤10、制备所述TFTLCD阵列的钝化层；
步骤20、提供对应于所述钝化层的光罩，所述光罩设有与所述TFTLCD阵列的金属对位标记对位的钝化层对位标记；
步骤30、应用所述光罩在所述钝化层上形成相应的钝化层对位标记。
其中，所述钝化层为氮化硅层。
以前述五道光罩的TFTLCD阵列设计为例，按照本发明的制造对位标记的方法，通过第四道光罩形成镂空的图形，或者实心的图形也可以，按正常制作工艺进行：氮化硅成膜，曝光（与第一/三层金属对位标记正常对位曝光），干蚀刻，去光阻，以此完成氮化硅材质的对位标记），本发明方法是在第四层氮化硅形成对位标记，制作工艺与现行成膜，曝光，蚀刻，去光阻制程完全一致较容易实现。
综上，本发明TFTLCD阵列对位标记设计及制造方法所设计及制造的钝化层对位标记图形更稳定，不易形变，避免了现有金属对位标记在成盒及模组制程时容易出现对位失效的问题。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

Claims (10)

1.一种TFTLCD阵列对位标记设计方法，其特征在于，包括：在所述TFTLCD阵列的钝化层上形成与所述TFTLCD阵列的金属对位标记对位的钝化层对位标记。
2.如权利要求1所述的TFTLCD阵列对位标记设计方法，其特征在于，所述钝化层为氮化硅层。
3.如权利要求1所述的TFTLCD阵列对位标记设计方法，其特征在于，所述钝化层对位标记为十字形。
4.如权利要求3所述的TFTLCD阵列对位标记设计方法，其特征在于，所述金属对位标记为方块形。
5.如权利要求1所述的TFTLCD阵列对位标记设计方法，其特征在于，所述金属对位标记为栅极层上的金属对位标记。
6.如权利要求1所述的TFTLCD阵列对位标记设计方法，其特征在于，所述金属对位标记为源极/漏极层上的金属对位标记。
7.如权利要求1所述的TFTLCD阵列对位标记设计方法，其特征在于，所述钝化层对位标记为镂空的图形。
8.如权利要求1所述的TFTLCD阵列对位标记设计方法，其特征在于，所述钝化层对位标记为实心的图形。
9.一种TFTLCD阵列对位标记制造方法，其特征在于，包括：
步骤10、制备所述TFTLCD阵列的钝化层；
步骤20、提供对应于所述钝化层的光罩，所述光罩设有与所述TFTLCD阵列的金属对位标记对位的钝化层对位标记；
步骤30、应用所述光罩在所述钝化层上形成相应的钝化层对位标记。
10.如权利要求9所述的TFTLCD阵列对位标记制造方法，其特征在于，所述钝化层为氮化硅层。
CN201410132389.5A 2014-04-01 2014-04-01 Tft lcd阵列对位标记设计及制造方法 Expired - Fee Related CN103904060B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410132389.5A CN103904060B (zh) 2014-04-01 2014-04-01 Tft lcd阵列对位标记设计及制造方法
PCT/CN2014/075995 WO2015149401A1 (zh) 2014-04-01 2014-04-22 Tft lcd阵列对位标记设计及制造方法
US14/368,295 US9470973B2 (en) 2014-04-01 2014-04-22 Designing and manufacturing methods of TFT LCD array positioning mark

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410132389.5A CN103904060B (zh) 2014-04-01 2014-04-01 Tft lcd阵列对位标记设计及制造方法

Publications (2)

Publication Number Publication Date
CN103904060A CN103904060A (zh) 2014-07-02
CN103904060B true CN103904060B (zh) 2016-08-03

Family

ID=50995317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410132389.5A Expired - Fee Related CN103904060B (zh) 2014-04-01 2014-04-01 Tft lcd阵列对位标记设计及制造方法

Country Status (3)

Country Link
US (1) US9470973B2 (zh)
CN (1) CN103904060B (zh)
WO (1) WO2015149401A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105446090B (zh) * 2014-08-20 2018-07-20 中芯国际集成电路制造(上海)有限公司 对准测量方法
CN104297989B (zh) * 2014-10-22 2017-06-27 京东方科技集团股份有限公司 基板、掩膜板及液晶显示装置
CN104407742B (zh) * 2014-12-12 2017-03-15 合肥鑫晟光电科技有限公司 触控基板及其制备方法、显示装置
CN105099422A (zh) * 2015-08-19 2015-11-25 深圳市华星光电技术有限公司 光耦隔离开关电路
CN105206624B (zh) * 2015-10-22 2018-06-05 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
CN105487333B (zh) * 2016-01-04 2019-09-17 重庆京东方光电科技有限公司 掩膜板组、彩膜基板及其制作方法、检测装置、显示装置
TWI677769B (zh) * 2018-10-02 2019-11-21 友達光電股份有限公司 曝光裝置及其對位曝光方法
TWI699580B (zh) * 2019-03-07 2020-07-21 友達光電股份有限公司 陣列基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199084A (zh) * 2013-03-08 2013-07-10 京东方科技集团股份有限公司 基板对位标记及其制作方法、基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7054492B2 (en) * 2002-09-24 2006-05-30 Lee Shih-Jong J Fast regular shaped pattern searching
KR100906961B1 (ko) * 2002-12-30 2009-07-08 삼성전자주식회사 평판디스플레이장치
US6975040B2 (en) * 2003-10-28 2005-12-13 Agere Systems Inc Fabricating semiconductor chips
KR100928494B1 (ko) * 2005-04-15 2009-11-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN1932653A (zh) * 2005-09-15 2007-03-21 联华电子股份有限公司 堆栈式对准标记与光刻工艺对准方法
JP5259211B2 (ja) * 2008-02-14 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
CN101685233B (zh) * 2008-09-23 2012-06-27 乐金显示有限公司 电泳显示设备及其制造方法
US8164753B2 (en) * 2009-06-05 2012-04-24 Nanya Technology Corp. Alignment mark arrangement and alignment mark structure
US20120299204A1 (en) * 2011-05-26 2012-11-29 Nanya Technology Corporation Overlay mark and method for fabricating the same
CN103019052B (zh) * 2011-09-23 2015-10-21 中芯国际集成电路制造(北京)有限公司 光刻对准标记以及包含其的掩模板和半导体晶片
US8865517B2 (en) * 2012-09-26 2014-10-21 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing thin-film transistor active device and thin-film transistor active device manufactured with same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199084A (zh) * 2013-03-08 2013-07-10 京东方科技集团股份有限公司 基板对位标记及其制作方法、基板

Also Published As

Publication number Publication date
US9470973B2 (en) 2016-10-18
CN103904060A (zh) 2014-07-02
US20150333015A1 (en) 2015-11-19
WO2015149401A1 (zh) 2015-10-08

Similar Documents

Publication Publication Date Title
CN103904060B (zh) Tft lcd阵列对位标记设计及制造方法
CN101685229B (zh) 液晶显示器阵列基板的制造方法
US8633066B2 (en) Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof
US7718994B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
US9716110B2 (en) Array substrate, method for manufacturing the same, and display device
CN103325732B (zh) 一种coa基板及其制造方法、显示装置
CN106444190B (zh) 一种coa基板及其制造方法、液晶面板
CN105511221A (zh) 膜层及其制备方法、基板、显示装置
US9905593B2 (en) Mask plate and method for manufacturing array substrate
KR101467710B1 (ko) Ｔｆｔ 어레이 기판, 그 제조방법 및 디스플레이 장치
CN103149763B (zh) Tft-lcd阵列基板、显示面板及其制作方法
CN105182625A (zh) 一种显示基板及其制作方法和显示装置
CN104932161A (zh) 阵列基板及其制作方法、修复方法、显示装置
CN102867823A (zh) 阵列基板及其制作方法、显示装置
CN104299961B (zh) 一种阵列基板及其制备方法
CN107170760B (zh) 显示基板的制备方法、显示基板和显示装置
WO2017000431A1 (zh) 阵列基板及其制备方法、显示面板及显示装置
US9019462B2 (en) Array substrate and method for manufacturing the same, and display device
CN104362152B (zh) 一种阵列基板的制备方法
US20180219024A1 (en) Array substrate, manufacturing method thereof and display device
CN105226016B (zh) 阵列基板及其制作方法
CN104810312B (zh) 栅极层上的对位标记的制作方法
US20080054264A1 (en) Thin film transistor array substrate and manufacturing method thereof
CN104900572B (zh) 栅极层上的对位标记的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160803