[go: up one dir, main page]

CN103855017A - 形成沟槽型双层栅mos结构两层多晶硅横向隔离的方法 - Google Patents

形成沟槽型双层栅mos结构两层多晶硅横向隔离的方法 Download PDF

Info

Publication number
CN103855017A
CN103855017A CN201210509270.6A CN201210509270A CN103855017A CN 103855017 A CN103855017 A CN 103855017A CN 201210509270 A CN201210509270 A CN 201210509270A CN 103855017 A CN103855017 A CN 103855017A
Authority
CN
China
Prior art keywords
layer
polysilicon
trench
etching
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210509270.6A
Other languages
English (en)
Other versions
CN103855017B (zh
Inventor
李陆萍
张博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210509270.6A priority Critical patent/CN103855017B/zh
Publication of CN103855017A publication Critical patent/CN103855017A/zh
Application granted granted Critical
Publication of CN103855017B publication Critical patent/CN103855017B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113Isolations within a component, i.e. internal isolations
    • H10D62/115Dielectric isolations, e.g. air gaps

Landscapes

  • Element Separation (AREA)

Abstract

本发明公开了一种形成沟槽型双层栅MOS结构两层多晶硅横向隔离的方法,包括:1)生长第一氮化膜;2)沟槽刻蚀;3)生长介质层;4)生长第一层多晶硅;5)第一层多晶硅第一步反刻蚀;6)第一层多晶硅光刻及第二步反刻蚀,并去除第一层多晶硅上方的沟槽侧壁介质层;7)淀积第二氮化膜,刻蚀,露出第一层多晶硅;8)生长热氧化层;9)去除沟槽侧壁的第二氮化膜和硅基板表面的第一、二氮化膜;10)栅极氧化层生长;11)淀积第二层多晶硅,刻蚀;12)多晶硅光刻;13)形成基极和源极;14)形成隔离介质层;15)形成接触孔、金属、钝化层。本发明的工作区域得到扩张,且降低工艺成本及控制难度,提高器件工作性能。

Description

形成沟槽型双层栅MOS结构两层多晶硅横向隔离的方法
技术领域
本发明涉及一种沟槽型金属氧化物半导体场效应晶体管(Trench MOSFET)中的多晶硅横向隔离的方法,特别是涉及一种形成沟槽型双层栅MOS结构两层多晶硅横向隔离的方法。
背景技术
在功率器件中,沟槽型双层栅功率MOS器件具有击穿电压高、导通电阻低、转换效率高、开关速度快的特性。通常,源极多晶硅(第一层多晶硅)电极作为屏蔽电极与源极短接或者通单独引出,第二层多晶硅电极作为栅极。因而在一个沟槽内,会存在源极多晶硅引出端区域与栅极多晶硅横向接触的区域。这两层多晶硅电极之间的氧化层厚度需要严格控制,否则会形成漏电或较低的击穿电压。
目前的HDP生长的双层栅之间介质层的工艺方法,其流程如下:
1)沟槽腐蚀;
2)介质层淀积;
3)源极多晶硅(第一层多晶硅)栅淀积;
4)源极多晶硅(第一层多晶硅)栅第一步反刻蚀;
5)源极多晶硅(第一层多晶硅)栅光刻、源极多晶硅(第一层多晶硅)栅第二步反刻蚀;
6)高密度等离子体(HDP)氧化膜淀积;
7)HDP CMP(化学机械研磨)至剩余3000埃;
8)P-Cover(POLY COVER)光刻后湿法腐蚀形成双层多晶硅横向隔离区域,同时在cell(MOSFET的原胞)区沟槽内的第一层多晶硅上剩余2500埃HDP氧化膜;
9)栅氧化层生长、第二层多晶硅淀积、第二层多晶硅反刻蚀;
10)金属下介质层生长;
11)接触孔介质层刻蚀、接触孔硅刻蚀;
12)源极金属生长与刻蚀。
其中,现有工艺中的第一层多晶硅两步反刻蚀之后的cell(MOSFET的原胞)区断面示意图,如图1所示;第一层多晶硅两步反刻蚀之后第一层多晶硅引出区域与cell区沿沟槽方向的断面示意图,如图2所示;HDP氧化膜生长后cell区断面示意图,如图3所示;HDP氧化膜生长后第一层多晶硅引出区域与cell区沿沟槽方向的断面示意图,如图4所示;HDP氧化膜湿法刻蚀后cell区断面示意图,如图5所示;HDP氧化膜湿法刻蚀后第一层多晶硅引出区域与cell区沿沟槽方向的断面示意图,如图6所示。
上述工艺方法,利用源极多晶硅(第一层多晶硅)反刻之后生长的HDP(高密度等离子体)氧化膜,加一层光刻版在HDP湿法反刻时横向覆盖住部分氧化膜使其不被刻蚀,最终在源极多晶硅引出端边上留下约20000埃的HDP氧化膜作为两层多晶硅之间的横向隔离介质层。但该方法存在如下几个问题:
首先,完全依赖于HDP工艺,而在现在改良的热氧方法生长的双层栅之间介质层的工艺中无法实现;
其次,已有双层栅功率MOS器件存在因为HDP氧化膜刻蚀速率的起伏波动以及湿法刻蚀各向同性的特性,使得横向隔离区域长度需要很大(湿法纵向刻蚀量需要约12000埃,故横向一般留有20000埃左右的距离),才可以保证两层多晶硅之间横向不会穿通,这样大大减少了工作区域面积,影响器件参数。
发明内容
本发明要解决的技术问题是提供一种形成沟槽型双层栅MOS结构两层多晶硅横向隔离的方法。利用该方法,可解决热氧介质层双层栅工艺中两层多晶硅的横向隔离问题。
为解决上述技术问题,本发明的形成沟槽型双层栅MOS结构两层多晶硅横向隔离的方法,包括步骤:
1)在硅基板上,生长作为保护层的第一氮化膜;
2)在硅基板上,进行Trench(沟槽)刻蚀;
3)沟槽内生长介质层;
4)在介质层上,生长第一层多晶硅(源极多晶硅);
5)对第一层多晶硅进行第一步反刻蚀;
6)对第一层多晶硅进行光刻及第二步反刻蚀,并去除第一层多晶硅上方的沟槽侧壁介质层;
7)在沟槽的底部和侧壁以及硅基板表面淀积第二氮化膜后,刻蚀去除沟槽底部的第二氮化膜,露出第一层多晶硅;
8)在第一层多晶硅上,生长热氧化层;
9)去除沟槽侧壁的第二氮化膜和硅基板表面的第一、二氮化膜;
10)栅极氧化层生长;
11)在沟槽内淀积第二层多晶硅(栅极多晶硅),并刻蚀至硅表面;
12)多晶硅(Poly Cover层)光刻,定义靠近热氧化层端的第二层多晶硅处的待填充隔离介质层区域,并将该区域内的第二层多晶硅全部刻蚀掉,形成待填充隔离介质层区;
13)形成基极(BODY)和源极(Source);
14)在涂硼磷硅玻璃的同时,在待填充隔离介质层区内,硼磷硅玻璃也会自然流入,从而形成横向隔离介质层;
15)形成接触孔、金属、钝化层。
所述步骤1)中,生长第一氮化膜的方法包括:低压化学气相沉积或等离子体增强式化学气相沉积;第一氮化膜的材质包括:氮化硅;第一氮化膜的厚度为500~3000埃。
所述步骤3)中,介质层为氧化膜,包括:氧化硅,厚度为500~3000埃;介质层的生长方式包括:热氧或低压化学气相沉积方式。
所述步骤4)中,生长第一层多晶硅的方法包括:低压化学气相沉积;第一层多晶硅的厚度为足以填满沟槽内部。
所述步骤5)中,第一步反刻蚀时,直至刻蚀至硅表面。
所述步骤6)的对第一层多晶硅进行光刻及第二步反刻蚀中,对第一层多晶硅进行光刻,保护住需要接出源极多晶硅的位置,剩余的第一层多晶硅位置进行第二步多晶硅反刻蚀,直至刻蚀至硅表面以下所需深度。
所述步骤7)中,第二氮化膜淀积的方法包括:低压化学气相沉积或等离子体增强式化学气相沉积;第二氮化膜的材质包括:氮化硅;第二氮化膜的厚度为500~3000埃;刻蚀的方法为干法刻蚀。
所述步骤8)中,生长热氧化层的方法为通过热氧方式生长;其中,热氧方式中的工艺温度为高于950℃;热氧化层的厚度为500~3000埃。
所述步骤9)中,去除的方式包括:湿法刻蚀。
所述步骤12)中,待填充隔离介质层区域的宽度为1000~10000埃。
所述步骤14)中,硼磷硅玻璃的厚度为5000~10000埃。本步骤中,填入的硼磷硅玻璃不仅要将待填充区域填满,还要在表面上存在一定厚度用于作为CT的隔离介质层。
本发明针对目前改良的热氧方法生长的双层栅之间介质层的工艺提出一种方法,在栅极多晶硅电极刻蚀至硅表面之后再多加一层光刻版,定义出源极多晶硅引出端区域边一块特定长度区域,利用干法完全刻蚀掉该区域栅极多晶硅。后续该区域在接触孔刻蚀之前由ILD层硼磷硅玻璃填满。利用硼磷硅玻璃作为隔离介质,应用于热氧介质层双层栅工艺中实现了两层多晶硅的横向隔离。
由于本发明利用硼磷硅玻璃作为隔离介质,应用于热氧介质层双层栅工艺中实现了两层多晶硅的横向隔离,较之HDP氧化膜介质层双层栅工艺,不仅省去HDP氧化膜淀积、化学机械研磨等工艺,工作区域也得到很大扩张,且在降低工艺成本及控制难度的基础上,还有效提高器件工作性能。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是现有工艺中的第一层多晶硅两步反刻蚀之后的cell(MOSFET的原胞)区断面示意图;
图2是现有工艺中的第一层多晶硅两步反刻蚀之后第一层多晶硅引出区域与cell区沿沟槽方向的断面示意图;
图3是现有工艺中的HDP氧化膜生长后cell区断面示意图;
图4是现有工艺中的HDP氧化膜生长后第一层多晶硅引出区域与cell区沿沟槽方向的断面示意图;
图5是现有工艺中的HDP氧化膜湿法刻蚀后cell区断面示意图;
图6是现有工艺中的HDP氧化膜湿法刻蚀后第一层多晶硅引出区域与cell区沿沟槽方向的断面示意图;
图7是本发明的沟槽刻蚀前生长一层氮化层作为阻挡层的cell区断面图;
图8是本发明的第一层多晶硅两步反刻蚀及去除侧壁氧化层后的cell区断面图;
图9是本发明的第一层多晶硅第一步反刻蚀及去除侧壁氧化层后第一层多晶硅引出区域与cell区沿沟槽方向的断面示意图;
图10是本发明的生长一层氮化膜后的cell区断面图;
图11是本发明的刻蚀形成侧壁氮化膜保护层的cell区断面图;
图12是本发明的在第一层多晶硅上生长热氧介质层后的cell区断面图;
图13是本发明的去除沟槽侧壁及硅基板表面的氮化膜后的cell区断面图。
图14是本发明的热氧化层及栅极氧化层生长之后的cell区断面示意图;
图15是本发明的热氧化层及栅极氧化层生长之后第一层多晶硅引出区域与cell区沿沟槽方向的断面示意图;
图16是本发明的第二次多晶硅生长后的cell区断面示意图;
图17是本发明的第二次多晶硅生长后第一层多晶硅引出区域与cell区沿沟槽方向的断面示意图;
图18是本发明的Poly Cover层光刻定义位于靠近热氧化层端的第二层多晶硅处的待填充隔离介质层区域后,将该区域的栅极多晶硅全部刻蚀的第一层多晶硅引出区域与cell区沿沟槽方向的断面示意图;
图19是本发明的填入硼磷硅玻璃后第一层多晶硅引出区域与cell区沿沟槽方向的断面示意图。
图中附图标记说明如下:
1为硅基板,2为沟槽,3为第一氮化膜,4为介质层,5为第一层多晶硅,6为第二氮化膜,7为热氧化层,8为栅极氧化层,9为第二层多晶硅。
具体实施方式
本发明的形成沟槽型双层栅MOS结构两层多晶硅横向隔离的方法,其步骤如下:
1)在硅基板1上,通过低压化学气相沉积或等离子体增强式化学气相沉积方法,生长厚度为500~3000埃的第一氮化膜(如氮化硅)2(如图7所示);
本步骤中的第一氮化膜2可作为后续工艺中沟槽顶部的保护层;
2)在硅基板1上,进行沟槽2刻蚀;
3)在沟槽2的侧壁和底部,通过热氧或低压化学气相沉积方式,生长厚度为500~3000埃的介质层(如氧化硅)4;
4)在介质层4上,通过低压化学气相沉积,生长第一层多晶硅5(源极多晶硅),第一层多晶硅5的厚度为足以填满沟槽内部;
5)对第一层多晶硅5进行第一步反刻蚀,直至刻蚀至硅表面;
6)对第一层多晶硅5进行光刻及第二步反刻蚀,并通过湿法刻蚀,去除第一层多晶硅5上方的沟槽侧壁介质层4(如图8-9所示);
其中,对第一层多晶硅5进行光刻,保护住需要接出源极多晶硅的位置,剩余的第一层多晶硅5位置进行第二步多晶硅反刻蚀,直至刻蚀至硅表面以下所需深度(特定深度)。
7)通过低压化学气相沉积或等离子体增强式化学气相沉积,在沟槽2的底部和侧壁以及硅基板1表面(第一氮化膜3表面)淀积厚度为500~3000埃的第二氮化膜(如氮化硅)6后(如图10所示),干法刻蚀去除沟槽2底部的第二氮化膜6,露出第一层多晶硅5(如图11所示);
8)在第一层多晶硅5上,通过热氧方式(温度高于950℃),生长厚度为500~3000埃的热氧化层(如氧化硅)7(如图12所示);
9)湿法刻蚀,去除沟槽侧壁的第二氮化膜6,以及硅基板1表面的第一氮化膜3、和第二氮化膜6,留下沟槽2底部的第一层多晶硅5上存在的热氧化层7(如图13所示);
10)按照现有工艺,利用热氧化,生长栅极氧化层8(如图14-15所示);
11)按照现有工艺(如低压化学气相沉积),在沟槽2内淀积第二层多晶硅(栅极多晶硅)9,并刻蚀至硅表面(如图16-17所示);
12)多晶硅(Poly Cover层)光刻,定义位于靠近热氧化层端的第二层多晶硅处的待填充隔离介质层区域,并将该区域内的第二层多晶硅全部刻蚀掉,形成待填充隔离介质层区,即定义第一层多晶硅引出端旁的存在于第二层多晶硅处的特定长度区域(如1000~10000埃),并将该区域内的第二层多晶硅全部刻蚀掉,形成待填充隔离介质层区(如图18所示);
13)按照现有工艺,通过离子注入,形成基极(BODY)和源极(Source);
14)在涂硼磷硅玻璃的同时,在待填充隔离介质层区内,硼磷硅玻璃也会自然流入,从而形成横向隔离介质层,即当涂厚度为5000~10000埃的硼磷硅玻璃作为接触孔的隔离介质层,在步骤12)形成的待填充隔离介质层区内,该硼磷硅玻璃厚度足以填满该区域,形成接触孔的隔离介质(ILD)层的同时也形成双层多晶硅的横向隔离区(如图19所示);
15)按照现有工艺,形成接触孔、金属和钝化层,即利用掩膜板刻蚀形成接触孔,淀积金属层并刻蚀形成接触电极,淀积并刻蚀形成钝化层。
本发明通过在第二层多晶硅淀积与反刻蚀后,Poly Cover层光刻,定义源极多晶硅引出端旁特定长度区域,将该区域的栅极多晶硅全部刻蚀,然后利用后续接触孔工艺前涂布的硼磷硅玻璃填充Poly Cover层定义的区域,形成横向隔离,即本发明在刻蚀出来的一个沟槽一直保持到接触孔形成之前,利用ILD层的硼磷硅玻璃填入,由此形成源极多晶硅引出端与栅极多晶硅的横向隔离区域,同时,该后续同现有工艺。
按照上述方法进行,本发明的工作区域得到很大扩张,并且能降低工艺成本和控制难度,提高器件工作性能。

Claims (11)

1.一种形成沟槽型双层栅MOS结构两层多晶硅横向隔离的方法,其特征在于,包括步骤:
1)在硅基板上,生长作为保护层的第一氮化膜;
2)在硅基板上,进行沟槽刻蚀;
3)沟槽内生长介质层;
4)在介质层上,生长第一层多晶硅;
5)对第一层多晶硅进行第一步反刻蚀;
6)对第一层多晶硅进行光刻及第二步反刻蚀,并去除第一层多晶硅上方的沟槽侧壁介质层;
7)在沟槽的底部和侧壁以及硅基板表面淀积第二氮化膜后,刻蚀去除沟槽底部的第二氮化膜,露出第一层多晶硅;
8)在第一层多晶硅上,生长热氧化层;
9)去除沟槽侧壁的第二氮化膜和硅基板表面的第一、二氮化膜;
10)栅极氧化层生长;
11)在沟槽内淀积第二层多晶硅,并刻蚀至硅表面;
12)多晶硅光刻,定义靠近热氧化层端的第二层多晶硅处的待填充隔离介质层区域,并将该区域内的第二层多晶硅全部刻蚀掉,形成待填充隔离介质层区;
13)形成基极和源极;
14)在涂硼磷硅玻璃的同时,在待填充隔离介质层区内,硼磷硅玻璃会流入,形成隔离介质层;
15)形成接触孔、金属、钝化层。
2.如权利要求1所述的方法,其特征在于:所述步骤1)中,生长第一氮化膜的方法包括:低压化学气相沉积或等离子体增强式化学气相沉积;第一氮化膜的材质包括:氮化硅;第一氮化膜的厚度为500~3000埃。
3.如权利要求1所述的方法,其特征在于:所述步骤3)中,介质层为氧化膜,包括:氧化硅,厚度为500~3000埃;介质层的生长方式包括:热氧或低压化学气相沉积方式。
4.如权利要求1所述的方法,其特征在于:所述步骤4)中,生长第一层多晶硅的方法包括:低压化学气相沉积;第一层多晶硅的厚度为足以填满沟槽内部。
5.如权利要求1所述的方法,其特征在于:所述步骤5)中,第一步反刻蚀时,直至刻蚀至硅表面。
6.如权利要求1所述的方法,其特征在于:所述步骤6)的对第一层多晶硅进行光刻及第二步反刻蚀中,对第一层多晶硅进行光刻,保护住需要接出源极多晶硅的位置,剩余的第一层多晶硅位置进行第二步多晶硅反刻蚀,直至刻蚀至硅表面以下所需深度。
7.如权利要求1所述的方法,其特征在于:所述步骤7)中,第二氮化膜淀积的方法包括:低压化学气相沉积或等离子体增强式化学气相沉积;第二氮化膜的材质包括:氮化硅;第二氮化膜的厚度为500~3000埃;刻蚀的方法为干法刻蚀。
8.如权利要求1所述的方法,其特征在于:所述步骤8)中,生长热氧化层的方法为通过热氧方式生长;其中,热氧方式中的工艺温度为高于950℃;热氧化层的厚度为500~3000埃。
9.如权利要求1所述的方法,其特征在于:所述步骤9)中,去除的方式包括:湿法刻蚀。
10.如权利要求1所述的方法,其特征在于:所述步骤12)中,待填充隔离介质层区域的宽度为1000~10000埃。
11.如权利要求1所述的方法,其特征在于:所述步骤14)中,硼磷硅玻璃的厚度为5000~10000埃。
CN201210509270.6A 2012-12-03 2012-12-03 形成沟槽型双层栅mos结构两层多晶硅横向隔离的方法 Active CN103855017B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210509270.6A CN103855017B (zh) 2012-12-03 2012-12-03 形成沟槽型双层栅mos结构两层多晶硅横向隔离的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210509270.6A CN103855017B (zh) 2012-12-03 2012-12-03 形成沟槽型双层栅mos结构两层多晶硅横向隔离的方法

Publications (2)

Publication Number Publication Date
CN103855017A true CN103855017A (zh) 2014-06-11
CN103855017B CN103855017B (zh) 2016-08-17

Family

ID=50862511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210509270.6A Active CN103855017B (zh) 2012-12-03 2012-12-03 形成沟槽型双层栅mos结构两层多晶硅横向隔离的方法

Country Status (1)

Country Link
CN (1) CN103855017B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104362088A (zh) * 2014-09-19 2015-02-18 上海华虹宏力半导体制造有限公司 沟槽型双层栅mos多晶硅间高密度等离子体氧化膜的制造方法
CN108231543A (zh) * 2018-01-11 2018-06-29 上海华虹宏力半导体制造有限公司 改善多晶硅台阶侧面金属残留的方法
CN111276394A (zh) * 2020-02-18 2020-06-12 捷捷微电(上海)科技有限公司 一种分离栅mosfet的制作方法
CN112327412A (zh) * 2020-10-27 2021-02-05 中国科学院微电子研究所 双层硅基光子器件的制作方法及双层硅基光子器件
CN113972269A (zh) * 2020-07-24 2022-01-25 和舰芯片制造(苏州)股份有限公司 一种sgt功率mosfet的制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4057359A1 (en) * 2021-03-08 2022-09-14 Nexperia B.V. Semiconductor device comprising mutually separated trench structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071794A (en) * 1999-06-01 2000-06-06 Mosel Vitelic, Inc. Method to prevent the formation of a thinner portion of insulating layer at the junction between the side walls and the bottom insulator
US20040031987A1 (en) * 2002-03-19 2004-02-19 Ralf Henninger Method for fabricating a transistor configuration including trench transistor cells having a field electrode, trench transistor, and trench configuration
CN101238581A (zh) * 2005-08-09 2008-08-06 飞兆半导体公司 在屏蔽的栅极场效应晶体管中形成多晶硅层间电介质的结构和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071794A (en) * 1999-06-01 2000-06-06 Mosel Vitelic, Inc. Method to prevent the formation of a thinner portion of insulating layer at the junction between the side walls and the bottom insulator
US20040031987A1 (en) * 2002-03-19 2004-02-19 Ralf Henninger Method for fabricating a transistor configuration including trench transistor cells having a field electrode, trench transistor, and trench configuration
CN101238581A (zh) * 2005-08-09 2008-08-06 飞兆半导体公司 在屏蔽的栅极场效应晶体管中形成多晶硅层间电介质的结构和方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104362088A (zh) * 2014-09-19 2015-02-18 上海华虹宏力半导体制造有限公司 沟槽型双层栅mos多晶硅间高密度等离子体氧化膜的制造方法
CN104362088B (zh) * 2014-09-19 2017-03-29 上海华虹宏力半导体制造有限公司 沟槽型双层栅mos多晶硅间高密度等离子体氧化膜的制造方法
CN108231543A (zh) * 2018-01-11 2018-06-29 上海华虹宏力半导体制造有限公司 改善多晶硅台阶侧面金属残留的方法
CN108231543B (zh) * 2018-01-11 2020-08-11 上海华虹宏力半导体制造有限公司 改善多晶硅台阶侧面金属残留的方法
CN111276394A (zh) * 2020-02-18 2020-06-12 捷捷微电(上海)科技有限公司 一种分离栅mosfet的制作方法
CN111276394B (zh) * 2020-02-18 2022-09-23 捷捷微电(上海)科技有限公司 一种分离栅mosfet的制作方法
CN113972269A (zh) * 2020-07-24 2022-01-25 和舰芯片制造(苏州)股份有限公司 一种sgt功率mosfet的制备方法
CN112327412A (zh) * 2020-10-27 2021-02-05 中国科学院微电子研究所 双层硅基光子器件的制作方法及双层硅基光子器件
CN112327412B (zh) * 2020-10-27 2023-02-03 中国科学院微电子研究所 双层硅基光子器件的制作方法及双层硅基光子器件

Also Published As

Publication number Publication date
CN103855017B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN104733531B (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
TWI481030B (zh) 具有鰭式電晶體之系統及裝置以及其使用、製造和運作方法
JP5519902B2 (ja) リセスチャネルを有するトランジスタ及びその製造方法
CN103632949B (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN111180513B (zh) 半导体器件及其形成方法
CN103855017B (zh) 形成沟槽型双层栅mos结构两层多晶硅横向隔离的方法
CN103545364B (zh) 自对准接触孔的小尺寸mosfet结构及制作方法
CN104124174A (zh) 半导体结构及其形成方法
CN107403721B (zh) 功率金氧半导体场效晶体管的制造方法
CN111223778B (zh) 半导体结构及其形成方法
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN103855018B (zh) 沟槽底部进行离子注入调节bv和改善导通电阻的方法
CN114420564A (zh) 一种分离栅沟槽mos器件及其制造方法
CN111799161B (zh) 低压屏蔽栅场效应晶体管制作方法
TW201135852A (en) Structure and method for post oxidation silicon trench bottom shaping
JP4834304B2 (ja) 半導体素子の製造方法
US20080160698A1 (en) Method for fabricating a semiconductor device
CN110400845A (zh) 半导体器件及其制造方法
CN104347375B (zh) 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法
US9911820B2 (en) Method for fabrication of a field-effect with reduced stray capacitance
KR20100111162A (ko) 리세스 채널 모스 트랜지스터를 갖는 반도체소자 제조방법
CN111415868A (zh) 一种分离栅mosfet的制作方法
CN106960789A (zh) 半导体器件以及改善半导体器件性能的方法
CN105529372B (zh) Tmbs器件及其制造方法
CN103545202B (zh) Pmos晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant