[go: up one dir, main page]

CN103854975A - 多晶硅层的制造方法和有机发光显示设备及其制造方法 - Google Patents

多晶硅层的制造方法和有机发光显示设备及其制造方法 Download PDF

Info

Publication number
CN103854975A
CN103854975A CN201310334567.8A CN201310334567A CN103854975A CN 103854975 A CN103854975 A CN 103854975A CN 201310334567 A CN201310334567 A CN 201310334567A CN 103854975 A CN103854975 A CN 103854975A
Authority
CN
China
Prior art keywords
layer
region
electrode
light emitting
partially crystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310334567.8A
Other languages
English (en)
Other versions
CN103854975B (zh
Inventor
文相皓
许宗茂
金成虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN103854975A publication Critical patent/CN103854975A/zh
Application granted granted Critical
Publication of CN103854975B publication Critical patent/CN103854975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种多晶硅（poly-Si）层的制造方法和利用该方法制造有机发光显示设备的方法以及通过利用所述方法制造的有机发光显示设备。该方法包括：在具有第一区域和第二区域的基底上形成非晶硅（a-Si）层，对a-Si层进行热处理以使a-Si层部分地结晶为部分结晶Si层，去除因热处理而导致的热氧化物层，用激光束选择性地照射第一区域使部分结晶Si层结晶。

Description

多晶硅层的制造方法和有机发光显示设备及其制造方法
本申请要求于2012年12月6日在韩国知识产权局提交的第10-2012-0141197号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用被包含于此。
技术领域
下文的描述涉及一种多晶硅层的制造方法、包括该方法的制造有机发光显示设备的方法、以及使用所述方法制造的有机发光显示设备。
背景技术
有源矩阵（AM）型有机发光显示设备包括在每个像素中的像素驱动电路，像素驱动电路包括使用硅的薄膜晶体管（TFT），TFT可以由非晶硅或者多晶硅形成。
由于具有源极、漏极和沟道的半导体有源层由非晶硅（a-Si）形成，所以在像素驱动电路中使用的a-Si TFT具有1cm2/Vs或更低的低电子迁移率。因此，a-Si TFT近来被多晶硅（poly-Si）TFT替代。poly-Si TFT具有比a-Si TFT高的电子迁移率和更安全的光照（light illumination）。因此，poly-Si TFT适合驱动AM型有机发光显示设备和/或适合用作开关TFT的有源层。
可以根据几种方法来制造poly-Si。这些方法通常可被分类为沉积poly-Si的方法或者沉积和结晶a-Si的方法。
沉积poly-Si的方法的示例包括化学气相沉积（CVD）、光CVD、氢根（HR）CVD、电子回旋共振（ECR）CVD、等离子体增强（PE）CVD、低压强（LP）CVD等。
沉积和结晶a-Si的方法的示例包括固相结晶法（SPC）、准分子激光结晶法（ELC）、金属诱导结晶法（MIC）、顺序横向固化法（SLS）等。
发明内容
本发明的实施例的多个方面提出一种能改善结晶生产率和电容器的电容特性的多晶硅层的制造方法、包含该方法的有机发光显示设备的制造方法以及通过利用所述方法制造的有机发光显示设备。
根据本发明的实施例，提供了一种多晶硅（poly-Si）层的制造方法。该方法包括：在具有第一区域和第二区域的基底上形成非晶硅（a-Si）层；热处理a-Si层以将a-Si层转变为部分结晶Si层；去除因对a-Si层热处理而形成的热氧化物层；用激光束选择性地照射第一区域以使部分结晶Si层结晶。
该方法可以进一步包括在a-Si层形成之前在基底上形成缓冲层。
基底可以具有包括所述第一区域的多个第一区域和包括所述第二区域的多个第二区域。所述多个第一区域和所述多个第二区域可以彼此交替并且分开。
部分结晶Si层的结晶度可以在65%和80%之间的范围内。
对a-Si层进行热处理可以包括以650℃和780℃之间温度对a-Si层热处理；a-Si层部分地结晶为部分结晶Si层；并且在部分结晶Si层上形成热氧化物层。
用激光束选择性地照射第一区域进行可以包括：用激光束选择性地照射第一区域上的部分结晶Si层；和使部分结晶Si层结晶，以将部分结晶Si层转变为poly-Si层。
Poly-Si层可以具有比部分结晶Si层的结晶度高的结晶度。
Poly-Si层的结晶结构可以不同于部分结晶Si层的结晶结构。
Poly-Si层的晶粒尺寸可以随机形成。
Poly-Si层可以沿基于部分结晶Si层的晶粒的纵向中心轴的两个方向生长。
部分结晶Si层的晶粒尺寸可以均匀形成。
去除热氧化物层可以包括使用缓冲氧化蚀刻剂（BOE）或者氟化氢（HF）。
激光束可以是准分子激光束。
根据本发明的另一个实施例，提供了一种有机发光显示设备。该有机发光显示设备包括基底，基底具有第一区域和第二区域；和在基底上的多个发光设备。每个发光设备包括沿纵向方向排列的薄膜晶体管（TFT）、发光单元和电容器，所述多个发光设备中的沿纵向方向彼此相邻的发光设备被布置为使得TFT彼此相邻和/或使得电容器彼此相邻。
所述多个发光设备中的相邻的发光设备的TFT可以位于第一区域中。
所述多个发光设备中的相邻的发光设备的电容器可以位于第二区域中。
TFT可以包括：有源层，位于基底上；栅电极，与有源层绝缘并且布置在基底上；源电极和漏电极，与栅电极绝缘并且电连接到有源层，其中，有源层在第一区域上。
电容器可以包括：电容器下电极，与有源层在同一层上；电容器上电极，与电容器下电极绝缘，其中，电容器下电极在第二区域上。
有源层可以是poly-Si层，电容器下电极可以是部分结晶Si层。
Poly-Si层可以具有比部分结晶Si层的结晶度高的结晶度。
部分结晶Si层的结晶度可以在65%和80%之间。
电容器下电极可以是部分结晶Si层。
有源层可以是poly-Si层。
发光单元可以布置在第一区域和第二区域之间的第三区域上。
每个发光单元可以包括：像素电极，在基底上并且电连接到TFT；中间层，在像素电极上并具有有机发射层；对电极，与像素电极相对，从而中间层在对电极和像素电极之间。
根据本发明的另一方面，提供了一种有机发光显示设备的制造方法。该方法包括第一掩模工艺至第六掩模工艺，其中，第一掩模工艺包括：在具有第一区域和第二区域的基底上形成a-Si层，使a-Si层部分地结晶以将a-Si层转变为部分结晶Si层，使第一区域上的部分结晶Si层再结晶以形成poly-Si层，使第一区域上的poly-Si层图案化以形成TFT的有源层，以及使第二区域上的部分结晶Si层图案化以形成电容器的下电极；第二掩模工艺包括：在基底上形成第一绝缘层和透射反射金属以覆盖有源层和电容器的下电极，以及将透射反射金属图案化以形成像素电极；第三掩模工艺包括：在基底上顺序地形成透明导电层和第一金属层以覆盖像素电极，以及将透明导电层和第一金属层图案化以形成TFT的第一栅电极和第二栅电极以及电容器的第一上电极和第二上电极；第四掩模工艺包括：形成第二绝缘层以覆盖像素电极、第一栅电极、第二栅电极、第一上电极和第二上电极，以及将第二绝缘层图案化以形成开口来暴露像素电极、有源层的源区和漏区以及第二上电极；第五掩模工艺包括：形成第二金属层以覆盖像素电极和开口，以及将第二金属层图案化以形成源电极和漏电极；第六掩模工艺包括：形成第三绝缘层以覆盖源电极和漏电极，以及将第三绝缘层图案化以暴露像素电极。
第一掩模工艺可以进一步包括在a-Si层形成之前在基底上形成缓冲层。
基底可以具有包括所述第一区域的多个第一区域和包括所述第二区域的多个第二区域，所述多个第一区域和所述多个第二区域彼此交替并且分开。
部分结晶Si层可以具有在大约65%和大约80%之间的结晶度。
在第一掩模工艺中使a-Si层部分结晶可以包括以650℃和780℃之间的温度对形成在基底上的a-Si层热处理；使a-Si层部分地结晶为部分结晶Si层；在部分结晶Si层上形成热氧化物层。
在第一掩模工艺中使第一区域上的部分结晶Si层再结晶可以包括用激光束选择性地照射第一区域上的部分结晶Si层；使部分结晶Si层再结晶为poly-Si层。
poly-Si层可以具有比部分结晶Si层的结晶度高的结晶度。
热氧化物层可以通过使用BOE或者HF去除。
激光束可以是准分子激光束。
该方法可以进一步包括在第三掩模工艺之后利用第二栅电极作为掩模用离子掺杂剂掺杂有源层的源区和漏区。
该方法可以进一步包括暴露第一上电极以及通过暴露的第一上电极用离子掺杂剂掺杂下电极。
透射反射金属可以包含银（Ag）合金。
银（Ag）合金可以包含钯（Pd）或者铜（Cu）。
透射反射金属可以具有80
Figure BDA00003613072300041
和200
Figure BDA00003613072300042
之间的厚度。
在第三掩模工艺中，在基底上顺序地形成透明导电层和第一金属层以覆盖像素电极，可以包括将透明导电层和第一金属层图案化以顺序地覆盖像素电极。
第四掩模工艺可以进一步包括将第二绝缘层图案化以形成暴露覆盖像素电极的第一金属层的开口。
第五掩模工艺可以进一步包括去除覆盖像素电极的第一金属层和第二金属层。
第一金属层和第二金属层可以是相同种类的材料。
附图说明
在下文的实施例和附图的描述中，本发明上述和其他特征将变得更加明显，在附图中：
图1至图4是示出了根据实施例的制造多晶硅层的工艺的示意性剖视图；
图5是示出了根据实施例的部分结晶的多晶硅层的扫描电子显微镜（SEM）图像的示图；
图6是示出了根据实施例的再结晶的多晶硅层的SEM图像的示图；
图7是示出了根据本发明实施例的有机发光显示设备的示意性平面图；
图8是示出了图7的有机发光显示设备的示意性剖视图；
图9至图27是示出了根据本发明实施例的有机发光显示设备的制造工艺的示意性剖视图。
具体实施方式
现在，将参照附图来更详细地描述本发明，在附图中示出了本发明的实施例。然而，本发明可以以很多不同形式来实施，而不应该被解释为受限于这里阐述的实施例。相反，为了将本发明的构思和特征传达给本领域的普通技术人员，而通过示例的方式提供这些实施例。
图1至图4是示出了根据实施例的制造多晶硅层的工艺的示意性剖视图。
如图1所示，在基底10上形成缓冲层11和非晶硅（a-Si）层12。
基底10可以由包含SiO2作为主要成分（或者主成分）的透明玻璃材料形成。为了改善光滑度和防止杂质元素的渗透，在基底10上进一步形成包含SiO2和/或SiNX的缓冲层11。
缓冲层11和a-Si层12可以通过使用各种合适的方法来沉积，这些方法包括但并不限于等离子体增强化学气相沉积（PECVD）、大气压CVD（APCVD）和/或低压强CVD（LPCVD）。
在缓冲层11上形成a-Si层12。为了提供多晶硅（poly-Si）层，通过在后面更详细地描述的工艺来使a-Si层12结晶。
如图2所示，将a-Si层12部分地结晶以形成部分结晶Si层12’。
部分结晶提供了部分结晶Si层12’的在大约65%和大约80%之间的范围内的结晶度。
在650℃和780℃之间的温度对a-Si层12进行热处理以形成部分结晶Si层12’。如果在650℃和780℃之间的温度对a-Si层12进行热处理，则在a-Si层12中发生脱水过程，所以a-Si层12转换为结晶度在大约65%和大约80%之间的范围内的部分结晶Si层12’。
在热处理a-Si层12之后，去除热氧化物层30，更详细来说，如果在650℃和780℃之间的温度对a-Si层12进行热处理，则a-Si层12结晶成部分结晶Si层12’，并且在部分结晶Si层12’上形成热氧化物层30，如图3所示。
热氧化物层30具有比自然氧化物层的结构更加致密的结构。在实施例中，如果在热氧化物层30仍然存在时使用激光束执行激光结晶（在后面将有更详细的描述），那么在部分结晶Si层12’和基底10中吸收的能量将因热氧化物层30而没有被适当地释放，在这种情况下，在poly-Si层上产生瑕疵，并发生poly-Si的过结晶。
因此，在实施例中，在执行激光结晶之前去除热氧化物层30。在实施例中，通过使用缓冲氧化物蚀刻剂（BOE）或者氟化氢（HF）来去除热氧化物层30。
如图4所示，激光束被用于选择性照射和使部分结晶Si层12’选择性地结晶。
更详细来说，基底10具有第一区域10a和第二区域10b。第一区域10a和第二区域10b在基底10上交替并且分开。如上所述，在基底10的整个表面形成a-Si层12，并且通过部分结晶工艺将a-Si层12部分地结晶为部分结晶Si层12’。部分结晶Si层12’形成在第一区域10a和第二区域10b上。然而，激光束L仅仅照射形成在第一区域10a上的部分结晶Si层12’，以使形成在第一区域10a上的部分结晶的Si层12’结晶并且形成poly-Si层12’a。换句话说，在第一区域10a上形成poly-Si层12’a，在第二区域10b上形成部分结晶Si层12’b。
如上所述，部分结晶Si层12’b的结晶度在大约65%和大约80%之间的范围内。然而，poly-Si层12’a的结晶度比部分结晶Si层12’b的结晶度高，而且poly-Si层12’a的结晶度可以在大约80%和大约100%之间的范围内。
激光照射器500相对于基底10移动，以用激光束照射形成在第一区域10a上的部分结晶Si层12’。换句话说，激光照射器500在基底10上方移动或者在放置基底10的载物台上方移动，以用激光束照射第一区域10a。激光照射器500可以发射准分子激光束。
根据本发明的实施例，激光束可以不照射a-Si层12的整个表面以使形成在基板10上的a-Si层12结晶（例如，a-Si层12的被照射区域）。相反的，激光束可以选择性地仅照射基底10的第一区域10a。因此，可以减小使用激光束进行照射的次数。结果，可以改善激光设备的生产能力，可以提高生产率。
图5是示出根据实施例的部分结晶Si层的扫描电子显微镜（SEM）的图像的示图。
如图5所示，如果在650℃和780℃之间的温度执行热处理，则a-Si层部分地结晶以形成部分结晶Si层。部分结晶提供了在大约65%和80%之间的结晶度。换句话说，在图5中部分形成了具有长条形状的晶体结构C。当执行激光结晶时具有长条形状的晶体结构C在生长方向上用作种子并且呈晶粒的形式。
部分结晶Si层形成了电容器53的电容器下电极312，如图8中所示。虽然部分结晶Si层结晶度低，但是部分结晶Si层具有高结晶均匀性，因此稳定了电容器的电容特性。
图6是示出了根据实施例的再结晶poly-Si层的SEM图像的视图。
在650℃和780℃之间的温度对a-Si层进行热处理，以形成部分结晶Si层。去除在热处理工艺中在部分结晶Si层上形成的热氧化物层。然后，使用激光束照射部分结晶Si层的一定的区域，以使部分结晶Si层再结晶，从而形成poly-Si层。图6示出了根据实施例的通过用激光束照射而进行再结晶的poly-Si层的SEM图像。如果在650℃和780℃之间的温度的热处理之后并且在去除热氧化物层之后用激光束进行照射，则在晶粒边界中沿基于中心轴A的不同的方向B进行双生长，并因此进行结晶。晶粒的尺寸随着结晶的进行而随机变化。
如上所述，poly-Si层在650℃和780℃之间的温度进行热处理以形成具有在65%和80%之间的结晶度的部分结晶Si层，然后使用准分子激光进行再结晶。晶粒形状对于激光能量的改变不敏感（或者基本上不敏感）。最佳能量密度（OPED）余量比普通准分子激光退火（ELA）结晶的余量大，这可以因此改善批量生产。此外，改善了薄膜晶体管（TFT）的特性，且根据激光能量的改变而不出现（或者基本不出现）晶体瑕疵。因此，当驱动有机发光显示设备的低灰度等级和中间灰度等级时，亮度均匀性很高，因此可以制造出较高质量的有机发光显示设备。
图7是示出了根据本发明的实施例的有机发光显示设备的示意性平面图。图8是示出了图7的有机发光显示设备的示意性剖视图。
参照图7和图8，根据实施例的有机发光显示设备包括形成在基底10上的多个发光设备50、50’和50’’。每个发光设备50、50’和50’’包括TFT52、发光单元51和电容器53。TFT52、发光单元51和电容器53可以按此顺序沿每个发光装置50的纵方向顺序地形成，或者可以以电容器53、发光单元51和TFT52的顺序沿每个发光设备50的纵方向形成。TFT52可以包括：有源层212，位于基底10上；栅电极，与有源层212绝缘并且布置在基底10上；源电极和漏电极，与栅电极绝缘并且电连接到有源层212。发光单元51可以包括：像素电极，在基底上并且电连接到TFT52；中间层，在像素电极上并具有有机发射层；对电极，与像素电极相对，从而中间层在对电极和像素电极之间。电容器53可以包括：电容器下电极312，与有源层212在同一层上；电容器上电极，与电容器下电极312绝缘。
TFT52形成在基底10的第一区域10a上，电容器53形成在基底10的第二区域10b上，从而有源层212位于第一区域10a上，电容器下电极312位于第二区域10b上。
如图7所示，多个发光设备50、50’和50’’的TFT52或者电容器53在纵向方向上彼此相邻。发光设备50的TFT52与相邻的发光设备50’的TFT52相邻。此外，发光设备50的电容器53与相邻的发光设备50’’的电容器53相邻。
因此，根据实施例，不管发光设备50、50’和50’’的类型如何，TFT52都被设置在基底10的第一区域10a上，且电容器53都被设置在基底10的第二区域10b上。换句话说，TFT52的有源层212被设置在基底10的第一区域10a上并由图4中的poly-Si层12’a形成。电容器53的电容器下电极312设置在基底10的第二区域10b上并由图4中的部分结晶Si层12’b形成。形成在基底10的多个第二区域10b上的部分结晶Si层12’b具有均匀的结晶，以提供稳定的电容。
图9至图27是示出了根据本发明的实施例的制造有机发光显示设备的工艺的示意性剖视图。
图9至图26是示出了根据一些实施例的制造有机发光显示设备的工艺的示意性剖视图。图27是示出了根据实施例的通过制造方法制造的有机发光显示设备的示意性剖视图。
参照图9，在基底10上形成缓冲层11和a-Si层12。
基底10可以由包含SiO2作为主要成分的透明的玻璃材料形成。缓冲层11（包含SiO2和/或SiNX以改善基底10的光滑度并防止杂质元素渗透）形成在基底10上。
可以根据诸如PECVD、APCVD和/或LPCVD的各种合适的沉积方法来沉积缓冲层11和a-Si层12。
a-Si层12沉积在缓冲层11上。在650℃和780℃之间的温度对a-Si层12进行热处理，以进行部分地结晶，从而形成部分结晶Si层12’。激光束照射第一区域10a以选择性地使在第一区域10a上的部分结晶Si层12’再结晶，从而形成poly-Si层12’a。
参照图10，在部分结晶Si层12’上涂覆第一光致抗蚀剂P1，通过使用包括光屏蔽部分M11和光透射部分M12的第一光掩模M1来执行第一掩模工艺。
在实施例中，关于第一光掩模M1通过使用曝光装置执行诸如曝光、显影、蚀刻和剥离或者灰化的一系列工艺。
参照图11，作为第一光掩模工艺的结果，使部分结晶Si层12’图案化为将作为TFT的有源层212的一部分和将作为电容器的下电极312的一部分。
参照图12，第一绝缘层13和透射反射金属层14顺序地堆叠在由对图11中的部分结晶Si层12’进行图案化所得到的结构上。
第一绝缘层13可以包括由SiO2或者SiNX等形成的单层或者多层，并用作TFT的栅极绝缘层和电容器的介电层，这将在之后描述。
透射反射金属层14可以由银（Ag）合金形成。透射反射金属层14可以进一步包含钯（Pd）和铜（Cu），并且用作具有光学共振结构的有机发光显示设备的像素电极和用作透射反射镜。
透射反射金属层14形成具有在50
Figure BDA00003613072300091
和200
Figure BDA00003613072300092
之间的厚度。在一个实施例中，如果透射反射金属层14的厚度比50
Figure BDA00003613072300093
薄，则反射性降低。因此，难以实现与对电极（将在之后更详细地描述）的光学共振。在一个实施例中，如果透射反射金属层14的厚度比200
Figure BDA00003613072300094
厚，则透射性降低。因此，发光效率可能降低。
参照图13，将第二光致抗蚀剂P2涂覆在透射反射金属层14上，并且通过使用包括光屏蔽部分M21和光透射部分M22的第二光掩模M2来执行第二掩模工艺。
参照图14，作为第二光掩模工艺的结果，透射反射金属层14被图案化为像素电极114。
如上所述，透射反射镜可以由具有高透射反射特性的Ag合金形成，以进一步改善具有光学共振结构的有机发光显示设备的发光效率。
参照图15，透明导电层15和第一金属层16顺序地堆叠在图14中示出的结构上。
透明导电层15可以包含从由铟锡氧化物（ITO）、铟锌氧化物（IZO）、氧化锌（ZnO）、氧化铟（In2O3）、铟镓氧化物（IGO）和铝锌氧化物（AZO）组成的组中选择的至少一种。
第一金属层16可以由蚀刻速率与像素电极114的蚀刻速率不同的金属形成。例如。第一金属层16可以包含从铝（Al）、铂（Pt）、钯（Pd）、银（Ag）、镁（Mg）、金（Au）、镍（Ni）、钕（Nd）、铱（Ir）、铬（Cr）、锂（Li）、钙（Ca）、钼（Mo）、钛（Ti），钨（W）和铜（Cu）中选择的一种或多种金属。在实施例中，第一金属层16包含Al。
第一金属层16可以包含多个金属层16a、16b和16c。在实施例中，第一金属层16有三层结构（Mo/Al/Mo），其中，钼（Mo）层16a和16c形成在Al层16b之上和之下。然而，本发明不限于此，因此第一金属层16可以由各种合适的类型的材料形成，并可以被形成为各种适合的种类和数量的层。
参照图16，第三光致抗蚀剂P3涂覆在第一金属层16上，并通过使用包括光屏蔽部分M31和光透射部分M32的第三光掩模M3来执行第三掩模工艺。
参照图17，作为第三光掩模工艺的结果，透明导电层15和第一金属层16被图案化为TFT的第一和第二栅电极215和216以及电容器的第一和第二上电极315和316。
第一和第二栅电极215和216与第一和第二上电极315和316在相同的掩模工艺中进行蚀刻，因此相同地形成了它们的外部蚀刻表面。
参照图18，作为第三掩模工艺的结果而形成的第一和第二栅电极215和216被用作自对准掩模，以用杂质来掺杂有源层212。结果，有源层212包含掺杂有离子杂质的源区212a和漏区212b以及形成在源区212a和漏区212b之间的沟道区域212c。换句话说，第一和第二栅电极215和216被用作自对准掩模，以在没有任何另外的光掩模工艺的情况下形成源区212a和漏区212b。
如上所述，根据本发明的实施例，像素电极114可以被用作恰好为透射反射层的透射反射金属层14，因此简化了像素电极114的结构。此外，在像素电极114由Ag合金形成的实施例中，可以改善光效率。
在像素电极114在与形成第二栅电极216的具有不同蚀刻速率的第一金属层16分开的掩膜工艺中进行刻蚀的实施例中，可以防止或者减小由于蚀刻第二栅电极216而导致的对像素电极114的破坏。
参照图19，将第二绝缘层17和第四光致抗蚀剂P4涂覆在第三掩模工艺所得的结构上。通过使用包括光屏蔽部分M41和光透射部分M42的第四光掩模M4来执行第四掩模工艺。
参照图20，作为第四掩模工艺的结果，在第二绝缘层17上形成暴露像素电极114的第一和第二开口117a和117b、暴露TFT的源区212a和漏区212b的接触孔217a和217b、以及暴露电容器的第二上电极316的第三开口317。
参照图21，第二金属层18形成在图20中的由于开口和接触孔的形成而得到的结构上。
第二金属层18可以包括从Al、Pt、Pd、Ag、Mg、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W和Cu中选择的一种或多种金属。在实施例中，第二金属层18包含Al。
第二金属层18也可以包含多个金属层18a、18b和18c。在实施例中，与第一金属层16相同，第二金属层18有三层结构，其中，Mo层18a和18c形成在Al层18b之上和之下。然而，本发明不限于此，因此第二金属层18可以由各种合适的材料形成并可以被形成为各种合适的种类和数量的层。
参照图22，将第五光致抗蚀剂P5涂覆在第二金属层18上，通过使用包括光屏蔽部分M51和光透射部分M52的第五光掩模M5来执行第五掩模工艺。
参照图23，使第二金属层18图案化以形成接触有源层212的源区212a和漏区212b的源电极218a和漏电极218b。当蚀刻第二金属层18时，电容器的包括第一金属层16的第二上电极316可以与第二金属层18一起被去除。
第二金属层18可以由与金属层16的材料相同的材料形成。在这种情况下，可以通过使用相同的蚀刻剂通过一次蚀刻对第一金属层16和第二金属层18同时或者一起进行蚀刻。
参照图24，将诸如B或者P杂质的离子杂质掺杂在第五掩模工艺的所得结构中。可以以1×1015原子/cm2或者更大的密度对由部分结晶的Si层12’形成的电容器的下电极312掺杂杂质。因此，电容器的下电极312的电导率增加，以与第一上电极315一起形成金属-绝缘体-金属（MIM）电容器，因此增加了电容器的电容。
参照图25，第三绝缘层19形成在图24的所得结构上，通过使用包括光屏蔽部分M61和光透过部分M62的第六光掩模M6来执行第六掩模工艺。这里，第三绝缘层19可以由包含感光材料的光致抗蚀剂形成。
参照图26，将第三绝缘层19图案化，以形成暴露像素电极114的开口119。
参照图27，在像素电极114上形成包括有机发射层21a的中间层21和对电极22。
有机发射层21a可以由低分子或者高分子材料形成。
中间层21可以包含例如堆叠在有机发射层21a上的空穴传输层（HTL）、空穴注入层（HIL）、电子传输层（ETL）和/或电子注入层（EIL）。还可以堆叠各种其它合适的层。
如上所述，可以形成包括发射层21a的中间层21，从而在每个像素中有机发射层21a的厚度或者中间层21的除了有机发射层21a的其它层的厚度不同，由此提供了光学共振结构。
在中间层21上沉积对电极22以作为电极。在根据实施例的有机发光显示设备中，将像素电极114用作阳极电极，将对电极22用作阴极电极。可以相反地应用电极的极性。
此外，对电极22可以形成为包含反射材料的反射电极，以实现光学共振结构。这里，对电极22可以由Al、Ag、Li、Ca、LiF/Ca或者LiF/Al形成。
虽然在图中没有明确示出，但是密封构件和吸湿剂可以被进一步包括在对电极22上，以保护有机发射层21a免受外部湿气或者氧的影响。
根据本发明的实施例，即使在沿基底10的方向提供图像的背表面发射结构中，对电极22和像素电极114之间的距离也可以是共振厚度，以通过利用光学共振来进一步改善光效率。
此外，可以将掺杂有N+或者P+的poly-Si层用作电容器的下电极312，第一上电极315可以由作为透明导电材料的金属氧化物形成，由此形成了具有MIM结构的电容器。如果电容器具有金属氧化物半导体（MOS）结构，且将向面板的特定的线施加高电压，则增加了可能发生电短路的可能性。然而，根据本发明的实施例，如上所述，可以将MIM电容器用于防止或者减少上述问题。因此，改善了设计自由度。如上所述，根据本发明的实施例，可以改善结晶生产率并且可以改善电容器的特性。
虽然参照本发明的实施例已经具体地示出并描述了本发明，但是本发明不限于已公开的实施例，而是相反的，本发明旨在覆盖包括在权利要求及其等同物的精神和范围内的各种修改和等同布置。本领域的普通技术人员应理解的是，可以对这里描述的实施例进行形式和细节上的各种改变而不脱离本发明的精神和范围。

Claims (43)

1.一种制造多晶硅层的方法，所述方法包括：
在基底上形成非晶硅层，基底具有第一区域和第二区域；
对非晶硅层进行热处理，以将非晶硅层转变为部分结晶Si层；
去除由于对非晶硅层进行热处理而形成的热氧化物层；
用激光束选择性地照射第一区域，使部分结晶Si层结晶。
2.如权利要求1所述的方法，所述方法还包括：
在形成非晶硅层的步骤之前，在基底上形成缓冲层。
3.如权利要求1所述的方法，其中，基底具有包括所述第一区域的多个第一区域和包括所述第二区域的多个第二区域，所述多个第一区域和所述多个第二区域彼此交替并分开。
4.如权利要求1所述的方法，其中，部分结晶Si层的结晶度在65%和80%之间的范围内。
5.如权利要求1所述的方法，其中，对非晶硅层进行热处理的步骤包括：
以650℃和780℃之间的温度对非晶硅层进行热处理；
使非晶硅层部分结晶化为部分结晶Si层；
在部分结晶Si层上形成热氧化物层。
6.如权利要求5所述的方法，其中，用激光束选择性地照射第一区域的步骤包括：
用激光束选择性地照射第一区域上的部分结晶Si层；
使部分结晶Si层结晶化，以将部分结晶Si层转变为多晶硅层。
7.如权利要求6所述的方法，其中，多晶硅层的结晶度比部分结晶Si层的结晶度高。
8.如权利要求6所述的方法，其中，多晶硅层的结晶结构不同于部分结晶Si层的结晶结构。
9.如权利要求6所述的方法，其中，多晶硅层的晶粒尺寸随机地形成。
10.如权利要求6所述的方法，其中，多晶硅层沿基于部分结晶Si层的晶粒的纵向中心轴的两个方向生长。
11.如权利要求6所述的方法，其中，部分结晶Si层的晶粒尺寸均匀地形成。
12.如权利要求1所述的方法，其中，去除热氧化物层的步骤包括：使用缓冲氧化蚀刻剂或者氟化氢。
13.如权利要求1所述的方法，其中，激光束是准分子激光束。
14.一种有机发光显示设备，所述有机发光显示设备包括：
基底，具有第一区域和第二区域；
多个发光设备，在基底上，
其中：
每个发光设备包括沿纵向方向排列的薄膜晶体管、发光单元和电容器，
所述多个发光设备中的沿纵向方向彼此相邻的发光设备被布置为使得薄膜晶体管彼此相邻和/或使得电容器彼此相邻。
15.如权利要求14所述的有机发光显示设备，其中，所述多个发光设备中的相邻的发光设备的薄膜晶体管位于第一区域中。
16.如权利要求14所述的有机发光显示设备，其中，所述多个发光设备中的相邻的发光设备的电容器位于第二区域中。
17.如权利要求14所述的有机发光显示设备，其中，薄膜晶体管包括：
有源层，在基底上；
栅电极，与有源层绝缘并且被布置在基底上；
源电极和漏电极，与栅电极绝缘并且电连接到有源层，
其中，有源层在第一区域上。
18.如权利要求17所述的有机发光显示设备，其中，电容器包括：
电容器下电极，与有源层在同一层上；
电容器上电极，与电容器下电极绝缘；
其中，电容器下电极在第二区域上。
19.如权利要求18所述的有机发光显示设备，其中，有源层是多晶硅层，电容器下电极是部分结晶Si层。
20.如权利要求19所述的有机发光显示设备，其中，多晶硅层的结晶度比部分结晶Si层的结晶度高。
21.如权利要求20所述的有机发光显示设备，其中，部分结晶Si层的结晶度在65%和80%之间。
22.如权利要求19所述的有机发光显示设备，其中，电容器下电极是部分结晶Si层。
23.如权利要求19所述的有机发光显示设备，其中，有源层是多晶硅层。
24.如权利要求14所述的有机发光显示设备，其中，发光单元布置在第一区域和第二区域之间的第三区域上。
25.如权利要求14所述的有机发光显示设备，其中，每个发光单元包括：
像素电极，在基底上并与薄膜晶体管电连接；
中间层，在像素电极上并具有有机发射层；
对电极，与像素电极相对，从而中间层在对电极和像素电极之间。
26.一种制造有机发光显示设备的方法，该方法包括：
第一掩模工艺，包括：在具有第一区域和第二区域的基底上形成非晶硅层，使非晶硅层部分结晶以将非晶硅层转变为部分结晶Si层；使第一区域上的部分结晶Si层再结晶以形成多晶硅层；使第一区域上的多晶硅层图案化以形成薄膜晶体管的有源层，以及使第二区域上的部分结晶Si层图案化以形成电容器的下电极；
第二掩模工艺，包括：在基底上形成第一绝缘层和透射反射金属以覆盖有源层和电容器的下电极，以及将透射反射金属图案化以形成像素电极；
第三掩模工艺，包括：在基底上顺序地形成透明导电层和第一金属层以覆盖像素电极，以及将透明导电层和第一金属层图案化以形成薄膜晶体管的第一栅电极和第二栅电极及电容器的第一上电极和第二上电极；
第四掩模工艺，包括：形成第二绝缘层以覆盖像素电极、第一栅电极、第二栅电极、第一上电极和第二上电极，以及将第二绝缘层图案化以形成暴露像素电极、有源层的源区和漏区以及第二上电极的开口；
第五掩模工艺，包括：形成第二金属层以覆盖像素电极和开口，以及将第二金属层图案化以形成源电极和漏电极；
第六掩模工艺，包括：形成第三绝缘层以覆盖源电极和漏电极，以及将第三绝缘层图案化以暴露像素电极。
27.如权利要求26所述的方法，其中，第一掩模工艺还包括：在形成非晶硅层的步骤之前，在基底上形成缓冲层。
28.如权利要求26所述的方法，其中，基底具有包括所述第一区域的多个第一区域和包括所述第二区域的多个第二区域，所述多个第一区域和所述多个第二区域彼此交替并分开。
29.如权利要求26所述的方法，其中，部分结晶Si层具有在65%和80%之间的结晶度。
30.如权利要求26所述的方法，其中，第一掩模工艺中的使非晶硅层部分结晶的步骤包括：
在650℃和780℃之间的温度对在基底上形成的非晶硅层进行热处理；
使非晶硅层部分结晶为部分结晶Si层；
在部分结晶Si层上形成热氧化物层。
31.如权利要求30所述的方法，其中，在第一掩模工艺中的使第一区域上的部分结晶Si层再结晶的步骤包括：
用激光束选择性地照射第一区域上的部分结晶Si层；
使部分结晶Si层再结晶为多晶硅层。
32.如权利要求31所述的方法，其中，多晶硅层具有比部分结晶Si层的结晶度高的结晶度。
33.如权利要求30所述的方法，所述方法还包括：通过使用缓冲氧化蚀刻剂或者来去除热氧化物层。
34.如权利要求31所述的方法，其中，激光束是准分子激光束。
35.如权利要求26所述的方法，所述方法还包括：在第三掩模工艺之后利用第二栅电极作为掩模用离子掺杂剂对有源层的源区和漏区进行掺杂。
36.如权利要求26所述的方法，所述方法还包括：暴露第一上电极，以及用离子掺杂剂通过暴露的第一上电极来掺杂下电极。
37.如权利要求26所述的方法，其中，透射反射金属包含银合金。
38.如权利要求37所述的方法，其中，银合金包含钯或铜。
39.如权利要求37所述的方法，其中，透射反射金属的厚度在80
Figure FDA00003613072200041
和200
Figure FDA00003613072200042
之间。
40.如权利要求26所述的方法，其中，在第三掩模工艺中，在基底上顺序地形成透明导电层和第一金属层以覆盖像素电极的步骤包括：将透明导电层和第一金属层图案化以顺序地覆盖像素电极。
41.如权利要求40所述的方法，其中，第四掩模工艺还包括：将第二绝缘层图案化以形成暴露覆盖像素电极的第一金属层的开口。
42.如权利要求41所述的方法，其中，第五掩模工艺还包括：去除覆盖像素电极的第一金属层和第二金属层。
43.如权利要求41所述的方法，其中，第一金属层和第二金属层的材料的种类相同。
CN201310334567.8A 2012-12-06 2013-08-02 多晶硅层的制造方法和有机发光显示设备及其制造方法 Active CN103854975B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120141197A KR102014167B1 (ko) 2012-12-06 2012-12-06 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치
KR10-2012-0141197 2012-12-06

Publications (2)

Publication Number Publication Date
CN103854975A true CN103854975A (zh) 2014-06-11
CN103854975B CN103854975B (zh) 2018-09-28

Family

ID=48628303

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201320470315.3U Expired - Lifetime CN203589035U (zh) 2012-12-06 2013-08-02 有机发光显示设备
CN201310334567.8A Active CN103854975B (zh) 2012-12-06 2013-08-02 多晶硅层的制造方法和有机发光显示设备及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201320470315.3U Expired - Lifetime CN203589035U (zh) 2012-12-06 2013-08-02 有机发光显示设备

Country Status (5)

Country Link
US (3) US9012916B2 (zh)
EP (1) EP2741314A3 (zh)
KR (1) KR102014167B1 (zh)
CN (2) CN203589035U (zh)
TW (1) TWI590466B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933659A (zh) * 2019-05-13 2020-11-13 三星显示有限公司 显示装置和制造该显示装置的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014167B1 (ko) 2012-12-06 2019-10-22 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치
KR102352740B1 (ko) * 2015-04-30 2022-01-18 삼성디스플레이 주식회사 마스크의 제조 방법 및 표시 장치의 제조 방법
WO2017185053A1 (en) * 2016-04-21 2017-10-26 Lvd Acquistion, Llc Pet water cooling and feeding systems
CN108389878B (zh) * 2017-09-30 2022-01-25 昆山国显光电有限公司 显示屏及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455632A (zh) * 2002-05-03 2003-11-12 Lg.菲利浦Lcd株式会社 有机电致发光器件及其制造方法
CN1517455A (zh) * 2003-01-15 2004-08-04 友达光电股份有限公司 一种激光再结晶的方法
US20060017052A1 (en) * 2004-07-22 2006-01-26 Ramesh Kakkad Method of fabricating semiconductor device and semiconductor fabricated by the same method
CN1917146A (zh) * 2005-08-19 2007-02-21 三星电子株式会社 形成多晶硅薄膜的方法及用该方法制造薄膜晶体管的方法
CN203589035U (zh) * 2012-12-06 2014-05-07 三星显示有限公司 有机发光显示设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3734580B2 (ja) 1996-10-30 2006-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6902993B2 (en) * 2003-03-28 2005-06-07 Cypress Semiconductor Corporation Gate electrode for MOS transistors
KR100707026B1 (ko) * 2003-11-26 2007-04-11 비오이 하이디스 테크놀로지 주식회사 비정질실리콘막의 결정화 방법
JP2005209927A (ja) 2004-01-23 2005-08-04 Sharp Corp 半導体薄膜の製造方法
TWI263267B (en) 2004-03-04 2006-10-01 Sharp Kk Method for fabricating a semiconductor device and apparatus for inspecting a semiconductor
KR100752381B1 (ko) 2005-12-23 2007-08-27 삼성에스디아이 주식회사 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
KR101254744B1 (ko) * 2006-06-28 2013-04-15 엘지디스플레이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 이용하여 제조된박막 트랜지스터
US8034724B2 (en) 2006-07-21 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5085902B2 (ja) * 2006-08-24 2012-11-28 株式会社ジャパンディスプレイイースト 表示装置の製造方法
JP4179393B2 (ja) 2006-09-14 2008-11-12 エプソンイメージングデバイス株式会社 表示装置及びその製造方法
JP5004160B2 (ja) 2006-12-12 2012-08-22 株式会社日本製鋼所 結晶質半導体膜の製造方法および半導体膜の加熱制御方法ならびに半導体結晶化装置
KR101030031B1 (ko) 2010-01-08 2011-04-20 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101692954B1 (ko) 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101807848B1 (ko) 2010-08-17 2017-12-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
CN102655089B (zh) 2011-11-18 2015-08-12 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455632A (zh) * 2002-05-03 2003-11-12 Lg.菲利浦Lcd株式会社 有机电致发光器件及其制造方法
CN1517455A (zh) * 2003-01-15 2004-08-04 友达光电股份有限公司 一种激光再结晶的方法
US20060017052A1 (en) * 2004-07-22 2006-01-26 Ramesh Kakkad Method of fabricating semiconductor device and semiconductor fabricated by the same method
CN1917146A (zh) * 2005-08-19 2007-02-21 三星电子株式会社 形成多晶硅薄膜的方法及用该方法制造薄膜晶体管的方法
CN203589035U (zh) * 2012-12-06 2014-05-07 三星显示有限公司 有机发光显示设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933659A (zh) * 2019-05-13 2020-11-13 三星显示有限公司 显示装置和制造该显示装置的方法

Also Published As

Publication number Publication date
US9012916B2 (en) 2015-04-21
CN203589035U (zh) 2014-05-07
CN103854975B (zh) 2018-09-28
TW201424005A (zh) 2014-06-16
KR102014167B1 (ko) 2019-10-22
TWI590466B (zh) 2017-07-01
KR20140073213A (ko) 2014-06-16
US20140158996A1 (en) 2014-06-12
US20150171121A1 (en) 2015-06-18
EP2741314A2 (en) 2014-06-11
EP2741314A3 (en) 2014-07-23
US9685326B2 (en) 2017-06-20
US9202828B2 (en) 2015-12-01
US20160013055A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
CN102456705B (zh) 有机发光显示装置及其制造方法
TWI433320B (zh) 薄膜電晶體、其製造方法及含此之有機發光二極體顯示裝置
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
US9202896B2 (en) TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT
JP5166152B2 (ja) 薄膜トランジスタの製造方法
CN103839825A (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN105304500B (zh) N型tft的制作方法
US9685326B2 (en) Method of manufacturing a polysilicon (poly-Si) layer
KR20100007609A (ko) 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
WO2015188594A1 (zh) 多晶硅层及显示基板的制备方法、显示基板
KR101030027B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
JP6081689B2 (ja) 多結晶シリコン層、薄膜トランジスタ、及び有機電界発光表示装置の製造方法
JP2006114871A (ja) 半導体素子及びその製造方法
JP4082459B2 (ja) 表示装置の製造方法
KR102026823B1 (ko) 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치
US20110108847A1 (en) Thin film transistor, method of fabricating the same, organic light emitting diode display device having the same, and method of fabricating the same
CN103123902A (zh) 半导体层结构、多晶硅薄膜晶体管、制作方法、显示装置
KR100685428B1 (ko) 박막트랜지스터의 제조방법
KR100615202B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자
CN110993611A (zh) 一种tft基板的制作方法和tft基板
CN108288619A (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant