[go: up one dir, main page]

CN103839804B - 一种电场阻断型igbt结构的制备方法 - Google Patents

一种电场阻断型igbt结构的制备方法 Download PDF

Info

Publication number
CN103839804B
CN103839804B CN201310086227.8A CN201310086227A CN103839804B CN 103839804 B CN103839804 B CN 103839804B CN 201310086227 A CN201310086227 A CN 201310086227A CN 103839804 B CN103839804 B CN 103839804B
Authority
CN
China
Prior art keywords
layer
type
buffer layer
epitaxial layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310086227.8A
Other languages
English (en)
Other versions
CN103839804A (zh
Inventor
胡爱斌
朱阳军
卢烁今
吴振兴
田晓丽
赵佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Lianxing Electronic Co ltd
Institute of Microelectronics of CAS
Jiangsu CAS IGBT Technology Co Ltd
Original Assignee
Shanghai Lianxing Electronic Co ltd
Institute of Microelectronics of CAS
Jiangsu CAS IGBT Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Lianxing Electronic Co ltd, Institute of Microelectronics of CAS, Jiangsu CAS IGBT Technology Co Ltd filed Critical Shanghai Lianxing Electronic Co ltd
Priority to CN201310086227.8A priority Critical patent/CN103839804B/zh
Publication of CN103839804A publication Critical patent/CN103839804A/zh
Application granted granted Critical
Publication of CN103839804B publication Critical patent/CN103839804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种电场阻断型IGBT结构的制备方法，属于半导体功率器件技术领域。制备方法为选择N+单晶片作为N+型衬底，在N+型衬底上通过外延的方法依次形成第一外延层和第二外延层，在外延层上依次形成P+基区、N+发射区、栅极氧化层、栅极和发射极；将N+型衬底的背面减薄，移除部分第一外延层，形成N+型缓冲层，第二外延层为N‑基区；在N+型缓冲层的背面通过离子注入的方法形成P+集电极层，然后在P+集电极层上面生长背金金属层，N+型缓冲层厚度为5‑35μm，N+型缓冲层的电阻率为1–10Ωcm。本发明可以使N‑基区的厚度变得更薄，从而降低IGBT的导通电压和关断时间。

Description

一种电场阻断型IGBT结构的制备方法
技术领域
本发明属于半导体功率器件技术领域，特别涉及一种电场阻断型IGBT结构的制备方法。
背景技术
绝缘栅双极晶体管（IGBT）作为功率开关被广泛应用到电力电子系统中。导通压降和关断时间是影响IGBT在工作状态下的关键参数。导通压降越低，则IGBT在导通状态下的功率损耗越小。关断时间越小，则IGBT从导通到关断的切换过程中的功率损耗越低。在导通状态下，载流子从正面的MOS沟道和背面集电极注入并在IGBT N-基区形成大量的载流子（电子和空穴），从而降低基区的电阻进而使其导通压降降低。另一方面，在从导通到关断的切换过程中，需要把N-基区存储的载流子完全移除，通过减小基区的宽度或者降低基区中的载流子浓度可以降低关断时间。
IGBT的制备包括衬底的形成，正面工艺和背面工艺。在IGBT制备工艺中，首先通过正面工艺形成正面的PN结、栅电极和发射极图形，然后是背面的研磨和腐蚀。依照器件的结构和应用的电压等级的不同，最终减薄之后的Si衬底厚度也各不相同。对于穿通型IGBT一般采用外延衬底，在P+衬底上依次外延N+缓冲层和N-基区层。减薄后的P+衬底作为P+集电极区域。由于背面P+集电极的掺杂浓度较大，穿通型IGBT具有较低的导通压降，然而其关断时间较大。对于非穿通型器件一般采用轻掺杂N型区熔单晶衬底，在背面减薄后，集电极通过离子注入的方法制备。集电极掺杂浓度可以精确控制，一般要低于相同条件穿通型IGBT。在相同的阻断电压下，非穿通型IGBT具有更厚的基区厚度，因此其导通压降相对较高。
电场阻断型IGBT具有穿通型和非穿通型IGBT二者的优点，其衬底采用轻掺杂N型区熔单晶衬底，在减薄之后首先是N型离子注入（例如P离子）并退火形成一层N+缓冲层。然后是P型离子注入（例如B离子）并退火形成集电极层。N+缓冲层的引入可以使N-型基区的宽度变得更小，从而具有更小的导通压降和关断时间。N+缓冲层的厚度受离子注入的能量和退火温度的限制，一般其厚度小于2μm。若要制备更厚的N+型缓冲层，则要采用昂贵的高能离子注入设备和激光退火设备，这增加了制造成本。
发明内容
本发明所要解决的技术问题是提供一种电场阻断型IGBT结构的制备方法，解决了现有技术中制备更厚的N+型缓冲层技术复杂的问题。
为解决上述技术问题，本发明提供了一种电场阻断型IGBT结构的制备方法，包括如下步骤：
选择N+单晶片作为N+型衬底；
在所述N+型衬底的正面通过外延的方法依次形成第一外延层和第二外延层；
在所述外延层上依次形成P+基区、N+发射区、栅极氧化层、栅极和发射极；
将所述N+型衬底的背面减薄，移除部分所述第一外延层，形成N+型缓冲层，所述第二外延层为N-基区；
在所述N+型缓冲层的背面通过离子注入的方法形成P+集电极层；
在所述P+集电极层上生长背金金属层。
进一步地，所述N+型缓冲层厚度为5-35μm，所述N+型缓冲层的电阻率为1–10Ωcm。
优选地，所述N+型缓冲层厚度为10-30μm。
进一步地，所述N-基区的厚度为50-200μm，所述N-基区的电阻率为30–100Ωcm。
进一步地，所述N+型衬底的电阻率为0.01–0.001Ωcm。
进一步地，所述形成第一外延层后，经离子注入和高温退火后，再形成所述第二外延层；
进一步地，形成所述第二外延层时，所述离子注入的剂量为1e11/cm2–1e13/cm2。
进一步地，所述形成P+集电极层中，所述离子注入的剂量为1e12/cm2–1e16/cm2。
进一步地，所述形成P+集电极层中，所述离子注入的离子为B或者BF2。
进一步地，所述形成P+集电极层中，所述离子注入的能量为20KeV-100KeV。
本发明提供的一种电场阻断型IGBT结构的制备方法，在制备更厚的N+型缓冲层的同时，可以使N-基区的厚度变得更薄，从而降低IGBT的导通电压和关断时间。另外，在制备工艺上，这种方法采用外延衬底，制备方法简单，并且便于集成。
附图说明
图1为本发明实施例提供的一种电场阻断型IGBT结构。
具体实施方式
实施例1：
一种电场阻断型IGBT结构的制备方法，包括如下步骤：
步骤101：选择重掺杂的N+单晶片作为N+型衬底，杂质为As，N+型衬底的电阻率为0.01Ωcm；
步骤102：在N+型衬底上通过外延的方法依次形成第一外延层和第二外延层；其中，第一外延层的厚度为40μm，第一外延层的电阻率为10Ωcm，形成第一外延层后，经离子注入和高温退火后，再形成第二外延层，离子注入的杂质为P，能量为2000KeV，离子注入的剂量为1e13/cm2，高温激活退火的温度为1000℃，时间为60秒；第二外延层为N-基区，N-基区的厚度为200μm，N-型基区的电阻率为100Ωcm；
步骤103：在第二外延层上依次形成P+基区、N+发射区、栅极氧化层、栅极和发射极，采用常规制备方法即可；
步骤104：将N+型衬底的背面减薄，移除部分第一外延层，形成N+型缓冲层，第一外延层移除20μm，减薄后N+型缓冲层的厚度为20μm；
步骤105：在N+型衬底的背面通过离子注入的方法形成P+集电极层，离子注入的剂量为1e12/cm2，离子为B，注入的能量为100KeV，杂质激活的温度为500℃条件下，退火时间为10秒；
步骤106：在P+集电极层，采用淀积方法，生长背金金属层，该金属层从上到下依次由Al、Ti、Ni和Ag组成。
实施例2：
一种电场阻断型IGBT结构的制备方法，包括如下步骤：
步骤201：选择重掺杂的N+单晶片作为N+型衬底，杂质为As，N+型衬底的电阻率为0.001Ωcm；
步骤202：在N+型衬底上通过外延的方法依次形成第一外延层和第二外延层；其中，第一外延层的厚度为10μm，第一外延层的电阻率为1Ωcm，形成第一外延层后，经离子注入和高温退火后，再形成第二外延层，注入的杂质为As，能量为40KeV，离子注入的剂量为1e11/cm2，高温激活退火，典型的条件为1000℃，时间为30秒；第二外延层为N-基区，N-基区的厚度为50μm，N-基区的电阻率为30Ωcm；
步骤203：在第二外延层上依次形成P+基区、N+发射区、栅极氧化层、栅极和发射极，采用常规制备方法即可；
步骤204：将N+型衬底的背面减薄，移除部分第一外延层，形成N+型缓冲层，第一外延层至少移除5μm，减薄后N+型缓冲层的厚度为5μm；
步骤205：在N+型衬底的背面通过离子注入的方法形成P+集电极层，离子注入的剂量为1e16/cm2，离子为BF2，注入的能量为20KeV，杂质激活在300℃条件下，退火10秒；
步骤206：在P+集电极层，采用淀积方法，生长背金金属层，该金属层从上到下依次由Al、Ti、Ni和Ag组成。
实施例3：
一种电场阻断型IGBT结构的制备方法，包括如下步骤：
步骤301：选择重掺杂的N+单晶片作为N+型衬底，杂质为As，N+型衬底的电阻率为0.006Ωcm；
步骤302：在N+型衬底上通过外延的方法依次形成第一外延层和第二外延层；其中，第一外延层的厚度为40μm，第一外延层的电阻率为5Ωcm第二外延层为N-基区，N-基区的厚度为100μm，N-型基区的电阻率为90Ωcm；
步骤303：在第二外延层上依次形成P+基区、N+发射区、栅极氧化层、栅极和发射极，采用常规制备方法即可；
步骤304：将N+型衬底的背面减薄，移除部分第一外延层，形成N+型缓冲层，第一外延层移除30μm，减薄后N+型缓冲层的厚度为10μm；
步骤305：在N+型衬底的背面通过离子注入的方法形成P+集电极层，离子注入的剂量为1e16/cm2，离子为BF2，注入的能量为20KeV，杂质激活在300℃条件下，退火120分钟；
步骤306：在P+集电极层，采用淀积方法，生长背金金属层，该金属层从上到下依次由Al、Ti、Ni和Ag组成。
实施例4：
参见图1，由实施例1制备的一种电场阻断型IGBT结构，适用于1200V的IGBT器件，该IGBT结构从背面到正面依次包括，P+集电极，N+缓冲层、N-基底、P+基区、栅极和发射极；其中，IGBT结构中的N+型缓冲层厚度为20μm，该N+型缓冲层的电阻率为1Ωcm。
实施例5：
由实施例2制备的2一种电场阻断型IGBT结构，适用于1200V的IGBT器件，该IGBT结构从背面到正面依次包括，P+集电极，N+缓冲层、N-基底、P+基区、栅极和发射极；其中，IGBT结构中的N+型缓冲层厚度为5μm，该N+型缓冲层的电阻率为10Ωcm。
实施例6：
由实施例3制备的一种电场阻断型IGBT结构，适用于1200V的IGBT器件，该IGBT结构从背面到正面依次包括，P+集电极，N+缓冲层、N-基底、P+基区、栅极和发射极；其中，IGBT结构中的N+型缓冲层厚度为10μm，该N+型缓冲层的电阻率为5Ωcm。
本发明实施例提供的方法，其优点表现在以下几个方面：
1）IGBT制备采用外延衬底，制备方法简单，并且便于集成。
2）N+型缓冲层采用外延的方法制备，掺杂在外延的过程中同时完成，可以不用采用昂贵高能离子注入和激光激活退火设备。
3）N+缓冲层的厚度由第一外延层的厚度确定，并且其厚度可以任意调节。传统的采用离子注入的方法制备的N+缓层的厚度受离子注入能量的限制，典型的厚度在2μm左右，而且这种方法很难制备厚度大于10μm的N+缓冲层。本方法制备的N+型缓冲层的浓度可以通过随后的离子注入来进一步优化。
4）本方法制备的N+缓冲层的厚度在5μm到35μm之间，与传统的采用离子注入方法制备的缓冲层相比更厚，其掺杂浓度也更低。采用这种方法制备的IGBT具有更小的高温漏电流，因此具有更好的可靠性。另一方面，由于N+缓冲层具有更低的掺杂浓度和更大的厚度，因此IGBT在导通和关断的过程中具有更小的电流和电压的变化率，因此IGBT抵抗各种电学参数冲击的能力更强。
5）P+集电极层采用离子注入的方法形成，可以精确控制掺杂浓度分布。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (7)

1.一种电场阻断型IGBT结构的制备方法，其特征在于，包括如下步骤：
选择N+单晶片作为N+型衬底,所述N+型衬底的电阻率为0.01–0.001Ωcm；
在所述N+型衬底的正面通过外延的方法依次形成第一外延层和第二外延层；其中，所述形成第一外延层后，经离子注入和高温退火后，再形成所述第二外延层；
在所述第二外延层上依次形成P+基区、N+发射区、栅极氧化层、栅极和发射极；
将所述N+型衬底的背面减薄，移除部分所述第一外延层，形成N+型缓冲层，所述第二外延层为N-基区,所述N+型缓冲层的电阻率为1–10Ωcm,所述N-基区的电阻率为30–100Ωcm；
在所述N+型缓冲层的背面通过离子注入的方法形成P+集电极层；
在所述P+集电极层上生长背金金属层。
2.根据权利要求1所述的方法，其特征在于，所述N+型缓冲层厚度为5-35μm，所述N+型缓冲层的电阻率为1–10Ωcm。
3.根据权利要求2所述的方法，其特征在于，所述N+型缓冲层厚度为10-30μm。
4.根据权利要求1所述的方法，其特征在于，所述N-基区的厚度为50-200μm，所述N-基区的电阻率为30–100Ωcm。
5.根据权利要求1所述的方法，其特征在于，所述形成P+集电极层中，所述离子注入的剂量为1e12/cm2–1e16/cm2。
6.根据权利要求5所述的方法，其特征在于，所述形成P+集电极层的离子注入的离子为B或者BF2。
7.根据权利要求5所述的方法，其特征在于，所述形成P+集电极层的离子注入的能量为20KeV-100KeV。
CN201310086227.8A 2012-11-23 2013-03-18 一种电场阻断型igbt结构的制备方法 Active CN103839804B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310086227.8A CN103839804B (zh) 2012-11-23 2013-03-18 一种电场阻断型igbt结构的制备方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201210484552.5 2012-11-23
CN201210484552 2012-11-23
CN2012104845525 2012-11-23
CN201310086227.8A CN103839804B (zh) 2012-11-23 2013-03-18 一种电场阻断型igbt结构的制备方法

Publications (2)

Publication Number Publication Date
CN103839804A CN103839804A (zh) 2014-06-04
CN103839804B true CN103839804B (zh) 2019-01-11

Family

ID=50803191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310086227.8A Active CN103839804B (zh) 2012-11-23 2013-03-18 一种电场阻断型igbt结构的制备方法

Country Status (1)

Country Link
CN (1) CN103839804B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170559B1 (en) * 2017-06-29 2019-01-01 Alpha And Omega Semiconductor (Cayman) Ltd. Reverse conducting IGBT incorporating epitaxial layer field stop zone and fabrication method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436542A (zh) * 2008-12-19 2009-05-20 北京工业大学 变缓冲层浓度内透明集电区绝缘栅双极晶体管的制造方法
CN102347355A (zh) * 2010-07-30 2012-02-08 万国半导体股份有限公司 最小化场阑igbt的缓冲区及发射极电荷差异的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7645659B2 (en) * 2005-11-30 2010-01-12 Fairchild Korea Semiconductor, Ltd. Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436542A (zh) * 2008-12-19 2009-05-20 北京工业大学 变缓冲层浓度内透明集电区绝缘栅双极晶体管的制造方法
CN102347355A (zh) * 2010-07-30 2012-02-08 万国半导体股份有限公司 最小化场阑igbt的缓冲区及发射极电荷差异的方法

Also Published As

Publication number Publication date
CN103839804A (zh) 2014-06-04

Similar Documents

Publication Publication Date Title
TWI553857B (zh) 半導體基板結構、半導體功率元件及改善半導體功率元件中之注入控制方法
CN101884106B (zh) 半导体模块
TWI459554B (zh) 最小化場闌igbt的緩衝區及發射極電荷差異的方法
CN102693912B (zh) 制作igbt器件的方法及其装置
CN107799582A (zh) 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
JP2014078747A (ja) 高電力絶縁ゲート・バイポーラ・トランジスタ
CN107731898B (zh) 一种cstbt器件及其制造方法
CN107731899A (zh) 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法
CN101789375A (zh) 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺
JP6225649B2 (ja) 絶縁ゲートバイポーラトランジスタおよびその製造方法
CN102945858B (zh) 具有场截止缓冲层的igbt器件及制造方法
CN103855206A (zh) 绝缘栅双极晶体管及其制造方法
CN103022099B (zh) 一种igbt集电极结构及其制备方法
CN105206516B (zh) 一种在半导体器件中形成场截止层的方法
CN103839804B (zh) 一种电场阻断型igbt结构的制备方法
CN103489776A (zh) 一种实现场截止型绝缘栅双极型晶体管的工艺方法
CN104716039B (zh) 提高igbt性能的背面工艺制作方法
CN103219236B (zh) 集电区碳注入内透明集电极igbt制造技术
JP2017188569A (ja) 半導体装置およびその製造方法
CN102290436B (zh) 新型绝缘栅双极晶体管背面结构及其制备方法
CN103199107B (zh) 半导体器件及制造方法
CN106548938A (zh) 半导体器件制作方法
CN103855204B (zh) 逆导型igbt的集电极结构及其制备方法
CN103489775A (zh) 一种新型场截止型绝缘栅双极型晶体管的制造方法
CN105489636B (zh) 一种半导体功率器件的背面结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant