CN103763077A

CN103763077A - 校准嵌入在高速电缆中的增强装置的系统、增强装置和自校准高速电缆

Info

Publication number: CN103763077A
Application number: CN201410036492.XA
Authority: CN
Inventors: J·M·霍兰; J·A·基恩; G·D·古斯里
Original assignee: Redmere Tech Ltd
Current assignee: Spectrum 7 Microsystems (Ireland) Ltd.
Priority date: 2007-07-25
Filing date: 2008-07-25
Publication date: 2014-04-30
Anticipated expiration: 2028-07-25
Also published as: US7793022B2; WO2009013009A2; CN101765994B; WO2009013009A3; US20090031065A1; WO2009013008A3; US8280669B2; US7970567B2; CN103763077B; US20110238357A1; US20090030635A1; CN101765994A; WO2009013008A2

Abstract

提供了一种用于校准嵌入在高速电缆中的增强装置的系统、一种耦合到高速电缆的增强装置和一种自校准高速电缆，所述高速电缆包括：多个高速通道、低速控制总线、输入连接器以及输出连接器，所述系统包括：校准固定装置，包括用于将所述高速通道从所述输出连接器环接到所述输入连接器的馈通连接；校准控制装置，被连接到所述低速控制总线，用于校准所述高速通道。

Description

校准嵌入在高速电缆中的增强装置的系统、增强装置和自校准高速电缆

本申请是2008年7月25日提交的申请号为200880100471.2、发明名称为“用于高清数字视频接口的自校准电缆”的专利申请的分案申请。

相关申请

本发明要求在2007年7月25日提交的Horan,John等人的题目为“Circuits and Methods for Gigabit Data Recovery and Digital RepeaterImplementation”的美国临时申请序列号60/935,080的优先权，并通过引用将其并入到这里。

技术领域

本发明涉及在电子设备之间的承载串行编码差分信号的高速电缆，以及具体地，涉及用于互连音频-视频设备的具有嵌入的增强装置（boostdevice）的多导体电缆。

背景技术

电视信号的发布（distribution）日益增加地基于数字方法和数字编码形式的视频和音频信号。与此同时，在市场上已经可以获得更高的清晰度（高清TV），其与更大尺寸和更高清晰度的显示装置相称。为了满足对于互连具有数字信号源的（诸如数字多功能盘（DVD）播放器）这样的高清显示装置与用于数字卫星和视频资料的数字电缆发布的接收器和解码器的需要，开发出了称为高清多媒体接口（HDMI）的数字接口标准。可以从“hdmi.org”网站获得HDMI的详细规范。当前可得并用于本申请的HDMI规范为2006年6月22日的HDMI规范版本1.3，通过引用将其并入到这里。可以采用该HDMI标准通过承载多个数字信号和时钟信号的电缆将数字视频源连接到数字视频接收机（digital video sink）。

诸如用于承载HDMI信号的高速差分信号电缆的固有特性和制造的不理想性会对电缆承载的高速信号产生不利影响。

例如，任何电缆都具有有限的带宽，由此可以作为低通滤波器。电缆的带宽与其长度有关，电缆越长，过滤效应越显著，其带宽越低。结果，通过电缆的高频信号会衰减，其边缘变得不那么尖锐。这会增加在电缆的接收器端曲解接收的数据的风险，尤其对于长的电缆和高速数据而言。

申请人先前提交的专利申请，即，均是在2008年7月18日提交的11/826,713“A High-Speed Cable With Embedded Power Control”、11/826,716“A Programmable High-Speed Cable With Boost Device”、11/826,710“A Programmable High-Speed Cable With Printed CircuitBoard And Boost Device”、11/826,711“A Programmable Cable WithDeskew And Performance Analysis Circuits”、以及11/826,712“System AndMethod For Calibrating A High-Speed Cable”已经描述了包括增强装置的HDMI电缆。

图1示出了现有技术的包括改善的HDMI电缆20的HDMI系统10。HDMI系统10包括HDMI发射机Tx（HDMI源装置）、HDMI接收器Rx（HDMI接收机装置）以及将Tx连接到Rx的改善的HDMI电缆20。

改善的HDMI电缆20包括嵌入的增强装置30和基础（无源）HDMI电缆40。增强装置30邻近改善的HDMI电缆20最靠近HDMI接收器RX的端部。改善的HDMI电缆20可以用于例如将DVD播放器连接到电视屏幕，或一般地将任意HDMI源装置连接到HDMI接收机装置。

图2示出了包括在现有技术的图1的HDMI系统10的增强装置30中的电路的框图。增强装置30包括多个通道增强电路100和参数存储器102。典型地，增强装置30包括四（4）个通道增强电路100，其每一个增强TMDS通道0、TMDS通道1、TMDS通道2以及时钟通道中的一个的信号。这四个通道是如HDMI规范中所述的高速数字通道。

每一个通道增强电路100包括HDMI输入电路106和HDMI输出电路108。每一个通道增强电路100还包括差分（对内（intra-pair））去扭斜电路110，用于调整通过基础HDMI电缆40和均衡器电路112传播的两个极性的差分数据信号的存在的时间扭斜，以补偿基础HDMI电缆40的有线带宽的特定。由此，每一个通道增强电路提供了从各HDMI输入到对应的HDMI输出的传递函数，并具有设计用于补偿基础电缆40中的对应差分对的劣化的特性。

可以由多个不同长度的基础（无源）HDMI电缆40中的任一个来制造包括四个增强电路的改善的HDMI电缆20。为了补偿每一个单独的电缆的差分扭斜和频率响应，在上述先前的专利申请11/826,712“System AndMethod For Calibrating A High-Speed Cable”中已经提出了通过存储在参数存储器102中的数字参数来校准差分去扭斜电路110和均衡器电路112的方法。可以在制造该改善的HDMI电缆20时，为参数存储器102加载参数值。

已经提出了三种用于校准参数的可选的方法：实时校准方法；频域校准方法；以及时域校准方法。因为实体电缆是相当稳定的，因此一旦初始设定了这些参数便不再需要现场动态调整这些参数，虽然实时校准方法当然也适于现场动态调整。

频域和时域校准方法需要昂贵的外部测试设备，而实时校准方法附加地依赖于外部HDMI数据产生器和在增强装置30中构建的复杂的性能分析电路。

图3示出了用于现有技术的频域和时域校准方法的通用测试装配200。通用测试装配200包括改善的HDMI电缆（参见图1）、PC202、以及测试设备204（VNA（矢量网络分析仪）或TDR（时域反射计））。PC202附着到基础HDMI电缆40的控制总线（SDA+SCL）。测试设备204在电缆两端被连接到差分通道，即，承载增强信号的四差分通道输入（8个布线）208和四差分通道输出（8个布线）210。

PC202通过标准PC接口206控制测试设备204，以将刺激（stimulus）信号发送到电缆输入（208）并从电缆输出（210）接收测量结果。通过标准PC接口206将结果返回到PC202以进行评估。

作为VNA或TDR的测试设备204有可能获得电缆的频率衰减和延迟特性两者，虽然需要公知的数学变换以在分别由VNA或TDR获得的频率和时域结果之间进行转换。

图4示出了在现有技术的实时电缆校准方法中使用的实时配置300。实时配置300包括实时测试设备302和图1的改善的HDMI电缆20，该改善的HDMI电缆20包括扩展的增强装置304。扩展的增强装置304包括增强装置30（图2）和用于分析增强的信号（210）并提供到控制总线（SDA+SCL）的接入的附加电路。

实时测试设备302包括用于向电缆提供电力的+5V电源；数据图形产生器，用于产生供给到差分通道输入（208）的符合HDMI的差分数据和时钟信号；以及控制计算机（PC），用于控制将由数据图形产生器输出的数据图形，并通过控制总线（SDA+SDL）与电缆中的扩展的增强装置304通讯。包括典型的差分终端电路组的终端装置“Term”被连接到差分通道输出210。

为了校准电缆（每一个电缆在生产时被单独校准），实时校准方法包括以下步骤：

-PC中的控制程序命令数据图形产生器将HDMI数据图形发送到电缆的差分通道输入208；

-PC中的控制程序使用控制总线（SDA+SDL）将去扭斜和均衡参数发送到扩展的增强装置304；

-扩展的增强装置304执行由设定参数确定的去扭斜和均衡步骤；

-扩展的增强装置304分析去扭斜并均衡后的信号的质量；

-扩展的增强装置304通过控制总线（SDA+SDL）将质量结果报告给PC；

-针对每个差分通道并利用不同参数重复以上步骤；

-确定最优的设定，并将其永久设定到增强装置30内的参数存储器12中。

图5示出了现有技术的扩展的增强装置304的简化框图，其包括增强装置30、控制接口306、以及性能分析电路308。在图5中仅示出了四通道增强电路100中的代表性的一个，应该理解，三个差分TMDS通道和差分时钟通道中的每一个由各通道增强电路100处理。

控制接口306通过控制总线SDA+SCL与图4的实时测试设备302通讯，并通过参数设置链路310与参数存储器102（在增强装置30中）通讯。

性能分析电路308仅在扩展的增强装置304正被校准时是激活的（在控制接口306的控制下上电）。

性能分析电路308包括差分到单端块（Differential-to-Single-Endedblock）312、线性相位补偿器314、过采样和重新计时块316、以及训练功能块318。训练功能块318的输出通过控制链路320被连接到控制接口306的输入。训练功能块318的两个可选的输出（参数链路322）被连接到通道增强电路100的去扭斜和均衡参数输入324和326，旁路绕过参数存储器102。

在图5中未示出常规时钟恢复电路，其用于从任一差分通道恢复时钟，并产生多相时钟信号（时钟相位PH0到PH23）。可以使用用于产生多相时钟的多种已有技术中的任何一种，通过锁相环来实现多相时钟信号的产生。

当四个通道增强电路100中的每一个将要通过实时电缆校准方法来校准时，通道增强电路100的“增强的信号”对124被分接并连接到性能分析电路308。

注意，可以共享使用单个共同的性能分析电路308来依次校准四个通道增强电路100。替代地，可以在扩展的增强装置304中包括多个性能分析电路308，这允许并行校准通道增强电路100。

在性能分析电路308中，“增强的信号”对124被连接到差分到单端块312，块312将增强的信号124转换为单端信号328，单端信号328被输入到线性相位补偿器314，线性相位补偿器314还可以接收多相时钟信号的PH0相位并产生相位对准的信号330作为输出。

过采样和重新计时块316接收相位对准的信号330以及多相时钟信号的24个相位（PH0到PH23），以产生24-样本数字样本信号332，然后24-样本数字样本信号332被输入到训练功能块318。

在差分到单端块312中被转换为单端信号328之后，数据准备好被采样（转换为数字信号）。为了限定板上时钟（多相时钟的PH0）与数据（单端信号328）之间的相位关系，使用模拟相位检测器（在线性相位补偿器314中）。数据和恢复的时钟的频率是相等的，因为二者的时序源自同一个源，即，传送的时钟，因此不需要频率调整。线性相位补偿器314可以基于Afshin Rezayee和Ken Martin的题目为“A10-Gb/s Clock RecoveryCircuit with Linear Phase Detector and Coupled Two-stage RingOscillator”的文章。通过引用将该文章并入到这里，并且该文章发表在2002年意大利佛罗伦萨的“European Solid State Circuits Conference（SSCIRC）”第419-422页。

相位对准的（数据）信号330为轨到轨模拟信号，该轨到轨模拟信号仍包含码间干扰（ISI）、失真、噪声和其他缺损。在过采样和重新计时块316中，以12倍信号的时钟速率的速率有效地采样该信号，即，在每一个位周期期间，以12个等间距的间隔采样数据信号，以产生12个数字样本。因为信号的高速度（典型地1.65Gb），用高12倍的时钟信号进行信号采样是不实际的。相反，用时钟信号的12个等间距的相位进行信号采样可以实现相同的效果，每一个时钟相位产生一个数字样本，由此12个样本表示一个数据位。如在上述专利申请11/826,713和11/826,716中所描述的，使用24个时钟相位（多相时钟信号的PH0到PH23）不仅用来在12个采样相位俘获一个数据位，还以6个采样相位俘获前一数据位的后半部并以另6个采样相位俘获下一数据位的前半部。使用常规数字寄存器逻辑和流水线来由此观测“未来”。

由此，通过输出24-样本数字样本信号332，过采样和重新计时块316以位时钟速率产生24个样本（“24-样本字”）。

图6以图表100示例了在图5的过采样和重新计时块316中的过采样的实例。图6中的图400示出了示例性波形402、延迟的波形404、采样时钟组406、24-样本字408以及指示了位周期、前一个位和下一个位的标度。

示例性波形402表示在相位对准之前的单端信号328（图5）的实例。注意，信号呈现为在1-0转换附近的“1”位具有一些失真（噪声或ISI），因此其没有与指示的位周期对准。延迟的波形404表示在通过线性相位补偿器314进行延迟之后的对应的相位对准的信号的330。注意，现在该信号近似对准指示的位周期，但仍包括失真。在过采样和重新计时块316中以采样时钟组406所指示的多相位时钟的24相位（PH0到PH23）采样该信号，产生24-样本字408。该24-样本字408包括来自前一位周期的六个样本（000000）、来自该位周期的十二个样本（111111111100）以及来自下一位周期的另六个样本（000000）。

过采样和重新计时块316输出该24-样本字408作为到训练功能318的24-样本数字样本信号332。

训练功能318（图5）通过评估该24-样本数字样本信号332（其是24-样本字的流，如图6的24-样本字408所示例）向实时测试设备302（图4）提供反馈。以该方式，实时测试设备302能够调节当前正被校准的通道增强电路100的可调整参数。

在另一方法中，训练功能318系统地检查这些参数设定的每一个可能的排列（permutation），观察并测量预处理信号（被过采样为24-样本数字样本信号332的单端信号328）的质量，以获得形式为“质量指数”的质量测量，并在参数存储器102中保存可以产生最佳质量指数的设定（图5）。

虽然实时校准方法能够在PC的逐步控制下进行，但是以下这样是有利的，即，允许训练功能318旁路绕过参数存储器102并自主实施设定参数的试验值的重复步骤，并仅仅向将“最佳”设定装载到参数存储器102中的PC报告用于每一个通道的最终结果。

替代地，仅使用PC来开始实时校准，在没有PC干涉的情况下，最终结果（“最佳设定”）被自主装载到参数存储器。

在上述现有技术的校准方法中，用于控制校准过程（包括在增强装置中设定参数）的对增强装置的访问，典型地从控制计算机（PC）通过控制总线提供，该控制总线包括“串行数据”（SDA）和“串行时钟”（SCL）。此外，需要形式为矢量网络分析仪、时域反射计、或高速数据图形产生器的测试设备来激励差分高速HDMI通道用于校准。并且在实时校准方法中，在扩展的增强装置304中构建复杂的高速过采样电路和质量评估电路。

需要用于增强的HDMI电缆的在校准设备成本和设定校准过程的时间方面更经济的校准方法。

发明内容

因此，本发明的一个目标为提供一种用于高清数字视频接口的改善的自校准电缆以及校准所述电缆的方法。

根据本发明的一个方面，提供了一种用于校准嵌入在高速电缆中的增强装置的系统，所述高速电缆包括多个高速通道、低速控制总线、输入连接器以及输出连接器，所述系统包括：

校准固定装置，包括用于将所述高速通道从所述输出连接器环接到所述输入连接器的馈通连接；以及

校准控制装置，被连接到所述低速控制总线，用于校准所述高速通道。

优选地，所述高速电缆为高清多媒体接口（HDMI）电缆。

所述增强装置包括：

多个通道电路，每一个用于增强所述高速通道中的对应的一个，每一个通道电路包括图形产生器和响应于可编程的参数的可编程增强电路；

低速控制总线接口，联结所述低速控制总线用于控制每一个通道电路的所述图形产生器；

采样电路，用于采样所述可编程增强电路的输出；以及

采样控制电路，用于监视所述采样电路和设定所述可编程的参数。

在上述系统中，每一个通道电路包括多路复用器，所述多路复用器用于择一选择任务模式下所述可编程增强电路的输出或校准模式下所述图形产生器的输出，所述任务模式对应于所述高速电缆的正常使用，所述校准模式保留用于校准所述增强装置。

在本发明的实施例的系统中，所述采样电路包括：

可编程延迟器，用于延迟所述可编程增强电路中的第一选择的可编程增强电路的输出；

采样电路部件，用于在所述第一选择的可编程增强电路的延时的输出的时控下，从所述可编程增强电路中的第二选择的可编程增强电路的输出产生样本，其中所述样本具有“0”和“1”的值；以及

用于确定N个产生的样本的平均值的装置；并且

所述采样控制电路包括：

装置，用于以预定的延迟步长改变所述可编程延迟器并为每一个延迟步长确定N个产生的样本的平均值；以及

存储器，用于在每一个延迟步长之后存储所述平均值。

所述校准控制装置包括用于使用所述存储的平均值在所述预定的延迟步长之间内插的装置。

有利地，所述校准控制装置为微控制器或现场可编程阵列。

根据本发明的另一方面，提供了一种耦合到高速电缆的增强装置，所述高速电缆包括多个高速通道和低速控制总线，所述增强装置包括：

多个通道电路，每一个用于增强所述高速电缆的对应的高速通道，每一个通道电路包括图形产生器和响应于可编程的参数的可编程增强电路；

低速控制总线接口，用于控制每一个通道电路的所述图形产生器；

采样电路，用于采样所述可编程增强电路的输出；以及

在上述增强装置中，每一个通道电路包括多路复用器，所述多路复用器用于择一地选择任务模式下的所述可编程增强电路的输出或校准模式下的所述图形产生器的输出，所述任务模式对应于所述高速电缆的正常使用，所述校准模式保留用于校准所述增强装置。

在所述增强装置中，所述采样电路包括：

用于确定N个产生的样本的平均值的装置；并且

所述采样控制电路包括：

存储器，用于在每一个延迟步长之后存储所述平均值。

根据本发明的另一方面，提供了一种用于校准嵌入在高速电缆中的增强装置的方法，所述高速电缆承载多个高速通道和低速控制总线，并包括输入连接器和输出连接器，所述方法包括以下步骤：

（a）将所述高速通道从所述输出连接器环接到所述输入连接器；

（b）从所述高速通道中选择测试通道；

（c）从剩余的高速通道中选择采样通道；

（d）校准所述测试通道；以及

（e）重复步骤（b）到（d）直到校准所有的高速通道。

校准所述测试通道包括以下步骤：

（f）选择并设定所述增强装置的参数组；

（g）用所选择的参数组测试所述测试通道以获得指示所述增强装置的性能的脉冲宽度误差，较低的误差指示较佳的性能；

（h）选择不同的参数组；以及

（i）重复步骤（g）和（h）直到最小化所述脉冲宽度误差。

测试所述测试通道包括以下步骤：

（j）通过所述测试通道发送包括传送的脉冲的重复的测试图形；

（k）通过所述采样通道发送与所述重复的测试图形同步的重复的采样图形；

（l）通过环接的电缆从所述测试通道和所述采样通道分别接收接收的测试图形和接收的采样图形；

（m）用所接收的采样图形采样所述接收的测试图形以获得所述接收的测试图形的接收的脉冲的上升和下降边沿的相对时间；

（n）通过所述相对时间的差来计算所述接收的脉冲的脉冲宽度；以及

（o）计算脉冲宽度误差作为所述传送的脉冲与所述接收的脉冲的脉冲宽度之间的绝对差。

所述步骤（m）包括以下步骤：

（p）通过可编程延迟器来延迟所述接收的采样图形以获得延迟的采样脉冲；

（q）用所述延迟的采样脉冲N次采样所述接收的测试图形以根据所述接收的测试图形的电平产生“0”和“1”样本；

（r）计数所述“1”样本；

（s）在存储器中存储所述“1”样本的计数和所述延迟；

（t）对于不同的延迟，重复所述步骤（p）到（s）；

（u）通过存储的延迟和存储的样本计数来计算上升和下降边沿的相对时间。

根据本发明的另一方面，提供了一种通过使用采样脉冲来估计接收的信号中的脉冲边沿的位置的方法，包括以下步骤：

（1）通过可编程延迟器来延迟所述采样脉冲以获得延迟的采样脉冲；

（2）用所述延迟的采样脉冲N次采样接收的信号以根据所述接收的信号的电平产生“0”和“1”样本；

（3）计数所述“1”样本；

（4）在存储器中存储所述“1”样本的计数和所述延迟；

（5）对于不同的延迟，重复所述步骤（1）到（5）；

（6）通过存储的延迟和存储的样本计数来计算所述脉冲边沿的时间。

附图说明

现在将通过实例并参考附图描述本发明的实施例，其中：

图1示出了现有技术的包括改善的HDMI电缆20的HDMI系统10；

图2示出了在现有技术的图1的HDMI系统10的增强装置30中包括的电路的框图；

图3示出了用于现有技术的频域和时域校准方法的通用测试装配200；

图4示出了在现有技术的实时电缆校准方法中使用的实时配置300；

图5示出了现有技术的图4的扩展的增强装置304的简化框图；

图6通过图表400示例了图5的过采样和重新计时块316中的过采样的实例；

图7示出了包括自校准HDMI电缆502和校准固定装置（CalibrationFixture）504的自校准装配500;

图8示出了图7的自校准装配500的自校准（SC）增强装置512与基础电缆506、校准控制器514以及馈通连接518的框图600；

图9示出了图8的校准电路604的部件的更详细的框图；

图10示出了时序图800，其示例了自校准增强装置512的波形实例；

图11示出了边沿采样图850，其示例了图10的波形的经放大的部分；

图12示出了图7的自校准装配500的校准过程的总流程图900；

图13示出了图12的步骤906：“校准选择的测试通道”的扩展图；

图14示出了图13的步骤1006：“测试选择的测试通道”的扩展图；以及

图15示出了通道测试1200的流程图，其是图14的步骤1104“进行通道测试并获得T1”和1108“进行通道测试并获得T2”中的每一个的扩展。

具体实施方式

简而言之，本发明的一个目的为修改增强装置，以便通过将电缆从其输出环接到其输入来实施自校准方法，同时通过仅附着到低速HDMI控制总线的非常简单的装置来进行参数选择的控制。为了理解其中不需要外部高速测试设备的本发明的简单性，已经相当详细地描述了校准具有嵌入的增强装置的HDMI电缆的现有技术解决方案（图3到6）。

图7示出了自校准装配500，其包括自校准HDMI电缆502和校准固定装置504。自校准HDMI电缆502包括基础（无源）电缆506、输入连接器508、以及包括自校准（SC）增强装置512的输出连接器510。校准固定装置504包括校准控制器514，其可以通过微控制器或现场可编程门阵列（FPGA）实现。校准控制器514通过链路516被连接到SC增强装置512。链路516可以通过HDMI控制总线（SDA+SDL）方便地实现，HDMI控制总线还称为I²C总线。校准固定装置504还包括：用于到自校准HDMI电缆502的物理连接的设备（未清楚示出）；馈通连接518，用于将四个高速HDMI通道（8线）从输出连接器510通过校准固定装置504环接到自校准HDMI电缆502的输入连接器508；以及电源（未示出），为自校准HDMI电缆502和校准控制器514提供电力。

简要地，该布置的一个目的为，当自校准HDMI电缆502被插入到校准固定装置504时一提供电力，就可以自动校准自校准HDMI电缆502。

这通过下列步骤实现：

（a）将四个高速通道中的一个通道激活作为测试通道，另一个作为时钟或采样通道。在HDMI电缆和增强装置中存在四个相同的高速通道，其中一个通道通常（即，在HDMI应用中）被用作时钟通道，而其他三个通道承载视频信号。在校准电缆时，将所有四个通道考虑为是相同的，因此需要校准所有四个通道。由此，在校准期间借助于用作采样通道的其他通道中的一个通道来校准测试通道，并同样对该其他通道中的每一个通道重复该校准过程。

（b）用可编程的均衡器参数组编程测试通道的增强电路的均衡器。为了校准每一个通道，通过循环检查可编程均衡器参数组的所有排列，对于每一个排列测试通道的质量，以及在每次发现更优的通道质量时将当前的排列加载到参数存储器，来寻找到最佳可编程的均衡器参数组。除了均衡器参数之外，可编程参数还可以包括其他参数，例如，对间去扭斜参数（如果增强电路包括可编程对间去扭斜块）。

（c）增强电路中的简单的图形产生器将测试通道上的重复测试图形发送到电缆中，测试图形以M位的测试图形循环重复。测试图形应包括分离的“0”位和分离的“1”位以产生电缆在最差情况下的码间干扰（ISI）。以该方式，“最佳”参数设定将显现出来。

（d）对增强电路的采样通道中的图形产生器进行编程以将时钟通道上的时钟图形发送到电缆，即，以测试图形速率简单交替的“1/0”图形。由此可以用测试图形或采样图形便利地编程单独的可编程图形产生器。

（e）在通过电缆的往返之后，在电缆端部的增强装置中接收回测试图形和采样图形作为接收的数据位和接收的采样时钟。

（f）通过可编程的可变延迟来延迟接收的采样时钟，并以该经延迟的接收的采样时钟的边沿采样接收的测试图形的波形。通过测试图形的重复循环，可以多次（例如，N次）采样相对于测试图形的开始时刻的同样的时间切片。如果在采样点接收的测试位的波形为可靠的（solid）“0”或“1”，则N个样本中的每一个将分别为逻辑“0”或“1”。但是如果采样点邻近测试图形的位边沿，抖动（jitter）和噪声将导致采样电路产生的逻辑“0”与“1”的混合。当在N个样本的周期期间计数“1”的数目时，可靠的“1”或“0”将分别产生N或0的计数；但是当采样邻近位边沿或采样了噪声信号时，会获得在0与N之间的中间计数。从单采样点获得的实际观察的计数C被转变为表示该采样点的信号清楚性的测量，其指示了分别相对于希望的N或0的值的接近程度，即使不知道在该点处希望“1”还是希望“0”。

（g）通过变化经延时的接收的时钟的延迟，便可以确定测试图形全部或一部分的质量。有效地，在计数每N个样本之后变化该延迟，可以产生信号质量的数值图像（numeric picture）。此外，简单地积累在测试图形的一个位或多个位的周期中获得的信号清楚性测量C的值，可以给出信号质量Q的估计。

（h）然而，在本发明的优选实施例中，仅仅分析接收的测试图形的分离的单个位的边沿，这允许确定位的持续时间（即，接收的脉冲宽度），当与传送的测试图形中相同位的传送的脉冲宽度相比时，便可以给出均衡性质量的指示。

（i）对于增强电路的参数组的每一个排列，重复步骤（f）和（g），并在增强电路的参数存储器中保持产生最佳匹配的脉冲宽度的参数设定，由此完成一个通道的校准。

（j）对于每一个通道重复步骤（b）到（i），直到校准完增强装置的所有四个高速通道。

因为可以多次地重复测试图形并可以设定该可编程的延时以采样测试图形的相同部分，在本发明的电缆校准过程中随时间进行有效的过采样，而不必在相同的位时间帧（time frame）中产生许多过采样时钟相位。使用所提出的仅仅测量或评估脉冲宽度的方案的该新方法比例如图5的性能分析电路308更简单，并需要更少的高速电路。图5的性能分析电路308的过采样和重新计时电路316产生实时表示每一个接收的数据位的24-样本数字样本信号332，而本发明提出的有效过采样在时间上被伸长，使用频闪（stroboscope）原理在整个测试图形的每一个重复期间仅获得一个样本。取代在训练功能318中并行评估24-样本数字样本信号332，可以在微控制器或FPGA中通过在小存储器中记录的样本计数来更缓慢地完成样本评估。这利用了紧密间隔的延迟步骤和邻近测试图形和采样时钟的位边沿的固有抖动和噪声来产生基于统计的计数，通过该计数可以容易地内插实际的位边沿位置。

图8示出了图7的自校准装配500的自校准（SC）增强装置512与基础电缆506、校准控制器514以及馈通连接518的框图600。SC增强装置512包括四个相同的通道电路602和校准电路604。如图8所示，选择并激活通道电路602中的一个作为采样通道606。选择并激活通道电路602中的另一个作为测试通道608。通道电路602中的任何一个可以作为采样通道606，并且每一个通道电路602可以被选择为测试通道608。为了描述的目的，图8示出了几个可能的配置中的一个作为实例。在校准控制器514的控制下，所有的通道电路602能够被分别选择为采样通道606和测试通道608。框图600示出了每一个通道电路602，以包括具有一个输入和一个输出的可编程增强电路612、具有一个输出的图形产生器614、具有第一和第二输入以及一个输出的多路复用器616、以及具有一个输入和一个输出的传送电路618。校准电路604包括：具有一个输入的采样控制器620、具有一个输出的采样电路622、采样输入624、以及测试数据输入626、测试振荡器（OSC）628以及具有双向输入/输出的I²C接口630。为了清楚起见，在框图600中没有示出所有电路框的所有输入和输出。

每一个通道电路602的传送电路618的输出通过馈通连接518被连接到基础电缆506的一端。基础电缆506的另一端被连接到每一个通道电路602的可编程增强电路612的输入，该电缆提供了从每一个传送电路618的输出到同一通道电路602中的相应的可编程增强电路612的输入的环回（loop-back）路径。

在每一个通道电路602内，可编程增强电路612的输出被连接到多路复用器616的第一输入；图形产生器614的输出被连接到多路复用器616的第二输入；多路复用器616的输出被连接到传送电路618的输入。

采样接头632（在当前被激活作为采样通道606的通道电路602的可编程增强电路612的输出上）被连接到采样电路622的采样输入624。相似地，数据接头634（在当前被激活作为测试通道608的通道电路602的可编程增强电路612的输出上）被连接到采样电路622的测试数据输入626。采样电路622的输出被连接到采样控制器620的输入。如所示，采样接头632和数据接头634分别被附着在采样通道606和测试通道608中，以指示可以用于校准测试通道608的一个配置。当校准SC增强装置512时，必须将每一个通道电路602依次激活为测试通道608并校准，而将其余的通道电路602中的任一个选择为采样通道606。注意，用作采样通道606的通道电路602不需要已经被校准，因为即使在电缆被校准之前，它也将承载足以用于校准测试通道608的采样时钟。

使用多路复用器616选择将通过每一个通道电路602的传送电路618传送的信号。在图8示出的校准模式中，通过多路复用器616选择图形产生器614的输出，并将其切换到传送电路618的输入，如图中的虚线所示。以该方式，对于当前存在采样接头或数据接头（632或634）的这两个通道电路602，增强的信号路径从图形产生器614，经过多路复用器616、传送电路618、馈通连接518、基础电缆506、可编程增强电路612延伸到达采样电路622。在将其激活为要校准的测试通道608或作为采样通道606之前，不考虑其他的通道电路602。

当在任务模式时（图8未示出），即，当使用自校准HDMI电缆502将HDMI源连接到HDMI接收机时，在与图1相似的配置中，在每一个通道电路602中多路复用器616选择可编程增强电路612的输出并将其切换到对应的传送电路618的输入，由此提供从每个可编程增强电路612的输入延伸到对应的传送电路618的输出的增强信号路径。

图9示出了图8的校准电路604的部件的更详细的框图，与图8相同的参考标号表示相同的项目。采样控制器620包括参数存储器700、延时步长计数器（delay step counter）702、N计数器704、具有地址（A）和数据（D）输入的小存储器706、以及图形长度计数器708。采样电路622包括可编程延迟器710，其作为二元控制延迟电路，并具有信号输入712，延迟的采样脉冲输出714、以及延迟编程输入716；实施为采样双稳态多谐振荡器（FF）的采样电路部件718；以及实施为1-计数器的用于确定N个产生的样本的值的平均值的装置720。

振荡器628具有连接到通道电路602中的图形产生器614和传送电路618的时钟输入（未示出）的输出722。振荡器628还被连接到以图形长度计数器708为开始的计数器链。振荡器628驱动图形长度计数器708的时钟输入。图形长度计数器708的输出（可以为进位输出（carry-output）或最重要的位）驱动N分计数器（Divide-By-N Counter）（N-Counter）704的时钟输入。N分计数器704的输出（可以为进位输出（carry-output）或最重要的位）驱动延迟步长计数器702（用于改变可编程的延迟的装置）的时钟输入以及存储器706的时控写输入。延迟步长计数器702的输出驱动可编程延迟器710的延迟编程输入716、以及存储器706的地址输入（A）。

可编程延迟器710的信号输入712从激活的采样通道606中的采样接头632接收采样时钟信号，通过该时钟信号，可编程延迟器710产生延迟的采样脉冲714，用于驱动采样FF718的时钟输入和1-计数器720的时钟输入。采样FF718的D输入从激活的测试通道608中的数据接头634接收数据信号。在图9中未示出采样接头和数据接头激活器（选择器），该激活器用于在校准控制器514（用于在延迟步长之间内插的装置）的控制下将相应的接头附着到适宜的通道电路602。采样FF718的Q输出驱动1-计数器720的使能（EN）输入，并且当受到N-计数器704的输出的时控时，1-计数器720的二元内容（1计数）作为数据被发送到存储器706。由延迟步长计数器702的输出寻址存储器706，由此为每一个延迟步长存储1计数，以便随后用于校准控制器514分析。

I²C接口630提供连接到校准控制器514（图8）的双向I²C总线516与内部控制总线724之间的链接。内部控制总线724提供到自校准增强装置512的控制访问以编程通道电路602中的图形产生器614，和通过参数存储器700到可编程增强电路612的控制访问。在图9中未示出同样经过内部控制总线724到达的计数器（702、704、706、720）和存储器706的复位信号。存储器706的输出被耦合到内部控制总线724。

为了有助于描述自校准增强装置512及其校准电路604的描述，引入了时序图组和流程图组。

图10示出了时序图800，其示例了自校准增强装置512的波形实例，包括的波形有：包括传送的单独的“1”位814的传送的测试图形802、传送的采样图形804、分别包括接收的单独的“1”位816和该位的上升边沿与下降边沿T1和T2的接收的测试图形806、接收的采样图形808、延时的采样时钟810的部分序列、以及延时的采样时钟810的序列的紧凑表示（compact representation）812。

传送的测试图形802表示由测试图形产生器614产生并由测试通道608传送的信号。传送的测试图形802被设计为使图形平衡，并通过至少两个连续的“0”位分离单独的“1”位814，使得在电缆中引入的任何码间干扰（ISI）可以对单独的“1”位814产生强的影响。在校准测试通道608时，调节可编程增强电路612直到接收的单独的“1”位816的形状尽可能地接近传送的单独的“1”位814的形状，由此最优地补偿ISI或由基础电缆506引入的其他损害。

传送的采样图形804为由测试图形产生器614产生并在采样通道606中传送的信号的另一表示。传送的采样图形804被设计为模仿这样的简单方波，该简单方波具有与传送的测试图形802的单独的“1”位的边沿一致或近似的上升边沿。

传送的测试图形802和传送的采样图形804仅仅为由校准控制器514编程到测试图形产生器614中的图形的实例。

接收的测试图形806的波形表示在测试通道608中的数据接头634处接收的信号，接收的采样图形808表示在采样通道606中的采样接头632处接收的信号。后一信号（808）出现在可编程延迟器710的信号输入712处（图9）。在图10中未示出发送和接收的信号之间的精确的时序关系。虽然近乎同步地发出传送的测试和采样图形802和804（由公共时钟（振荡器628，图8）产生），但由于传输通过电缆的结果，接收的测试和采样图形806和808被延迟并且彼此间是扭斜的。

延迟的采样时钟810的序列中的每一个示出了，对于采样时钟图形808的N个连续重复，可编程的延迟器710的延时的采样脉冲714（图9）的不同的代表性相位。虽然在这里的同一个图中一起示出，但延迟的采样时钟的810并不在同一个时间帧中；而是，在被另一个相位取代之前，每一个都重复N次。

延迟的采样时钟810的序列的紧凑表示812仅示出了延迟的采样时钟810的激活（正）边沿。这示例了在一段时长内发生的相同的（重复）测试图形的真实过采样。

图11示出了边沿采样图850，其示例了图10的波形的经放大的部分，也就是包括具有前缘T1的接收的单独的“1”位816的接收的测试图形806，以及包括采样脉冲“a”到“e”的延时的采样时钟810的序列的紧凑表示812。边沿采样图850还包括同样标示为“a”到“e”的钟形曲线序列852。钟形曲线852a到852e中的每一个示例了，对应的延迟采样时钟810a到852e中的每一个由于抖动和噪声而典型地随时间扩展。钟形曲线还包括由采样双稳态多谐振荡器（FF）718（图9）稍微不精确地采样接收的单独的“1”位816而造成的类似的效果。因为涉及高频，每一个钟形曲线852的宽度在该图中表现为很大。接收的单独的“1”位816的时长典型地为约500皮秒（pS）的量级，延迟的采样时钟的810的间隔，即，可编程的延迟器710的分辨率为约10到50pS的量级。边沿采样图850还包括采样计数表854。用“a”到“e”标记水平轴，并且竖直轴代表从0到N的标度。采样计数图854中的实心方块表示分别以每一个采样脉冲“a”到“e”N次采样接收的单独的“1”位816之后的1-计数器720（图9）的内容。“a”的“1”采样计数为0（零），由于在接收的测试图形806的波形仍为逻辑“0”时进行采样（在接收的单独的“1”位816之前）；相似地，“e”的“1”采样计数为N，由于在接收的单独的“1”位816的波形为逻辑“1”时进行采样；而采样计数“b”、“c”以及“d”每一个都具有在0与N之间的中间值，因为沿接收的单独的“1”位816的上升边沿的斜坡采样该接收的单独的“1”位816的波形。例如，“c”的钟形曲线示出了统计上略小于一半的样本将报告“0”（低于采样双稳态多谐振荡器（FF）718的假设的“0”/“1”阈值）由此不被计数，而略多于一半的样本将报告“1”。相应地，“c”的“1”计数是中间的。每一个“1”计数表示在可编程延迟器710的延迟步长处的信号电平的平均测量。通过沿斜坡内插“1”计数，可以在邻近斜坡采样接收的单独的“1”位816的波形之后估计斜坡T1的实际边沿。

由此，可以通过确定在“0”-“1”过渡（图11示出的T1）时的相对位置，相似地确定在“1”-“0”过渡（T2）时的相对位置，并减去二者，来估计该接收的单独的“1”位816的脉冲宽度。在失真时，该信号宽度不等于传送的单独的“1”位814的（已知的）脉冲宽度。校准的任务只是简单地改变可编程增强电路612的参数直到二者尽可能接近或相同。

图12示出了图7的自校准装配500的校准过程的总流程图900，包括以下步骤：

902：“选择第一测试通道”；

904：“选择采样通道”；

906：“校准选择的测试通道”；

908：确定是否是“最后的测试通道？”；以及

910：“选择下一个测试通道”。

上层流程图900反映了这样的事实，在自校准HDMI电缆502中存在将校准的四个高速通道。在步骤902“选择第一测试通道”中任意选择第一通道电路602作为测试通道608之后，在步骤904“选择采样通道”中将不同的通道电路602选择为采样通道606。在接下来的步骤906“校准选择的测试通道”中校准测试通道608。只要该通道不是最后的测试通道（来自下面的步骤908“最后的测试通道？”的结果为“否”），在步骤910“选择下一个测试通道”中选择下一个测试通道。重复步骤904到910，直到校准完所有的通道电路602（来自步骤908“最后的测试通道？”的结果为“是”）。

图13示出了图12的步骤906：“校准选择的测试通道”的扩展，包括以下步骤：

1002：“设定最佳误差=max，并选择第一参数组”

1004：“设定当前参数”；

1006：“测试选择的测试通道”；

1008：确定是否“PW误差小于最佳误差”；

1010：“设定最佳参数=当前参数，并设定最佳误差=PW误差”；

1012：确定是否这是“最后的参数组？”；

1014：“在参数存储器中存储最佳参数”；以及

1016：“选择下一个参数组”。

一个通道（选择的测试通道）的校准集中在通过设定可编程增强电路612的参数将脉冲宽度（PW）误差减小到最小值。PW误差被定义为传送的位（传送的单独的“1”位814）的已知脉冲宽度与接收的单独的“1”位816的脉冲宽度之间的绝对差。

在步骤1002“设定最佳误差=max，并选择第一参数组”中初始化一个通道（选择的测试通道）的校准时，限定“最佳误差”并将其设定到高值，以及将可编程增强电路612的第一组参数设定为当前参数。

在步骤1006“测试选择的测试通道”中，测试选择的测试通道，即，确定接收的单独的“1”位816的脉冲宽度误差。脉冲宽度误差表示可编程增强电路612在均衡性或补偿其他电缆缺陷方面的性能。如果发现PW误差小于预先建立的最佳误差（来自步骤1008“PW误差小于最佳误差”的结果为“是”），在步骤1010“设定最佳参数=当前参数，并设定最佳误差=PW误差”中将当前参数记录为“最佳参数”并将PW误差记录为最佳误差，否则跳过步骤1010。如果确定已经使用了所有参数组（来自步骤1012“最后的参数组？”的结果为“是”），在步骤1014“在参数存储器中存储最佳参数”中将最佳参数永久地存储在参数存储器中，完成该通道的校准，否则（来自步骤1012的结果为“否”）在步骤1016“选择下一个参数组”中选择下一个参数组，以上述的步骤1004开始用新的当前参数测试通道。优选地，通过校准固定装置504的校准控制器514（图7和8）执行步骤1014“在参数存储器中存储最佳参数”，校准控制器504通过链路516和I²C接口630（图8和9）访问参数存储器700。

图14示出了图13的步骤1006：“测试选择的测试通道”的扩展，其包括以下步骤：

1102：“将采样通道的图形产生器设定到第一位置”；

1104：“进行通道测试并获得T1”；

1106：“将采样通道的图形产生器设定到第二位置”；

1108：“进行通道测试并获得T2”；以及

1110：“计算PW误差”。

测试选择的测试通道608等价于用当前的设定参数获得脉冲宽度（PW）误差。在第一步骤1102“将采样通道的图形产生器设定到第一位置”中，如此编程采样通道606（图8）的图形产生器614，使得传送的采样图形804的采样（正向）边沿出现在传送的单独的“1”位814的上升边沿之前。这是图10中示出的位置，并允许延迟的采样时钟810覆盖接收的单独的“1”位816的上升边沿（在T1）。

在接下来的步骤1104“进行通道测试并获得T1”中，测试通道（下面的图15）以获得接收的单独的“1”位816的上升边沿的相对时间T1的估计。

在步骤1106“将采样通道的图形产生器设定到第二位置”中，如此编程采样通道606（图8）的图形产生器614，使得传送的采样图形804的采样（正向）边沿出现在传送的单独的“1”位814的下降边沿之前。该位置允许延迟的采样时钟810覆盖接收的单独的“1”位816的下降边沿（在T1）。如果可编程延迟器710的范围足以覆盖两个边沿T1和T2，便不需要步骤1106。

在接下来的步骤1104“进行通道测试并获得T2”中，重新测试通道，这时可以获得接收的单独的“1”位816的下降边沿的相对时间T2的估计。然后，在步骤1110“计算PW误差”中，用传送的单独的“1”位814的已知的传送的脉冲宽度（TPW）减去T1与T2的差，来简单地计算脉宽误差，即，PW误差=（TPW-（T2-T1））的绝对值。

图15示出了通道测试1200的流程图，其是图14的步骤1104“进行通道测试并获得T1”和1108“进行通道测试并获得T2”中的每一个的扩展，包括以下步骤：

1202：“选择第一延迟步长”；

1204：“设定延迟步长”；

1206：“采样测试通道N次并计数1”；

1208：“存储计数[延迟步长]”；

1210：确定当前延迟步长是否为“最后的延迟步长？”；

1212：“计算边沿位置”；以及

1214：“选择下一个延迟步长”。

在通道测试1200中，如下确定接收的单独的“1”位816的边沿的位置：

在步骤1202“选择第一延迟步长”中将延迟步长计数器702（图9）初始化到第一延迟步长；

在步骤1204“设定延迟步长”中通过延迟步长计数器702设定可编程延迟器710的延迟；

在步骤1206“采样测试通道N次并计数1”中，采样双稳态多谐振荡器718以可编程延迟器710的延迟的采样脉冲714采样接收的测试图形806。在测试图形（在图形长度计数器708中计数图形长度）的N个连续循环中获得多个N样本，并在N循环中的每一个循环中如果样本为逻辑“1”，便递增1-计数器720；

在根据N-计数器704的确定已经收集了N个样本之后，在步骤1208“存储计数[延迟步长]”中，将在1-计数器720中积累的“1”计数存储在存储器706中的由延迟步长索引的地址处。

如果接下来确定了已经应用了所有延迟步长（来自步骤1210“最后的延迟步长？”的结果为“是”），通过由每一个延迟步长获得的并位于存储器706中的“1”计数来计算边沿位置。否则（来自步骤1210“最后的延迟步长？”的结果为“否”），在步骤1214“选择下一个延迟步长”中通过递增延迟步长计数器702来选择下一个延迟步长。

优选地，通过校准固定装置504的校准控制器514（图7和8）执行边沿位置的计算，校准控制器504通过链路516和I²C接口630（图8和9）访问存储器706。

本发明的实施例与现有技术中使用的现有方法相比具有下列优点。它提供了增强的HDMI电缆的自校准方法而不需要外部高速测试设备，因为在增强装置中构建了测试图形产生和检测，通过微控制器或FPGA执行的简单的控制电路足以通过相对低速的I²C总线（其是HDMI规范的一部分）进行校准过程。因此可以获得显著的经济性。

虽然参照增强的HDMI电缆描述了本发明的实施例，但根据其他标准的增强的高速电缆同样可以从本发明获益。

虽然详细描述了本发明的实施例，但对本领域的技术人员显而易见的是，在下列权利要求的范围内可以对实施例进行改变和修改。

Claims

1.一种用于校准嵌入在高速电缆中的增强装置的系统，所述高速电缆包括：多个高速通道、低速控制总线、输入连接器以及输出连接器，所述系统包括：

校准固定装置，包括用于将所述高速通道从所述输出连接器环接到所述输入连接器的馈通连接；

2.根据权利要求1的系统，其中所述高速电缆为高清多媒体接口（HDMI）电缆。

3.根据权利要求1的系统，其中所述增强装置包括：

采样电路，用于采样所述可编程增强电路的输出；以及

4.根据权利要求3的系统，其中每一个通道电路包括多路复用器，所述多路复用器用于择一地选择任务模式下所述可编程增强电路的输出或校准模式下所述图形产生器的输出，所述任务模式对应于所述高速电缆的正常使用，所述校准模式保留用于校准所述增强装置。

5.根据权利要求4的系统，其中：

所述采样电路包括：

采样电路部件，用于在所述第一选择的可编程增强电路的延时的输出的时控下从所述可编程增强电路中的第二选择的可编程增强电路的输出产生样本，其中所述样本具有“0”和“1”的值；以及

用于确定N个产生的样本的平均值的装置；以及

其中所述采样控制电路包括：

存储器，用于在每一个延迟步长之后存储所述平均值。

6.根据权利要求5的系统，其中所述校准控制装置包括用于使用所述存储的平均值在所述预定的延迟步长之间内插的装置。

7.根据权利要求1的系统，其中所述校准控制装置为微控制器。

8.根据权利要求1的系统，其中所述校准控制装置为现场可编程阵列。

9.一种耦合到高速电缆的增强装置，所述高速电缆包括多个高速通道和低速控制总线，所述增强装置包括：

采样电路，用于采样所述可编程增强电路的输出；以及

10.根据权利要求9的增强装置，其中每一个通道电路包括多路复用器，所述多路复用器用于择一地选择任务模式下所述可编程增强电路的输出或校准模式下所述图形产生器的输出，所述任务模式对应于所述高速电缆的正常使用，所述校准模式保留用于校准所述增强装置。

11.根据权利要求10的增强装置，其中，

所述采样电路包括：

用于确定N个产生的样本的平均值的装置；以及

所述采样控制电路包括：

装置，用于以确定的延迟步长改变所述可编程延迟器并为每一个延迟步长确定N个产生的样本的平均值；以及

存储器，用于在每一个延迟步长之后存储所述平均值。

12.一种自校准高速电缆，所述电缆承载多个高速通道和低速控制总线，并具有输入连接器以及输出连接器，所述电缆包括：

根据权利要求9-11中任一项的增强装置。