CN103746661B

CN103746661B - 一种双模式低噪声放大器

Info

Publication number: CN103746661B
Application number: CN201410035310.7A
Authority: CN
Inventors: 张长春; 高申俊; 王德波; 张鹏; 郭宇锋
Original assignee: Nanjing Post and Telecommunication University
Current assignee: Nanjing Post and Telecommunication University
Priority date: 2014-01-24
Filing date: 2014-01-24
Publication date: 2017-01-18
Anticipated expiration: 2034-01-24
Also published as: CN103746661A

Abstract

本发明公开了一种双模式低噪声放大器，属于射频集成电路设计领域。该放大器包含低噪声放大器LNA核心电路和双模式开关可控的复制型偏置电路，且开关可控的复制型偏置电路为核心电路提供所需的所有偏置；通过控制开关可控的复制型偏置电路的开关S来使LNA核心电路工作于不同的两种状态，即高增益模式和高线性度模式；其中，当开关S的不动端c连接开关S的动端a时，LNA工作于高线性度模式；当开关S的不动端c连接开关S的触点动端b时，LNA工作于高增益模式。该电路中的偏置电路完全复制放大电路且偏置电路采用电流镜结构，使得整个电路的电流均由基准电流源控制，从而抑制了PVT变化的影响。

Description

一种双模式低噪声放大器

技术领域

本发明属于射频集成电路设计领域，具体涉及一种双模式低噪声放大器。

背景技术

近年来，无线通信技术得到迅猛的发展，在社会生活中扮演着越来越重要的角色。无线通信的发展对收发机前端电路提出了更高的要求。

接收机的射频模拟前端电路存在元器件数目多、成本高、功耗大、体积大等问题，然而对于收发机，无论是发射还是接收数据，天线会持续发射很大的载波信号，载波信号通过环行器或定向耦合器泄漏进入接收机前端，能量可以达到0dBm以上，远远大于接收信号的能量。又由于大部分通信系统中接收和发送信号为同一载波频率，无法在接收机前端通过射频带通滤波器将泄漏的载波信号滤除，使得接收机前端产生减敏和阻塞，严重影响了接收链路的动态范围。如何在保证一定灵敏度的情况下,抑制载波泄漏对接收机造成的影响，是提高接收机性能的关键。

而解决这个难点的关键在于接收机前端电路的线性度与增益及噪声性能之间的折中，一种常见的折中策略为射频前端电路工作在两个模式，即：阅读模式与监听模式，阅读模式保证前端线性度、监听模式保证噪声系数。为应对此策略，前端电路必须工作在两个模式。此外，射频前端电路对工艺-电压-温度（PVT,Process-Voltage-Temperature）变化十分敏感，PVT的变化常常较大地影响了电路性能。

目前，通信系统中载波泄漏问题在射频识别（RadioFrequencyIdentification）技术中尤为突出，且研究发现，更适合未来，特别是商业供应链中应用的是超高频频段系统，因此，本发明的仿真频率设定为超高频频段。

发明内容

技术问题：本发明针对射频前端电路解决载波泄漏问题所提出的策略，为了提供阅读模式与工作模式，提出了一种双模式低噪声放大器，同时该电路能有效地抑制PVT变化对电路性能的影响。

技术方案：所述放大器包含全差分放大电路和双模式偏置电路；所述全差分放大电路的负载偏置、跨导管偏置、以及尾电流源偏置均由双模式偏置电路提供。该偏置电路采用复制型偏置电路，偏置电路复制差分放大电路。该偏置电路为低噪声放大器提供了两种工作模式：高增益模式与高线性度模式。当开关S闭合到a时，该低噪声放大器的工作模式为高增益模式，高增益模式时该偏置电路提供给放大电路跨导管低的偏置电压，保证跨导管工作在饱和区，此时放大电路具有较高的增益以及较好的噪声性能；当开关S闭合到b时，该低噪声放大器的工作模式为高线性度模式，高线性度时该偏置电路提供给放大电路跨导管高的偏置电压，使其工作在线性区，此时放大电路具有较高的线性度。此外，该偏置电路采用的复制型偏置电路结构，使其电流与放大电路的电流保持一样，且由一个基带电流控制，从而抑制了PVT变化对电路的影响。

本发明为解决上述技术问题，采用如下技术方案：

本发明的双模式低噪声放大器包含低噪声放大器LNA核心电路和双模式开关可控的复制型偏置电路，且开关可控的复制型偏置电路为核心电路提供所需的所有偏置；通过控制开关可控的复制型偏置电路的开关S来使LNA核心电路工作于不同的两种状态，即高增益模式和高线性度模式；其中，当开关S的不动端c连接开关S的动端a时，LNA工作于高线性度模式；当开关S的不动端c连接开关S的触点动端b时，LNA工作于高增益模式。

所述LNA核心电路中，第一NMOS管漏极与第三NMOS管源极相连；第二NMOS管漏极与第四NMOS管源极相连；第三NMOS管漏极与第一PMOS管漏极相连；第四NMOS管漏极与第二PMOS管漏极相连；第三NMOS管的栅极及NM4的栅极分别与第一电阻、第二电阻的一端相连；第一电阻、第二电阻的另一端接电源电压；第一PMOS管的源极、第二PMOS管的源极分别与电源电压相连；第一PMOS管、第二PMOS管的栅极分别接第三偏置电压；第一NMOS管源极与栅极间连接第一电容，第一NMOS管源极与第一电感一端相连；第二NMOS管源极与栅极间连接第二电容；第二NMOS管源极与第二电感一端相连；第一电感另一端、第二电感另一端分别与作为全差分电路尾电流源的第五NMOS管的漏极相连；第五NMOS管源极接地，第五NMOS管栅极接第五电阻的一端，第五电阻另一端接第二偏置电压；第一NMOS管栅极与第三电感一端相连，第三电感另一端接输入信号并与第三电阻一端相连，第三电阻另一端接第一偏置电压；第二NMOS管栅极与第四电感一端相连，第四电感（L4）另一端接输入信号并与第四电阻一端相连，第四电阻另一端接第一偏置电压；第三电容一端分别与第二NMOS管漏极及第四NMOS管源极相连，第三电容另一端与第三NMOS管的栅极相连；第四电容的一端分别与第一NMOS管的漏极及第三NMOS管的源极相连，第四电容另一端与第四NMOS管的栅极相连；共模反馈电路正极与全差分电路的差分输出信号的正输出端连接，负极与差分输出信号的负输出端连接，共模反馈电路的输出与第五NMOS管的栅极相连。

所述双模式开关可控的复制型偏置电路中，第七NMOS管漏极与第九NMOS管（NM9）源极相连；第八NMOS管漏极与第十NMOS管源极相连；第九NMOS管（NM9）漏极与第三PMOS管的漏极相连；第十NMOS管漏极与第四PMOS管的漏极相连；第九NMOS管栅极、第十NMOS管栅极分别与第六电阻、第七电阻的一端相连；第六电阻、第七电阻的另一端以及第三PMOS管、第四PMOS管（PM4）的源极分别与电源相连；第三PMOS管栅极源第四PMOS管栅极相连同时连接第三偏置电压；第三PMOS管的栅极与漏极相连；第七NMOS管栅极与第八NMOS管栅极相连同时接第一偏置；第七NMOS管源极与第十一NMOS管漏极相连；第八NMOS管源极与第十二NMOS管漏极相连；第十一NMOS管栅极、第十二NMOS管栅极与第六NMOS管栅极相连同时接第二偏置电压；第十一NMOS管源极、第十二NMOS管源极、第六NMOS管源极都接地；第六NMOS管栅极与漏极相连同时漏极与基准电流源相连；基准电流源的另一端接电源；单刀双掷开关的动端a端与第八NMOS管漏极相连、动端b端与第十二NMOS管栅极相连、不动端c端与第八NMOS管栅极相连。

有效增益：本发明提出了一种双模式低噪声放大器。所述放大器通过双模式偏置电路的两种工作模式，为差分放大电路提供两种偏置电压，使得放大电路工作于两个工作模式：高增益模式与高线性度模式，两种模式为接收机前端电路提供了两种工作模式，从而解决了载波泄漏的问题。此外，该偏置电路完全复制差分放大电路，并采用基准电流源控制，有效地抑制了PVT变化对电路性能的影响。

附图说明

图1是本发明提供的一种双模式低噪声放大器电路结构；

图2(a)是本发明的双模式低噪声放大器在高增益模式下工艺角为tt、电压分别为1.6V、1.8V、2.0V时S21随温度变化曲线图；

图2(b)是本发明的双模式低噪声放大器在高增益模式下工艺角为tt、电压分别为1.6V、1.8V、2.0V时S11随温度变化曲线图；

图2(c)是本发明的双模式低噪声放大器在高增益模式下工艺角为tt、电压分别为1.6V、1.8V、2.0V时NF随温度变化曲线图；

图2(d)是本发明的双模式低噪声放大器在高增益模式下工艺角为tt、电压分别为1.6V、1.8V、2.0V时P1dB随温度变化曲线图；

图3(a)是本发明的双模式低噪声放大器在高线性度模式下工艺角为tt、电压分别为1.6V、1.8V、2.0V时S21随温度变化曲线图；

图3(b)是本发明的双模式低噪声放大器在高线性度模式下工艺角为tt、电压分别为1.6V、1.8V、2.0V时S11随温度变化曲线图；

图3(c)是本发明的双模式低噪声放大器在高线性度模式下工艺角为tt、电压分别为1.6V、1.8V、2.0V时NF随温度变化曲线图；

图3(d)是本发明的双模式低噪声放大器在高线性度模式下工艺角为tt、电压分别为1.6V、1.8V、2.0V时P1dB随温度变化曲线图。

具体实施方式

下面结合附图，进一步具体说明本发明一种双模式低噪声放大器。

参照图1，本发明所提供的一种双模式低噪声放大器由全差分低噪声放大器与双模式复制型偏置电路组合构成该放大器电路有正、负两路输入、输出，该两路电路完全对称设计。RF_op为差分放大器的正输出端；RF_on为差分放大器的负输出端。

所述LNA核心电路中，第一NMOS管NM1漏极与第三NMOS管NM3源极相连；第二NMOS管NM2漏极与第四NMOS管NM4源极相连；第三NMOS管NM3漏极与第一PMOS管PM1漏极相连；第四NMOS管NM4漏极与第二PMOS管PM2漏极相连；第三NMOS管NM3的栅极及NM4的栅极分别与第一电阻R1、第二电阻R2的一端相连；第一电阻R1、第二电阻R2的另一端接电源电压VDD；第一PMOS管PM1的源极、第二PMOS管PM2的源极分别与电源电压VDD相连；第一PMOS管PM1、第二PMOS管PM2的栅极分别接第三偏置电压Vbias3；第一NMOS管NM1源极与栅极间连接第一电容C1，第一NMOS管NM1源极与第一电感L1一端相连；第二NMOS管NM2源极与栅极间连接第二电容C2；第二NMOS管NM2源极与第二电感L2一端相连；第一电感L1另一端、第二电感L2另一端分别与作为全差分电路尾电流源的第五NMOS管NM5的漏极相连；第五NMOS管NM5源极接地，第五NMOS管NM5栅极接第五电阻R5的一端，第五电阻R5另一端接第二偏置电压Vbias2；第一NMOS管NM1栅极与第三电感L3一端相连，第三电感L3另一端接输入信号并与第三电阻R3一端相连，第三电阻R3另一端接第一偏置电压Vbias1；第二NMOS管NM2栅极与第四电感L4一端相连，第四电感L4另一端接输入信号并与第四电阻R4一端相连，第四电阻R4另一端接第一偏置电压Vbias1；第三电容C3一端分别与第二NMOS管NM2漏极及第四NMOS管NM4源极相连，第三电容C3另一端与第三NMOS管NM3的栅极相连；第四电容C4的一端分别与第一NMOS管NM1的漏极及第三NMOS管NM3的源极相连，第四电容C4另一端与第四NMOS管NM4的栅极相连；共模反馈电路CMFB正极与全差分电路的差分输出信号的正输出端连接，负极与差分输出信号的负输出端连接，共模反馈电路CMFB的输出与第五NMOS管NM5的栅极相连。

参照图1所述双模式开关可控的复制型偏置电路中，第七NMOS管NM7漏极与第九NMOS管NM9源极相连；第八NMOS管NM8漏极与第十NMOS管NM10源极相连；第九NMOS管NM9漏极与第三PMOS管PM3的漏极相连；第十NMOS管NM10漏极与第四PMOS管PM4的漏极相连；第九NMOS管NM9栅极、第十NMOS管NM10栅极分别与第六电阻R6、第七电阻R7的一端相连；第六电阻R6、第七电阻R7的另一端以及第三PMOS管PM3、第四PMOS管PM4的源极分别与电源VDD相连；第三PMOS管PM3栅极源第四PMOS管PM4栅极相连同时连接第三偏置电压Vbias3；第三PMOS管PM3的栅极与漏极相连；第七NMOS管NM7栅极与第八NMOS管NM8栅极相连同时接第一偏置Vbias1；第七NMOS管NM7源极与第十一NMOS管NM11漏极相连；第八NMOS管NM8源极与第十二NMOS管NM12漏极相连；第十一NMOS管NM11栅极、第十二NMOS管NM12栅极与第六NMOS管NM6栅极相连同时接第二偏置电压Vbias2；第十一NMOS管NM11源极、第十二NMOS管NM12源极、第六NMOS管NM6源极都接地；第六NMOS管NM6栅极与漏极相连同时漏极与基准电流源Iref相连；基准电流源Iref的另一端接电源；单刀双掷开关S的动端a端与第八NMOS管NM8漏极相连、动端b端与第十二NMOS管NM12栅极相连、不动端c端与第八NMOS管NM8栅极相连。

模式偏置电路，其PM4的栅极接差分放大电路的Vbise3，单刀双掷开关S的c端接差分放大电路的Vbise1，单刀双掷开关S的b端接差分放大电路的Vbise2。

参照图1，第六NMOS管分别与第十一NMOS管、第十二NMOS管、第三PMOS管构成电流镜，这样偏置电路的左边一列支路电流由基准电流源Iref控制，而右边的支路则完全复制了差分放大电路的结构，通过设计电路器件尺寸使得两路电流完全一致，从图2可以看出，右边的支路与左边的支路电流完全一样，这样就实现了基准电流源控制了整个低噪声放大电路中的电流，这样使得电路中的工作电流不再受PVT变化的影响。

图2所示为本发明的双模式低噪声放大器在高增益模式下工艺角为tt、电压分别为1.6V、1.8V、2.0V时S21(a)、S11(b)、NF(c)、P1dB(d)随温度变化曲线图。可以看出随温度在-40℃到85℃之间变化时，本发明所提供的低噪声放大器在高增益模式下的增益在1.6V、1.8V、2V不同的电源电压下维持在10dB-12dB；此时的S11均小于-10dB，电路输入匹配良好；噪声系数维持在2～3dB之间，噪声性能较好；1dB压缩点小于-10，且大于-15，线性度一般。说明了本发明在高增益模式时增益以及噪声性能好，且抑制了PVT变化对电路性能的影响。

图3所示为本发明的双模式低噪声放大器在高线性度模式下工艺角为tt、电压分别为1.6V、1.8V、2.0V时S21(a)、S11(b)、NF(c)、P1dB(d)随温度变化曲线图。可以看出随温度在-40℃到85℃之间变化时，本发明所提供的低噪声放大器在高增益模式下的增益在1.6V、1.8V、2V不同的电源电压下维持在4dB-6dB；此时的S11均小于-10dB，电路输入匹配良好；噪声系数维持在2.5～4.5dB之间，噪声性能一般；1dB压缩点维持在-3dBm～1dBm之间，线性度较好。说明了本发明在高线性度模式时线性度较高，且抑制了PVT变化对电路性能的影响。

综上所述，本发明提出的双模式低噪声放大器提供了高增益与高线性度模式，且在两种模式下均有较好的性能有效地抑制了PVT变化对电路的影响，这为接收机前端电路提供了两种工作模式，解决了载波泄漏问题，在超高频RFID接收机前端电路中具有广阔的应用前景。对该技术领域的普通技术人员而言，根据以上实施类可以很容易联想其他的优点和变形。因此，本发明并不局限于上述具体实例，其仅仅作为例子对本发明的一种形态进行详细、示范性的说明。在不背离本发明宗旨的范围内，本领域普通技术人员根据上述具体实例通过各种等同替换所得到的技术方案，均应包含在本发明的权利要求范围及其等同范围之内。

Claims

1.一种双模式低噪声放大器，其特征在于，该放大器包含低噪声放大器核心电路和双模式开关可控的复制型偏置电路，且双模式开关可控的复制型偏置电路为低噪声放大器核心电路提供所需的所有偏置；通过控制双模式开关可控的复制型偏置电路的单刀双掷单刀双掷开关S来使低噪声放大器核心电路工作于不同的两种状态，即高增益模式和高线性度模式；其中，当单刀双掷单刀双掷开关S的不动端c连接单刀双掷单刀双掷开关S的动端a时，低噪声放大器核心电路工作于高线性度模式；当单刀双掷单刀双掷开关S的不动端c连接单刀双掷单刀双掷开关S的触点动端b时，低噪声放大器核心电路工作于高增益模式；高增益模式时该偏置电路提供给放大电路跨导管低的偏置电压，保证跨导管工作在饱和区；高线性度时该偏置电路提供给放大电路跨导管高的偏置电压，使其工作在线性区，此时放大电路具有较高的线性度；

其中：

所述低噪声放大器核心电路中，第一NMOS管NM1漏极与第三NMOS管NM3源极相连；第二NMOS管NM2漏极与第四NMOS管NM4源极相连；第三NMOS管NM3漏极与第一PMOS管PM1漏极相连；第四NMOS管NM4漏极与第二PMOS管PM2漏极相连；第三NMOS管NM3的栅极及NM4的栅极分别与第一电阻R1、第二电阻R2的一端相连；第一电阻R1、第二电阻R2的另一端接电源电压VDD；第一PMOS管PM1的源极、第二PMOS管PM2的源极分别与电源电压VDD相连；第一PMOS管PM1、第二PMOS管PM2的栅极分别接第三偏置电压Vbias3；第一NMOS管NM1源极与栅极间连接第一电容C1，第一NMOS管NM1源极与第一电感L1一端相连；第二NMOS管NM2源极与栅极间连接第二电容C2；第二NMOS管NM2源极与第二电感L2一端相连；第一电感L1另一端、第二电感L2另一端分别与第五NMOS管NM5的漏极相连；第五NMOS管NM5源极接地，第五NMOS管NM5栅极接第五电阻R5的一端，第五电阻R5另一端接第二偏置电压Vbias2；第一NMOS管NM1栅极与第三电感L3一端相连，第三电感L3另一端接输入信号并与第三电阻R3一端相连，第三电阻R3另一端接第一偏置电压Vbias1；第二NMOS管NM2栅极与第四电感L4一端相连，第四电感L4另一端接输入信号并与第四电阻R4一端相连，第四电阻R4另一端接第一偏置电压Vbias1；第三电容C3一端分别与第二NMOS管NM2漏极及第四NMOS管NM4源极相连，第三电容C3另一端与第三NMOS管NM3的栅极相连；第四电容C4的一端分别与第一NMOS管NM1的漏极及第三NMOS管NM3的源极相连，第四电容C4另一端与第四NMOS管NM4的栅极相连；共模反馈电路CMFB正极与第三 NMOS管NM3的漏端连接，共模反馈电路CMFB负极与第四NMOS管NM4的漏端连接，共模反馈电路CMFB的输出与第五NMOS管NM5的栅极相连；

所述双模式开关可控的复制型偏置电路中，第七NMOS管NM7漏极与第九NMOS管NM9源极相连；第八NMOS管NM8漏极与第十NMOS管NM10源极相连；第九NMOS管NM9漏极与第三PMOS管PM3的漏极相连；第十NMOS管NM10漏极与第四PMOS管PM4的漏极相连；第九NMOS管NM9栅极、第十NMOS管NM10栅极分别与第六电阻R6、第七电阻R7的一端相连；第六电阻R6、第七电阻R7的另一端以及第三PMOS管PM3、第四PMOS管PM4的源极分别与电源VDD相连；第三PMOS管PM3栅极源第四PMOS管PM4栅极相连同时导出第三偏置电压Vbias3；第三PMOS管PM3的栅极与漏极相连；第七NMOS管NM7栅极与第八NMOS管NM8栅极相连同时导出第一偏置Vbias1；第七NMOS管NM7源极与第十一NMOS管NM11漏极相连；第八NMOS管NM8源极与第十二NMOS管NM12漏极相连；第十一NMOS管NM11栅极、第十二NMOS管NM12栅极与第六NMOS管NM6栅极相连同时导出第二偏置电压Vbias2；第十一NMOS管NM11源极、第十二NMOS管NM12源极、第六NMOS管NM6源极都接地；第六NMOS管NM6栅极与漏极相连同时漏极与基准电流源Iref相连；基准电流源Iref的另一端接电源；单刀双掷开关S的动端a端与第八NMOS管NM8漏极相连、动端b端与第十二NMOS管NM12栅极相连、不动端c端与第八NMOS管NM8栅极相连。