CN103248324B - 一种高线性度低噪声放大器 - Google Patents

Abstract

本发明提出了一种高线性度低噪声放大器。所述放大器通过共模反馈电路从全差分放大器的两个差分输出端检测到二个共模电平，并调节放大器的偏差电流输出反馈电压到尾电流源的栅极，增大尾电流源的过驱动电压，进而提高输入电流，达到提高线性度的目的，解决了由于输出共模电平不稳定而引起的非线性失真。本发明用来解决当前超高频RFID接收机零中频接收机中存在的载波泄漏问题，在接收存在大阻塞信号时，不失真地线性放大微弱的有用信号；此外，引入的级间交叉耦合电容，用来增大功率增益，具有低噪声系数、低功耗、高线性度的优点。

Description

一种高线性度低噪声放大器

技术领域

本发明属于射频集成电路设计领域，具体涉及一种高线性度低噪声放大器。

背景技术

近年来，无线通信技术得到迅猛的发展，在社会生活中扮演着越来越重要的角色。无线通信的发展对收发机前端电路提出了更高的要求。

低噪声放大器LNA（LowNoiseAmplifier）作为接收机前端第一级，其性能的好坏直接影响了整个接收机系统的性能，系统总的噪声系数取决于第一级低噪声放大器的噪声性能。除了系统的整体噪声以外，无论是发射还是接收数据，天线会持续发射很大的载波信号，载波信号通过环行器或定向耦合器泄漏进入接收机前端，能量可以达到0dBm以上，远远大于接收信号的能量。又由于大部分通信系统中接收和发送信号为同一载波频率，无法在接收机前端通过射频带通滤波器将泄漏的载波信号滤除，使得接收机前端产生减敏和阻塞，严重影响了接收链路的动态范围。

总结以上，如何在保证一定灵敏度的情况下,抑制载波泄漏对接收机造成的影响，是提高接收机性能的关键。这就对接收机射频前端电路提出了性能要求，LNA不再只关注噪声性能，更多需要注重线性度，以使其能在接受到大的阻塞信号的同时能够线性放大微弱的有用信号。

目前，通信系统中载波泄漏问题在射频识别（RadioFrequencyIdentification）技术中尤为突出，且研究发现，更适合未来，特别是商业供应链中应用的是超高频频段系统，因此，本发明的仿真频率设定为超高频频段。

图1所示为一种典型的差分低噪声放大器。NM1、NM3以及NM2、NM4构成共源共栅结构提供了低噪声放大器的增益，同时降低了NM1、NM2的漏极电容所产生的密勒效应，并且提高了输入与输出之间的隔离度。

L1、L2、L3、L4用来实现匹配使得输入阻抗为50欧姆，其中L1、L2作为源级负反馈电阻，调节L3、L4用来控制整个低噪放工作的频点，而在NM1、NM2上分别并联电容C1、C2可以提高两个MOS管的栅源电容Cgs，增加了控制电感的裕度。

发明内容

本发明针对现有技术的不足，为了满足射频电路前端对线性度的要求，提出一种高线性度低噪声放大器。所述放大器包括了全差分放大器与共模反馈电路（Common-Feedback,CMFB）两个模块，通过全差分放大器的差分输出端检测出共模电平，并由共模反馈电路CMFB负反馈给尾电流源的栅极，提高工作电流，以增大线性度；该放大器电路有正、负两路输入、输出，该两路电路完全对称设计。

本发明为解决上述技术问题，采用如下技术方案：

一种高线性度低噪声放大器，包含全差分放大器和共模反馈电路；所述全差分放大器的差分输出端输出共模电平，并由所述共模反馈电路负反馈给尾电流源的栅极；所述共模反馈电路，其正极与所述全差分放大器的差分输出信号的正输出端连接，负极与所述全差分放大器的差分输出信号的负输出端连接。

所述全差分放大器由典型的全差分电路与交叉耦合电容共同构成；所述典型的全差分电路包括第一NMOS管到第五NMOS管、第七PMOS管、第八PMOS管、第一到第四电感、第一电容、第二电容、第三电阻、第四电阻；所述交叉耦合电容包括了第三电容、第四电容、第一电阻、第二电阻；

所述典型的全差分电路的连接方法如下：第一NMOS管漏极与第三NMOS管源极相连；第二NMOS管漏极与第四NMOS管源极相连；第三NMOS管漏极与第七PMOS管漏极相连；第四NMOS管漏极与第八PMOS管漏极相连；第三NMOS管栅极、第四NMOS管栅极、第七PMOS管源极、第八PMOS管源极与电源相连；第七PMOS管栅极、第八PMOS管栅极接第三偏置电压；第一NMOS管源极与栅极间连接第一电容，第一NMOS管源极与第一电感一端相连；第二NMOS管源极与栅极间连接第二电容；第二NMOS管源极与第二电感一端相连；第一电感另一端、第二电感另一端与作为全差分电路尾电流源的第五NMOS管的漏极相连；第五NMOS管源极接地，栅极接第二偏置电压；第一NMOS管栅极与第三电感一端相连，第三电感另一端接输入信号并与第三电阻一端相连，第三电阻另一端接第一偏置电压；第二NMOS管栅极与第四电感一端相连，第四电感另一端接输入信号并与第四电阻一端相连，第四电阻另一端接第一偏置电压；

所述典型的全差分电路与交叉耦合电容的连接方法如下：第三电容的一端与第二NMOS管的漏极及第四NMOS管的源极相连，另一端与第三NMOS管的栅极相连；第一电阻的一端与第三NMOS管的栅极相连，另一端与电源相连；第四电容的一端与第一NMOS管的漏极及第三NMOS管的源极相连，另一端与第四NMOS管的栅极相连；第二电阻的一端与第四NMOS管的栅极相连，另一端与电源相连。

所述第三电容、第四电容均为标准CMOS工艺支持的电容。

所述共模反馈电路包括第一PMOS管到第六PMOS管和第六NMOS管；其中，第五PMOS管源极、第六PMOS管源极与电源相连；第五PMOS管栅极、第六PMOS管栅极与第六电阻一端相连，第六电阻另一端与偏置电压相连；第二PMOS管栅极、第三PMOS管栅极与第七电阻一端相连，第七电阻另一端与参考电压相连；第一PMOS管源极与第二PMOS管源极、第五PMOS管漏极相连；第三PMOS管源极与第四PMOS管源极、第六PMOS管漏极相连；第一PMOS管漏极与第四PMOS管漏极相连；第一PMOS管栅极与第四PMOS管栅极分别作为共模反馈电路的正、负输入端；共模电压与参考电压相比较，所得的电压误差也就是共模反馈电路的反馈电压，该反馈电压通过第六NMOS管的栅极输出，第六NMOS管的栅极与漏极相连。

所述共模反馈电路输出电压负反馈给尾电流源第五NMOS管的栅极，并在第五NMOS管栅极与第二偏置电压之间接第五电阻。

本发明的有益效果是：本发明提出了一种高线性度低噪声放大器。所述放大器通过共模反馈电路CMFB从全差分放大器的两个差分输出端检测到共模电平，并输出反馈电压到尾电流源的栅极，从而增大了尾电流源的过驱动电压，进而提高了工作电流达到提高线性度的目的，同时又解决了由于输出共模电平不稳定而引起的非线性失真；此外，交叉耦合电容，用来增大增益，并减小噪声系数以提高噪声性能，该结构具有低噪声系数、低功耗、高线性度的优点。本发明用来解决当前零中频接收机中存在的载波泄漏问题，提高低噪声放大器的线性度，使其能够在存在大的阻塞信号的同时，不失真地线性放大微弱的有用信号。

附图说明

图1是一种典型的差分低噪声放大器结构；

图2是本发明提供的一种高线性度低噪声放大器结构；

图3是本发明采用的一种共模反馈电路结构；

图4是典型的差分低噪声放大器的噪声系数示意图；

图5是本发明的高线性度低噪声放大器的噪声系数示意图；

图6是典型的差分低噪声放大器的输入三阶交调点(IIP3)示意图；

图7是本发明高线性度低噪声放大器的输入三阶交调点(IIP3)示意图。

具体实施方式

下面结合附图，进一步具体说明本发明一种高线性度低噪声放大器。

参照图2，本发明所提供的一种高线性度低噪声放大器由差分放大器和负反馈电路组合构成，以及差分放大器采用典型的全差分电路与交叉耦合电容结构。该放大器电路有正、负两路输入、输出，该两路电路完全对称设计。RF_op为差分放大器的正输出端；RF_on为差分放大器的负输出端。

所述典型的全差分电路包括第一NMOS管到第五NMOS管、第七PMOS管PM7、第八PMOS管PM8、第一到第四电感、第一电容C1、第二电容C2、第三电阻R3、第四电阻R4；所述交叉耦合电容包括了第三电容C3、第四电容C4、第一电阻R1、第二电阻R2；

所述典型的全差分电路的连接方法如下：第一NMOS管NM1漏极与第三NMOS管NM3源极相连；第二NMOS管NM2漏极与第四NMOS管NM4源极相连；第三NMOS管NM3漏极与第七PMOS管PM7漏极相连；第四NMOS管NM4漏极与第八PMOS管PM8漏极相连；第三NMOS管NM3栅极、第四NMOS管NM4栅极、第七PMOS管PM7源极、第八PMOS管PM8源极与电源Vdd相连；第七PMOS管PM7栅极、第八PMOS管PM8栅极接第三偏置电压Vbias3；第一NMOS管NM1源极与栅极间连接第一电容C1，第一NMOS管NM1源极与第一电感L1一端相连；第二NMOS管NM2源极与栅极间连接第二电容C2；第二NMOS管NM2源极与第二电感L2一端相连；第一电感L1另一端、第二电感L2另一端与作为全差分电路尾电流源的第五NMOS管NM5的漏极相连；第五NMOS管NM5源极接地，栅极接第二偏置电压Vbias2；第一NMOS管NM1栅极与第三电感L3一端相连，第三电感L3另一端接输入信号并与第三电阻R3一端相连，第三电阻R3另一端接第一偏置电压Vbias1；第二NMOS管NM2栅极与第四电感L4一端相连，第四电感L4另一端接输入信号并与第四电阻R4一端相连，第四电阻R4另一端接第一偏置电压Vbias1；

所述典型的全差分电路与交叉耦合电容的连接方法如下：第三电容C3的一端与第二NMOS管NM2的漏极及第四NMOS管NM4的源极相连，另一端与第三NMOS管NM3的栅极相连；第一电阻R1的一端与第三NMOS管NM3的栅极相连，另一端与电源Vdd相连；第四电容C4的一端与第一NMOS管NM1的漏极及第三NMOS管NM3的源极相连，另一端与第四NMOS管NM4的栅极相连；第二电阻R2的一端与第四NMOS管NM4的栅极相连，另一端与电源Vdd相连。

参照图3，所述共模反馈电路包括第一PMOS管到第六PMOS管和第六NMOS管，由四个PMOS管相互并联来检测差分放大器输出端的共模电压；其中，第五PMOS管PM5源极、第六PMOS管PM6源极与电源Vdd相连；第五PMOS管PM5栅极、第六PMOS管PM6栅极与第六电阻R6一端相连，第六电阻R6另一端与偏置电压Vbias相连；第二PMOS管PM2栅极、第三PMOS管PM3栅极与第七电阻R7一端相连，第七电阻R7另一端与参考电压Vref相连；第一PMOS管PM1源极与第二PMOS管PM2源极、第五PMOS管PM5漏极相连；第三PMOS管PM3源极与第四PMOS管PM4源极、第六PMOS管PM6漏极相连；第一PMOS管PM1漏极与第四PMOS管PM4漏极相连；第一PMOS管PM1栅极与第四PMOS管PM4栅极分别作为共模反馈电路的正、负输入端；共模电压与参考电压Vref相比较，所得的电压误差也就是共模反馈电路的反馈电压，该反馈电压通过第六NMOS管NM6的栅极输出，第六NMOS管NM6的栅极与漏极相连。

共模反馈电路，其正极接在信号的正输出端RF_op，也就是第三NMOS管NM3与第七PMOS管PM7之间，其负极接在信号的负输出端RF_on，也就是第四NMOS管NM4与第八PMOS管PM8之间；其输出端接在差分电路的尾电流源的栅极，也就是第五NMOS管NM5的栅极；

参照图3，通过共模反馈电路CMFB检测到输出端共模电平，并与电路内部参考电压Vref比较得出输出反馈电压Vcmfb，加在尾电流源NM5的栅极，这样NM5的栅源电压V_GS提高了，由公式：

$I_{\mathrm{SS}}=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}\frac{W}{L}{(V_{\mathrm{GS}}-V_{\mathrm{TH}})}^2$

式中I_SS为尾电流源提供的电流值，V_TH为尾电流源NMOS的阈值电压，μ_nC_ox为工艺常数，W/L为MOS管的宽长比。

可知：当栅源电压V_GS提高，I_SS也随着提高，增加了工作电流，从而提高了输入线性度，线性度的指标为输入三阶交调点(IIP3),而IIP3由输入线性度与输出线性度共同决定，对于输入线性度，本发明的共模反馈电路可以提高，而对于输出，常通过保证输出信号不进入电压限制区来实现。

然而较大的输入电流常使输出直流点偏低，从而形成输出电压限制，所以我们常采用PMOS管作为负载，本发明采用第七PMOS管PM7与第八PMOS管PM8作为负载，且管子尺寸为大尺寸。运用PMOS管作为负载存在着差分电路特有的问题：输出共模电平不稳定。本发明引入了共模反馈电路，一方面增大了输入电流来提高输入线性度，另一方面在高增益放大器中，输出共模电平对器件的特性和失配相当敏感，该共模反馈电路可以检测出二个输出端的共模电平，并有根据地调节放大器的偏差电流。

交叉耦合电容结构中，第三电容C3与第四电容C4将放大管第一NMOS管NM1与第二NMOS管NM2放大后的信号分别耦合到第三NMOS管NM3与第四NMOS管NM4的栅极再次放大，增大了放大器的增益。同时，该耦合电容减小了放大管第一NMOS管NM1与第二NMOS管NM2的栅漏电容C_GD对噪声性能的影响。

图4所示为典型的差分低噪声放大器的噪声系数NF(NoiseFigure)示意图。可以看出，在频率为900MHZ的时候低噪声放大器的噪声系数为2.86dB；图5所示为本发明的高线性度低噪声放大器的噪声系数NF示意图。可以看出，在频率为900MHZ的时候低噪声放大器的噪声系数为2.62dB。通过比较图4与图5可知，本发明的高线性度低噪声放大器噪声系数比典型的差分低噪声放大器的噪声系数在频率为900MHz的时候低了将近0.3dB,说明了本发明的噪声性能较好。

图6所示为典型的差分低噪声放大器的输入三阶交调点IIP3(Input3rdorderinterceptpoint)示意图。可以看出，在频率为900MHz的时候，低噪声放大器的输入三阶交调点IIP3为-9.0dBm；图7所示为本发明高线性度低噪声放大器的输入三阶交调点IIP3示意图。可以看出，在频率为900MHZ的时候，低噪声放大器的输入三阶交调点IIP3为-5.4dBm。通过比较图6与图7可知，本发明的高线性度低噪声放大器的输入三阶交调点IIP3在工作频点为900MHz时比典型的差分低噪声放大器高3.6dB左右。说明了本发明的线性度比较好。

综上所述，本发明提出的高线性度低噪声放大器具有线性度高、噪声系数小的优点，在超高频RFID接收机前端电路中具有广阔的应用前景。

对该技术领域的普通技术人员而言，根据以上实施类可以很容易联想其他的优点和变形。因此，本发明并不局限于上述具体实例，其仅仅作为例子对本发明的一种形态进行详细、示范性的说明。在不背离本发明宗旨的范围内，本领域普通技术人员根据上述具体实例通过各种等同替换所得到的技术方案，均应包含在本发明的权利要求范围及其等同范围之内。

Claims (3)

1.一种高线性度低噪声放大器，其特征在于，包含全差分放大器和共模反馈电路；所述全差分放大器的差分输出端输出共模电平，并由所述共模反馈电路负反馈给全差分放大器尾电流源的栅极；所述共模反馈电路，其正极与所述全差分放大器的差分输出信号的正输出端连接，负极与所述全差分放大器的差分输出信号的负输出端连接；

所述全差分放大器由典型的全差分电路与交叉耦合电容共同构成；所述典型的全差分电路包括第一至第五NMOS管、第七PMOS管、第八PMOS管、第一到第四电感、第一电容、第二电容、第三电阻、第四电阻；所述交叉耦合电容包括了第三电容、第四电容、第一电阻、第二电阻；

所述典型的全差分电路的连接如下：第一NMOS管(NM1)漏极与第三NMOS管(NM3)源极相连；第二NMOS管(NM2)漏极与第四NMOS管(NM4)源极相连；第三NMOS管(NM3)漏极与第七PMOS管(PM7)漏极相连；第四NMOS管(NM4)漏极与第八PMOS管(PM8)漏极相连；第三NMOS管(NM3)栅极、第四NMOS管(NM4)栅极、第七PMOS管(PM7)源极、第八PMOS管(PM8)源极分别与电源(Vdd)相连；第七PMOS管(PM7)栅极、第八PMOS管(PM8)栅极分别接第三偏置电压(Vbias3)；第一NMOS管(NM1)源极与栅极间连接第一电容(C1)，第一NMOS管(NM1)源极与第一电感(L1)一端相连；第二NMOS管(NM2)源极与栅极间连接第二电容(C2)；第二NMOS管(NM2)源极与第二电感(L2)一端相连；第一电感(L1)另一端、第二电感(L2)另一端分别与作为全差分电路尾电流源的第五NMOS管(NM5)的漏极相连；第五NMOS管(NM5)源极接地，第五NMOS管(NM5)栅极接第二偏置电压(Vbias2)；第一NMOS管(NM1)栅极与第三电感(L3)一端相连，第三电感(L3)另一端接输入信号并与第三电阻(R3)一端相连，第三电阻(R3)另一端接第一偏置电压(Vbias1)；第二NMOS管(NM2)栅极与第四电感(L4)一端相连，第四电感(L4)另一端接输入信号并与第四电阻(R4)一端相连，第四电阻(R4)另一端接第一偏置电压(Vbias1)；

所述典型的全差分电路与交叉耦合电容的连接方法如下：第三电容(C3)一端分别与第二NMOS管(NM2)漏极及第四NMOS管(NM4)源极相连，第三电容(C3)另一端与第三NMOS管(NM3)的栅极相连；第一电阻(R1)的一端与第三NMOS管(NM3)的栅极相连，第一电阻(R1)另一端与电源(Vdd)相连；第四电容(C4)的一端分别与第一NMOS管(NM1)的漏极及第三NMOS管(NM3)的源极相连，第四电容(C4)另一端与第四NMOS管(NM4)的栅极相连；第二电阻(R2)的一端与第四NMOS管(NM4)的栅极相连，第二电阻(R2)另一端与电源(Vdd)相连；

所述共模反馈电路包括第一至第六PMOS管和第六NMOS管；其中，第五PMOS管(PM5)源极、第六PMOS管(PM6)源极分别与电源(Vdd)相连；第五PMOS管(PM5)栅极、第六PMOS管(PM6)栅极分别与第六电阻(R6)一端相连，第六电阻(R6)另一端与偏置电压(Vbias)相连；第二PMOS管(PM2)栅极、第三PMOS管(PM3)栅极分别与第七电阻(R7)一端相连，第七电阻(R7)另一端与参考电压(Vref)相连；第一PMOS管(PM1)源极分别与第二PMOS管(PM2)源极、第五PMOS管(PM5)漏极相连；第三PMOS管(PM3)源极分别与第四PMOS管(PM4)源极、第六PMOS管(PM6)漏极相连；第二PMOS管(PM2)漏极与第三PMOS管(PM3)漏极、第六NMOS管(NM6)漏极相连；第一PMOS管(PM1)漏极与第四PMOS管(PM4)漏极以及第六NMOS管(NM6)的源极同时与地相连；第一PMOS管(PM1)栅极与第四PMOS管(PM4)栅极分别作为共模反馈电路的正、负输入端；共模电压与参考电压(Vref)相比较，所得的电压误差也就是共模反馈电路的反馈电压，该反馈电压通过第六NMOS管(NM6)栅极输出，第六NMOS管(NM6)的栅极与漏极相连。

2.如权利要求1所述的一种高线性度低噪声放大器，其特征在于，所述第三电容(C3)、第四电容(C4)均为标准CMOS工艺支持的电容。

3.如权利要求1或2所述的一种高线性度低噪声放大器，其特征在于，所述共模反馈电路输出电压负反馈给全差分放大器尾电流源第五NMOS管(NM5)的栅极，并在第五NMOS管(NM5)栅极与第二偏置电压(Vbias2)之间接第五电阻(R5)。