CN103714851A - 多位电阻测量的方法和电路 - Google Patents

Abstract

本发明涉及一种多位电阻测量的方法和电路。一个实例实施例是一种用于确定存储单元的二进制值的方法，所述二进制值由所述存储单元的电阻电平表示。所述方法包括反复将具有不同电容的分路电容器充电，直到选定分路电容器导致所述电压在预定时间范围内通过所述存储单元衰减到参考电压。根据所述选定分路电容器而确定所述存储单元的最高有效位的二进制值。然后将所述选定分路电容器充电到第二电压，并根据所述选定分路电容器处的所述第二电压通过所述存储单元的衰减，确定所述存储单元的最低有效位的二进制值。

Description

多位电阻测量的方法和电路

技术领域

本发明涉及计算机存储器，更具体地说，涉及确定存储单元的电阻电平。

背景技术

典型的半导体计算机存储器在半导体衬底上制造，这些半导体衬底包括具有大量物理存储单元的阵列。通常，将二进制数据的一位表示为与存储单元关联的物理参数的变化。常用的物理参数包括金属氧化物场效应晶体管（MOSFET）的阈值电压变化（由于存储在非易失性电可擦式可编程只读存储器（EEPROM）中的浮栅或阱层中的电荷量所致）、相变随机存取存储器（PRAM）或双向通用存储器（OUM）中的相变存储元件的电阻变化，以及易失性动态随机存取存储器（DRAM）中的电荷存储变化。

增加存储在单个物理半导体存储单元中的位数是一种有效的降低每位制造成本的方法。当物理参数的变化可以与多个位值关联时，数据的多个位还可以存储在单个存储单元中。这种多位存储单元通常称为多电平单元（MLC）。计算机存储器件和电路设计中的重要工作是致力于最大化要存储在单个物理存储单元中的位数。对于存储级存储器尤其如此，例如通常用作大容量存储器件的流行的非易失性闪存。

半导体存储单元中的多位存储的基本要求是具有物理参数变化范围以便容纳多个非重叠的值带。n位单元需要的带数是2ⁿ。2位单元需要4个带，3位单元需要8个带，依此类推。因此，半导体存储单元中的物理参数的可用范围是多位存储装置的一个限制因素。

发明内容

本发明的一个实例是一种用于确定存储单元的二进制值的方法。所述存储单元的所述二进制值由所述存储单元的电阻电平表示，并且包括最高有效位和最低有效位。所述方法包括反复将具有不同电容的分路电容器（shunt capacitor）充电到第一电压，直到选定分路电容器导致所述第一电压在预定时间范围内通过所述存储单元衰减到第一参考电压。根据所述选定分路电容器而确定所述存储单元的所述最高有效位的二进制值。然后在确定所述存储单元的所述最高有效位的所述二进制值之后，将所述选定分路电容器充电到第二电压。根据所述选定分路电容器处的所述第二电压通过所述存储单元的衰减，确定所述存储单元的所述最低有效位的二进制值。

本发明的另一个实例是一种用于确定存储单元的二进制值的电路。所述电路包括多个分路电容器，它们具有不同的电容，并且被配置为选择性地与所述存储单元耦合。所述电路另外包括控制器，其被配置为反复将所述分路电容器充电到第一电压，直到选定分路电容器导致所述第一电压在预定时间范围内通过所述存储单元衰减到第一参考电压。所述控制器还根据所述选定分路电容器而确定所述存储单元的所述最高有效位的二进制值，在确定所述存储单元的所述最高有效位的所述二进制值之后，将所述选定分路电容器充电到第二电压，并且根据所述选定分路电容器处的所述第二电压通过所述存储单元的衰减，确定所述存储单元的所述最低有效位的二进制值。

附图说明

图1示出本发明构想的用于确定存储单元的二进制值的电路的一个实例实施例；

图2示出用于通过检测计数器上溢确定四位存储单元的两个最高有效位的实例过程流程；

图3示出用于通过检测计数器下溢确定四位存储单元的两个最高有效位的实例过程流程；

图4示出用于确定存储单元的二进制值的电路的另一个实例实施例；

图5示出本发明构想的用于确定存储单元的二进制值的实例方法。

具体实施方式

参考本发明的实施例描述本发明。在本发明的描述中，对图1-5进行参考。当参考附图时，使用相同的参考标号指示所有附图中示出的相同结构和元素。

图1示出本发明构想的用于确定存储单元106的二进制值的电路102的一个实例实施例。系统包括存储阵列104以便存储信息。存储阵列104包括多个存储单元。每个存储单元可以被编程为特定电阻电平，随后可以读取该特定电阻电平。因此，存储阵列104通常使用存储单元的电阻表示存储在其中的二进制数据。在一个实施例中，每个存储单元可以通过在其中存储不同的电阻电平，表示数据的多个位。因此，存储单元106的二进制值包括最高有效位（MSB）和最低有效位（LSB）。

电路102包括具有不同电容的多个分路电容器（C₁、C₂、C₃）。在一个实施例中，分路电容器的每个电容之间的比率具有对数关系。分路电容器被配置为选择性地与存储单元106耦合。例如，电路102可以在每个分路电容器中包括存取晶体管110，其被配置为将存储单元106电耦合到选定分路电容器。

如下面更详细描述的，电路102包括控制器112，其被配置为反复将分路电容器充电到第一电压。反复操作继续，直到选定分路电容器导致第一电压在预定时间范围内通过存储单元106衰减到第一参考电压（V_ref）。存储单元106的最高有效位的二进制值基于选定分路电容器。

控制器112然后在确定存储单元的最高有效位的二进制值之后，将选定分路电容器充电到第二电压。根据选定分路电容器中的第二电压通过存储单元106的衰减，确定存储单元106的最低有效位的二进制值。在一个实施例中，第一电压和第二电压相等。

电路可以包括计数器114，其被配置为对时钟脉冲进行计数，直到第一电压衰减到第一参考电压（V_ref）。在一个实施例中，选定分路电容器是所述分路电容器中导致计数器上溢并具有最小电容的一个分路电容器。如在此使用的，术语上溢意味着计数器到达其最高的可能计数值。在另一个实施例中，选定分路电容器是所述分路电容器中导致计数器下溢并具有最小电容的一个分路电容器。如在此使用的，术语下溢意味着计数器保持在其最低的可能计数值。

图2示出用于通过检测计数器上溢确定四位存储单元的两个最高有效位的实例过程流程。计数器使用快速时钟信号，并且被设计为在t=R₀ ¹⁶C*(logV_BL(0)-logV_ref)时上溢，其中V_BL(0)是分路电容器最初被充电到的第一电压。过程流程忽略计数器下溢。

图3示出用于通过检测计数器下溢确定四位存储单元的两个最高有效位的实例过程流程。计数器使用慢速时钟信号。过程流程忽略计数器上溢。

返回到图1，在一个实施例中，存储单元106的最低有效位的二进制值基于从第二电压衰减到第二参考电压（V_ref）的时间。计数器114被配置为在二进制时钟脉冲计数116中对时钟脉冲进行计数，直到第二电压衰减到第二参考电压。在特定实施例中，最低有效位的二进制值完全基于二进制时钟脉冲计数的最高位的位置，如下面的表中所示。

表1—计数器解码方案

图4示出用于确定存储单元106的二进制值的电路102的另一个实例实施例。选定存储单元包括相变材料108，其可编程为多个电阻电平之一。

电路102包括多个比较器120。每个比较器120耦合到不同的电压参考（V_ref1、V_ref2、V_ref3和V_ref4）。此外，存取晶体管110被配置为将存储单元106电耦合到选定分路电容器和比较器120。此外，存储单元的最低有效位的二进制值基于比较器在预定时间的输出。

电路102被配置为在将选定分路电容器与存储单元106耦合之后，在预定时间将选定分路电容器的衰减电压114与多个不同的参考电压V_ref1-V_ref4比较。此外，控制器112可以被配置为根据哪些参考电压V_ref1-V_ref4高于衰减电压114和哪些参考电压V_ref1-V_ref4低于衰减电压114，确定选定存储单元106的最低有效位。

在一个实施例中，控制器112被配置为在分路电容器通过存储单元106放电之前，将选定分路电容器充电到第二电压V₀。因此，读出电容器随时间的衰减电压大约等于RC衰减V₀exp(-t/RC)。此外，选定存储单元的不同电阻电平导致不同的RC衰减速度。

在一个实施例中，可以通过在位线BL<0>-BL<N>上读出各种RC延迟，区分电阻衰减速度。在一个实施例中，时钟信号115被配置为在预定时间触发采样电路118。当时钟信号115到达预定时间时，采样电路118对将衰减电压114与多个不同参考电压V_ref1-V_ref4的比较的结果进行采样。

从读出放大器输出（b₃b₂b₁b₀）确定电阻电平的最低有效位（LSB）。例如，可以将衰减电压114与四个不同的参考电压电平比较。可以以各种方式选择参考电压的数量，具体取决于应用。电路102可以包括解码器122，其被配置为将读出放大器120的输出转换为二进制值。表2示出本发明构想的实例解码方案。在一种实现中，在时钟信号的下降沿触发位线电压，并将其与各种电压电平比较。

表2—读出放大器解码方案

电路102可以包括一个或多个解码电容器124，它们选择性地耦合到位线，以便解码电容器124的电容基本上补偿耦合到位线的存储单元的位线电容。通过这种方式，解码电容器124补偿由于存储在同一位线上的每个单元中的数据模式所致的位线电容。

图5示出用于确定存储单元的二进制值的实例方法502。如上讨论的，存储单元的二进制值由存储单元的电阻电平表示。存储单元的二进制值包括最高有效位和最低有效位。

所述方法从充电操作504开始。在该操作期间，反复将分路电容器充电到第一电压，直到选定分路电容器导致第一电压在预定时间范围内通过存储单元衰减到第一参考电压。如上所述，分路电容器具有不同的电容，并且在一个实施例中，分路电容器的每个电容之间的比率具有对数关系。

如上讨论的，反复为分路电容器充电可以包括在计数器中对时钟脉冲进行计数，直到第一电压衰减到第一参考电压。在使用快速时钟信号的一个实施例中，选定分路电容器是所述分路电容器中导致计数器上溢并具有最小电容的一个分路电容器。在使用慢速时钟信号的一个实施例中，选定分路电容器是所述分路电容器中导致计数器下溢并具有最小电容的一个分路电容器。

在完成充电操作504之后，控制传到确定操作506。在该操作期间，根据选定分路电容器确定存储单元的最高有效位的二进制值。当确定操作结束时，控制传到充电操作508。

在充电操作508，将选定分路电容器充电到第二电压。第一电压和第二电压可以相等。在完成充电操作508之后，控制传到确定操作510。

在确定操作510，根据选定分路电容器中的第二电压通过存储单元的RC衰减，确定存储单元的最低有效位的二进制值。如上详述的，确定最低有效位的二进制值可以包括将存储单元电耦合到选定分路电容器，以便最低有效位的二进制值基于从第二电压衰减到第二参考电压的时间。该实施例可以还包括以二进制时钟脉冲计数对时钟脉冲进行计数，直到第二电压衰减到第二阈值电压，以便最低有效位的二进制值完全基于二进制时钟脉冲计数的最高位的位置。

在另一个实施例中，确定最低有效位的二进制值可以包括将存储单元电耦合到选定分路电容器，并且在预定时间将选定电容器中的电压与多个电压范围比较。例如，LSB解码电路可以包括四个读出放大器输出（b₃、b₂、b₁、b₀），它们将存储单元中的位线与四个不同的参考电压电平比较。

所属技术领域的技术人员知道，本发明的各个方面可以实现为系统、方法或计算机程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：可以是完全的硬件、也可以是完全的软件（包括固件、驻留软件、微代码等），还可以是硬件和软件结合的形式，本文一般称为“电路”、“模块”或“系统”。此外，本发明还可以实现为在计算机可用存储介质中的计算机程序产品的形式，该计算机可用存储介质中包含计算机可用的程序代码。

可以采用任意合适的计算机可用或计算机可读介质。计算机可用或计算机可读介质例如可以是—但不限于—电、磁、光、电磁、红外线、或半导体的系统、装置、器件、或传播介质。计算机可读介质的更具体的例子（非穷举的列表）包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦式可编程只读存储器（EPROM或闪存）、光纤、便携式紧凑磁盘只读存储器（CD-ROM）、光存储器件、或磁存储器件。

用于执行本发明的操作的计算机程序代码可以以面向对象的程序设计语言编写，例如Java、Smalltalk、C++等。但是，用于执行本发明的操作的计算机程序代码还可以以常规的过程式程序设计语言编写，例如“C”语言或类似的程序设计语言。

本文中将参照本发明实施例的方法、装置（系统）和计算机程序产品的流程图和/或框图描述本发明。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机程序指令实现。这些计算机程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，这些计算机程序指令通过计算机或其它可编程数据处理装置的处理器执行，产生了实现流程图和/或框图中的方框中规定的功能/操作的装置。

也可以把这些计算机程序指令存储在能使得计算机或其它可编程数据处理装置以特定方式工作的计算机可读存储器中，这样，存储在计算机可读存储器中的指令就产生出一个包括实现流程图和/或框图中的方框中规定的功能/操作的指令装置（instruction means）的制造品（article ofmanufacture）。

也可以把计算机程序指令加载到计算机或其它可编程数据处理装置上，使得在计算机或其它可编程装置上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机或其它可编程装置上执行的指令提供实现流程图和/或框图中的方框中规定的功能/操作的步骤。

应当注意，在有些作为替换的实现中，流程图方框中所标注的功能可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定，因为在此示出的流程图只是实例。在此描述的这些图或步骤（或操作）可以存在许多变化而不偏离本发明的精神。例如，可以同时和/或按不同的顺序执行步骤，或者可以添加、删除和/或修改步骤。所有这些变化均被视为要求保护的本发明的一部分。

在此使用的术语只是为了描述特定的实施例并且并非旨在作为本发明的限制。如在此使用的，单数形式“一”、“一个”和“该”旨在同样包括复数形式，除非上下文明确地另有所指。还将理解，当在此说明书中使用时，术语“包括”和/或“包含”指定了声明的特性、整数、步骤、操作、元素和/或组件的存在，但是并不排除一个或多个其它特性、整数、步骤、操作、元素、组件和/或其组的存在或增加。

以下的权利要求中的对应结构、材料、操作以及所有功能性限定的装置或步骤的等同替换，旨在包括任何用于与在权利要求中具体指出的其它单元相组合地执行该功能的结构、材料或操作。所给出的对本发明的描述其目的在于示意和描述，并非是穷尽性的，也并非是要将本发明限定到所表述的形式。对于所属技术领域的普通技术人员来说，在不偏离本发明范围和精神的情况下，显然可以作出许多修改和变型。对实施例的选择和说明，是为了最好地解释本发明的原理和实际应用，使所属技术领域的普通技术人员能够明了，本发明可以有适合所要的特定用途的具有各种改变的各种实施方式。

尽管描述了本发明的优选实施例，但所属技术领域的技术人员应当理解，可以在现在和将来进行各种属于下面权利要求范围的改进和增强。这些权利要求应该被解释为维持对最初描述的本发明的正确保护。

Claims (20)

1.一种用于确定存储单元的二进制值的方法，所述存储单元的所述二进制值由所述存储单元的电阻电平表示，所述存储单元的所述二进制值包括最高有效位和最低有效位，所述方法包括：

反复将具有不同电容的分路电容器充电到第一电压，直到选定分路电容器导致所述第一电压在预定时间范围内通过所述存储单元衰减到第一参考电压；

根据所述选定分路电容器而确定所述存储单元的所述最高有效位的二进制值；

在确定所述存储单元的所述最高有效位的所述二进制值之后，将所述选定分路电容器充电到第二电压；

根据所述选定分路电容器处的所述第二电压通过所述存储单元的衰减，确定所述存储单元的所述最低有效位的二进制值。

2.根据权利要求1的方法，其中反复将所述分路电容器充电包括：

在计数器中对时钟脉冲进行计数，直到所述第一电压衰减到所述第一参考电压；以及

其中所述选定分路电容器是所述分路电容器中导致所述计数器上溢并具有最小电容的一个分路电容器。

3.根据权利要求1的方法，其中反复将所述分路电容器充电包括：

在计数器中对时钟脉冲进行计数，直到所述第一电压衰减到所述第一参考电压；以及

其中所述选定分路电容器是所述分路电容器中导致所述计数器下溢并具有最小电容的一个分路电容器。

4.根据权利要求1的方法，其中所述分路电容器的每个电容之间的比率具有对数关系。

5.根据权利要求1的方法，其中确定所述存储单元的所述最低有效位的所述二进制值包括：

将所述存储单元电耦合到所述选定分路电容器；以及

其中所述最低有效位的所述二进制值基于从所述第二电压衰减到第二参考电压的时间。

6.根据权利要求5的方法，还包括：

以二进制时钟脉冲计数对时钟脉冲进行计数，直到所述第二电压衰减到所述第二参考电压；以及

其中所述最低有效位的所述二进制值完全基于所述二进制时钟脉冲计数的最高位的位置。

7.根据权利要求1的方法，其中确定所述存储单元的所述最低有效位的所述二进制值包括：

将所述存储单元电耦合到所述选定分路电容器；以及

在预定时间将所述选定电容器处的电压与多个电压范围相比较。

8.根据权利要求1的方法，其中所述第一电压和所述第二电压相等。

9.一种用于确定存储单元的二进制值的电路，所述存储单元的所述二进制值由所述存储单元的电阻电平表示，所述存储单元的所述二进制值包括最高有效位和最低有效位，所述电路包括：

多个分路电容器，它们具有不同的电容并被配置为选择性地与所述存储单元耦合；

控制器，其被配置为：

反复将所述分路电容器充电到第一电压，直到选定分路电容器导致所述第一电压在预定时间范围内通过所述存储单元衰减到第一参考电压；

根据所述选定分路电容器而确定所述存储单元的所述最高有效位的二进制值；

在确定所述存储单元的所述最高有效位的所述二进制值之后，将所述选定分路电容器充电到第二电压；

根据所述选定分路电容器处的所述第二电压通过所述存储单元的衰减，确定所述存储单元的所述最低有效位的二进制值。

10.根据权利要求9的电路，还包括：

计数器，其被配置为对时钟脉冲进行计数，直到所述第一电压衰减到所述第一参考电压；以及

其中所述选定分路电容器是所述分路电容器中导致所述计数器上溢并具有最小电容的一个分路电容器。

11.根据权利要求9的电路，还包括：

计数器，其被配置为对时钟脉冲进行计数，直到所述第一电压衰减到所述第一参考电压；以及

其中所述选定分路电容器是所述分路电容器中导致所述计数器下溢并具有最小电容的一个分路电容器。

12.根据权利要求9的电路，其中所述分路电容器的每个电容之间的比率具有对数关系。

13.根据权利要求9的电路，还包括：

存取晶体管，其被配置为将所述存储单元电耦合到所述选定分路电容器；以及

其中所述最低有效位的所述二进制值基于从所述第二电压衰减到第二参考电压的时间。

14.根据权利要求13的电路，还包括：

计数器，其被配置为以二进制时钟脉冲计数对时钟脉冲进行计数，直到所述第二电压衰减到所述第二参考电压；以及

其中所述最低有效位的所述二进制值完全基于所述二进制时钟脉冲计数的最高位的位置。

15.根据权利要求9的电路，还包括：

多个比较器，所述比较器中的每个比较器耦合到不同的电压参考；

存取晶体管，其被配置为将所述存储单元电耦合到所述选定分路电容器和所述比较器；以及

其中所述最低有效位的所述二进制值基于所述比较器在预定时间的输出。

16.根据权利要求9的电路，还包括：

计数器，其被配置为以二进制时钟脉冲计数对时钟脉冲进行计数；以及

其中为了确定所述最高有效位的所述二进制值，所述计数器对所述时钟脉冲进行计数，直到所述第一电压衰减到所述第一参考电压；以及

其中为了确定所述最低有效位的所述二进制值，所述计数器对所述时钟脉冲进行计数，直到所述第二电压衰减到所述第二参考电压。

17.根据权利要求16的电路，其中所述最低有效位的所述二进制值完全基于所述二进制时钟脉冲计数的最高位的位置。

18.根据权利要求16的电路，其中所述选定分路电容器是所述分路电容器中导致所述计数器上溢并具有最小电容的一个分路电容器。

19.根据权利要求16的电路，其中所述选定分路电容器是所述分路电容器中导致所述计数器下溢并具有最小电容的一个分路电容器。

20.根据权利要求9的电路，其中所述第一电压和所述第二电压相等。

Images