[go: up one dir, main page]

CN103563498B - 电路板及其制造方法 - Google Patents

电路板及其制造方法 Download PDF

Info

Publication number
CN103563498B
CN103563498B CN201280023363.6A CN201280023363A CN103563498B CN 103563498 B CN103563498 B CN 103563498B CN 201280023363 A CN201280023363 A CN 201280023363A CN 103563498 B CN103563498 B CN 103563498B
Authority
CN
China
Prior art keywords
circuit board
mentioned
electronic device
substrate
electronic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280023363.6A
Other languages
English (en)
Other versions
CN103563498A (zh
Inventor
三门幸信
富川满广
田中祐介
古谷俊树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN103563498A publication Critical patent/CN103563498A/zh
Application granted granted Critical
Publication of CN103563498B publication Critical patent/CN103563498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

电路板(10)具有：基板(100)，其具有开口部(R10)；多个电子器件(200a、200b)，其配置在一个开口部(R10)；绝缘层(101、102)，其配置在基板(100)上和电子器件(200a、200b)上；以及导体层(110、120)，其配置在绝缘层(101、102)上，其中，在开口部(R10)的壁面形成有突起(P21、P22)，至少在一个部位，突起(P21、P22)的前端进入到邻接的电子器件(200a、200b)之间。

Description

电路板及其制造方法
技术领域
本发明涉及一种电路板及其制造方法。
背景技术
在专利文献1中公开了一种电路板，该电路板具有：形成有开口部的基板；收容于该开口部的多个电子部件；形成于基板上和电子部件上的绝缘层；形成于绝缘层上的导体层；以及将导体层与电子部件的电极相互进行电连接的通路导体。
专利文献1：日本特开2002-118368号公报。
发明内容
发明要解决的问题
在专利文献1所述的电路板中，在一个开口部收容多个电子部件时，电子部件容易产生位置偏移。具体地说，有时安装时或者安装后的填充树脂的流动性导致产生电子部件的位置偏移。而且，当产生电子部件的位置偏移时，容易产生电子部件与通路导体之间的连接不良。特别是在电子部件具有侧面电极的情况下，还担心邻接的电极之间的短路等。
本发明是鉴于这种情形而完成的，目的在于在一个开口部收容多个电子器件的情况下抑制电子器件的位置偏移。另外，本发明的其它目的在于提高内置于电路板的电子器件的电连接的可靠性。
用于解决问题的方案
本发明所涉及的电路板具有：基板，其具有开口部；多个电子器件，其配置于一个上述开口部；绝缘层，其配置在上述基板上和上述电子器件上；以及导体层，其配置在上述绝缘层上，其中，在上述开口部的壁面形成有突起，在至少一个部位，上述突起的前端进入到邻接的上述电子器件之间。
本发明所涉及的电路板的制造方法包括以下步骤：准备基板；在上述基板上形成壁面具有突起的开口部；将多个电子器件以在至少一个部位上述突起的前端进入到邻接的电子器件之间的方式配置于一个上述开口部；在上述基板上和上述电子器件上形成绝缘层；以及在上述绝缘层上形成导体层。
发明的效果
根据本发明，例如在一个开口部收容多个电子器件的情况下，能够抑制电子器件的位置偏移。另外，根据本发明，除了该效果或者代替该效果，有时还起到提高内置于电路板的电子器件的电连接的可靠性这种效果。
附图说明
图1是表示本发明的实施方式所涉及的电路板的截面图。
图2是表示电子部件收容在基板(芯基板)的空腔的状态的俯视图。
图3是图2的B-B截面图。
图4A是放大表示邻接的电子部件之间的图。
图4B是表示邻接的电子部件被错开配置的例子的图。
图5A是表示在邻接的电子部件之前通过突起限制电子部件的移动的样子的图。
图5B是表示在空腔的边缘部通过空腔的壁面限制电子部件的移动的样子的图。
图6是内置于本发明的实施方式所涉及的电路板的片状电容器的截面图。
图7是内置于本发明的实施方式所涉及的电路板的片状电容器的俯视图。
图8是表示本发明的实施方式所涉及的电路板的制造方法的流程图。
图9A是用于说明在图8示出的制造方法中形成芯部的第一工序的图。
图9B是用于说明在图8示出的制造方法中形成芯部的第二工序的图。
图9C是用于说明在图8示出的制造方法中形成芯部的第三工序的图。
图9D是用于说明在图8示出的制造方法中形成芯部的第四工序的图。
图10是用于说明在图8示出的制造方法中形成空腔的工序的图。
图11A是用于说明在图8示出的制造方法中用于形成空腔的第一方法的图。
图11B是用于说明在图8示出的制造方法中用于形成空腔的第二方法的图。
图11C是用于说明在图8示出的制造方法中用于形成空腔的第三方法的图。
图12是表示在图8示出的制造方法中形成空腔后的芯基板的图。
图13是用于说明在图8示出的制造方法中将形成了空腔的芯基板安装于载体的工序的图。
图14是用于说明在图8示出的制造方法中在空腔内配置多个电子部件的工序的图。
图15是表示在图8示出的制造方法中在空腔内配置了多个电子部件的状态的图。
图16是用于说明在图8示出的制造方法中在绝缘基板上和电子部件上形成第一层间绝缘层和第一铜箔的工序的图。
图17是用于说明在图8示出的制造方法中加压工序的图。
图18是表示图17的加压后的状态的图。
图19是用于说明在图8示出的制造方法中在去除载体之后在绝缘基板上和电子部件上形成第二层间绝缘层和第二铜箔的工序的图。
图20是用于说明在图8示出的制造方法中在第一、第二层间绝缘层上形成导体层并将各导体层与电子部件的电极相互电连接的第一工序的图。
图21是用于说明图20的工序之后的第二工序的图。
图22是用于说明图21的工序之后的第三工序的图。
图23是用于说明在本发明的实施方式所涉及的电路板的表面安装电子部件的工序的图。
图24是表示在本发明的其它实施方式所涉及的电路板中空腔的形状的图。
图25是表示在本发明的其它实施方式所涉及的电路板中突起的第一俯视形状的图。
图26是表示在本发明的其它实施方式所涉及的电路板中突起的第二俯视形状的图。
图27是表示在本发明的其它实施方式所涉及的电路板中突起的第三俯视形状的图。
图28是表示在本发明的其它实施方式所涉及的电路板中突起的第四俯视形状的图。
图29是表示在本发明的其它实施方式所涉及的电路板中突起的第五俯视形状的图。
图30是表示在本发明的其它实施方式所涉及的电路板中突起的第六俯视形状的图。
图31A是表示在本发明的其它实施方式所涉及的电路板中突起的第一截面形状的图。
图31B是表示在本发明的其它实施方式所涉及的电路板中突起的第二截面形状的图。
图31C是表示在本发明的其它实施方式所涉及的电路板中突起的第三截面形状的图。
图31D是表示在本发明的其它实施方式所涉及的电路板中突起的第四截面形状的图。
图32是表示内置于本发明的其它实施方式所涉及的电路板的电子器件的配置的俯视图。
图33是表示在本发明的其它实施方式中内置有三个电子器件的电路板的俯视图。
图34是表示在本发明的其它实施方式中内置有四个电子器件的电路板的俯视图。
图35是表示在本发明的其它实施方式中四个电子器件各自被基板的切断面包围的电路板的俯视图。
图36是表示在本发明的其它实施方式中具有不成对的突起的电路板的俯视图。
图37是表示在本发明的其它实施方式中具有与基板(芯基板)分开地形成的突起的电路板的俯视图。
图38是在本发明的其它实施方式中具有双面通路结构的电路板的图。
图39A是在本发明的其它实施方式中内置电容器以及电感器的电路板的图。
图39B是内置于图39A示出的电路板的电感器的结构的图。
图40是在本发明的其它实施方式中代替电子部件而内置其它电路板的电路板的图。
图41是在本发明的其它实施方式中单面电路板的图。
图42是在本发明的其它实施方式中具有内置金属板的芯基板的电路板的图。
图43A是用于说明制造使用于图42示出的电路板的芯基板的第一工序的图。
图43B是用于说明图43A的工序之后的第二工序的图。
具体实施方式
以下，参照附图详细说明本发明的实施方式。此外，在图中、箭头Z1、Z2分别指示与电路板的主面(表面和背面)的法线方向相当的电路板的层叠方向(或者电路板的厚度方向)。另一方面，箭头X1、X2和Y1、Y2分别指示与层叠方向正交的方向(或者各层的侧方)。电路板的主面成为X-Y平面。另外，电路板的侧面成为X-Z平面或者Y-Z平面。
将朝向相反的法线方向的两个主面设为第一面或者第三面(Z1侧的面)、第二面或者第四面(Z2侧的面)。在层叠方向上，将接近芯一侧称为下层(或者内层侧)，将远离芯一侧称为上层(或者外层侧)。正上方是指Z方向(Z1侧或者Z2侧)。如果没有特别指定，则俯视形状是指X-Y平面的形状。
导体层是由一至多个导体图案构成的层。导体层包括构成电路的导体图案、例如布线(还包括接地线)、焊盘或者连接盘等，也包括不构成电路的面状的导体图案等。
开口部除了包括孔、槽以外还包括切口、裂缝等。孔并不限定于贯通孔，还将非贯通的孔称为孔。孔包括通路孔和通孔。以下，将形成于通路孔内(壁面或者底面)的导体称为通路导体，将形成于通孔内(壁面)的导体称为通孔导体。
镀处理除了电解镀等湿式镀以外，还包括PVD(PhysicalVaporDeposition：物理气相沉积)、CVD(ChemicalVaporDeposition：化学气相沉积)等干式镀。
“包围”除了通过无裂缝的环完全封闭一个区域以外还包括通过一部分具有裂缝的环包围一个区域的情况等。环是指连结线的两端而成的俯视图形，不仅是圆，多角形等也包括在环中。
“准备”除了购买材料、部件来自己制造以外，还包括购买成品来使用的情况等。
“电子器件配置在开口部”除了电子器件整体完全收容于开口部以外，还包括电子器件的仅一部分配置在开口部的情况。
以下，参照附图详细说明使本发明具体化的实施方式。
如图1所示，本实施方式所涉及的电路板10具有基板100(绝缘基板)、绝缘层101和102(层间绝缘层)、导体层110和120、电子部件200a和200b(电子器件)以及阻焊层11、12。电子部件200a和200b分别内置在电路板10。此外，本实施方式的电路板10是刚性电路板。但是，电路板10也可以是挠性电路板。以下，将基板100的表面和背面(两个主面)中的一个称为第一面F1，将另一个称为第二面F2。另外，将电子部件200a和200b的表面和背面(两个主面)中的、朝向与第一面F1相同的方向的面称为第三面F3，将另一面称为第四面F4。
基板100具有绝缘性，成为电路板10的芯基板。在基板100(芯基板)中形成通孔300a，在通孔300a内填充导体(例如铜镀膜)，由此形成通孔导体300b。通孔导体300b的形状例如呈沙漏状(鼓状)。即，通孔导体300b具有收缩部300c，通孔导体300b的宽度随着从第一面F1接近收缩部300c而逐渐变小，另外，随着从第二面F2接近收缩部300c而逐渐变小。但是，并不限定于此，通孔导体300b的形状是任意的，例如也可以是大致圆柱形。
在基板100的第一面F1上形成导体层301，在基板100的第二面F2上形成导体层302。导体层301、302分别包括通孔导体300b的连接盘。导体层301与导体层302经由通孔导体300b相互电连接。
基板100具有贯通基板100的开口部。详细地说，基板100形成有作为开口部的空腔R10，在空腔R10中收容电子部件200a和200b。在本实施方式中，空腔R10由贯通基板100的孔构成。电子部件200a和200b分别配置在空腔R10，由此位于基板100的侧方(X方向或者Y方向)。即，在本实施方式中，在一个开口部(空腔R10)内配置多个电子器件(电子部件200a和200b)。另外，在本实施方式中，电子部件200a和200b各自的大致整体完全收容在空腔R10。但是并不限定于此，也可以电子部件200a和200b的仅一部分配置在空腔R10。
图2示出电子部件200a和200b收容在基板100(芯基板)的空腔R10的状态。此外，图1相当于图2的A-A截面图，图3相当于图2的B-B截面图。
如图2所示，空腔R10的两端(第一面F1侧和第二面F2侧)的开口形状分别大致呈长方形状，但是在空腔R10(开口部)的壁面形成有突起(突起部P21和P22)，由此一部分收缩。
空腔R10的壁面包括非突起部的壁面F11、F12、突起部P21的前端面F21以及突起部P22的前端面F22。突起部P21与突起部P22形成于将空腔R10大致一分为二的位置的相对置的壁面，前端之间面对而成一对。由于突起部P21和P22而空腔R10的宽度变窄，空腔R10的空间被区分为用于收容电子部件200a的空间与用于收容电子部件200b的空间。在本实施方式中，突起部P21和P22形成于将空腔R10(开口部)大致等分(例如大致一分为二)的位置的相对置的壁面。而且，在由突起部P21和P22区分得到的各空间中收容电子器件(电子部件200a或者200b)。
在本实施方式中，各电子部件200a和200b被空腔R10的壁面(基板100的切断面)包围。电子部件200a被非突起部的壁面F11、突起部P21的前端面F21以及突起部P22的前端面F22包围。电子部件200b被非突起部的壁面F12、突起部P21的前端面F21以及突起部P22的前端面F22包围。
在本实施方式中，如图4A所示，突起部P21的前端P201和突起部P22的前端P202进入到邻接的电子部件200a和200b之间(在图4A中用一点划线表示的区域R2)。由此，在使电子部件200a和200b相互接近的力起作用的情况下，电子部件200a和200b向接近方向的移动受到突起部P21、P22的限制。因此，电子部件200a与电子部件200b不容易接触。其结果，具有侧面电极的电子部件200a和200b之间的短路(导通)得到抑制。此外，如图4B所示，即使在电子部件200a与电子部件200b例如在Y方向上错开配置的情况下，也由于突起部P21的前端P201和突起部P22的前端P202进入到邻接的电子部件200a和200b之间(在图4B中用一点划线表示的区域R2)而得到相同的效果。
在本实施方式中，突起部P21和P22的俯视形状分别呈喇叭形。突起部P21和P22分别具有宽度朝向前端变窄且该宽度变窄的程度为越接近前端越小的下摆部以及长方形状的前端部。具有这种形状的突起部P21和P22在激光加工性、部件安装性以及强度这些方面优良。但是，并不限定于此，突起部P21和P22的形状是任意的(例如参照后述的图25～图30)。
突起部P21的前端面F21和突起部P22的前端面F22分别由基板100的切断面构成。在本实施方式中，前端面F21、F22由通过激光器得到的切断面构成。但是，并不限定于此，例如前端面F21、F22也可以由通过模型得到的切断面构成。另外，也可以与基板100分开地设置突起部P21和P22(例如参照后述的图37)。
在本实施方式中，空腔R10的壁面(非突起部的壁面F11、F12、突起部P21的前端面F21以及突起部P22的前端面F22)由锥形面形成。在本实施方式中，如图3所示，基板100的第一面F1与空腔R10的壁面(锥形面)的角度θ11、θ12为钝角。因此，空腔R10的壁面越朝向第二面F2侧(Z2侧)越向空腔R10的内侧突出。
在本实施方式中，包围各电子部件200a、200b(电子器件)的空腔R10的壁面(基板100的切断面)全部由锥形面形成。由此，即使电子部件200a和200b要相互接近，也如图5A所示，由于突起部P21和P22而其移动受到限制，并且通过突起部P21的前端面F21或者突起部P22的前端面F22的坡形，向使两者分离的方向的力作用于电子部件200a和200b。另外，即使电子部件200a和200b要向空腔R10外突出，也如图5B所示，其移动受到非突起部的壁面F11、F12的限制，并且通过非突起部的壁面F11或者F12的坡形，向空腔R10内侧的力作用于电子部件200a和200b。其结果，电子部件200a和200b不容易产生位置偏移。
另外，空腔R10的一端(Z1侧)的开口面积大于另一端(Z2侧)的开口面积。因此，电子部件200a、200b容易从基板100的第一面F1侧(Z1侧)进入到空腔R10。
在本实施方式中，如图3所示，突起部P21接近空腔R10(区域R2)，具有边缘部P211。另外，突起部P22接近空腔R10(区域R2)，具有边缘部P221。在本实施方式中，边缘部P211和P221分别呈锥形。但是，并不限定于此，在突起部P21和P22中，边缘部P211、P221也可以不呈锥形(例如参照后述的图31A)。
在此，示出图2～图4B中示出的各尺寸的优选值的一例。
空腔R10的长边方向(X方向)的宽度D1为大约2160μm，空腔R10的短边方向(Y方向)的宽度D2为大约580μm。
电子部件200a或者200b与空腔R10的间隙为大约80μm。电子部件200a与电子部件200b的距离(区域R2的宽度)在大约80μm～100μm的范围内。
突起部P21的宽度D31优选在大约80μm～100μm的范围内。尤其优选的一例是，突起部P21的宽度D31为大约80μm，下摆部的宽度D311为大约30μm，前端部的宽度D312为大约20μm。突起部P21的突出量D32为大约125μm。其中，下摆部的长度D321为大约40μm，前端部的长度D322为大约85μm。另外，边缘部P212的宽度D34为大约25μm。突起部P22中的各尺寸例如与突起部P21相同。但是，并不限定于此，也可以将突起部P21与突起部P22设为相互不同的尺寸。
基板100的第一面F1与突起部P21的前端面F21的角度θ11为大约125°。另外，基板100的第一面F1与突起部P22的前端面F22的角度θ12为大约125°。
突起部P21的前端P201与突起部P22的前端P202的隙间的宽度D33为大约330μm。宽度D33优选比电子部件200a或者200b的短边方向(Y方向)的宽度D22窄。如果设为这种尺寸，则位于电子部件200a与电子部件200b之间的突起部P21、P22妨碍两者相互接近，因此电子部件200a与电子部件200b不容易接触。
在本实施方式中，在空腔R10中的电子部件200a和200b与基板100之间(区域R1)以及电子部件200a与电子部件200b之间(区域R2)分别填充绝缘体101a。在本实施方式中，绝缘体101a由构成上层的绝缘层101(详细地说是树脂绝缘层)的绝缘材料(详细地说是树脂)构成(更详细地情况参照后述的图17)。绝缘体101a具有比基板100和电子部件200a、200b中的任一个均大的热膨胀系数。绝缘体101a完全覆盖电子部件200a和200b周围。由此，电子部件200a和200b被绝缘体101a(树脂)保护，并且固定于规定的位置。
绝缘层101形成于基板100的第一面F1上和电子部件200a和200b的第三面F3上。绝缘层102形成于基板100的第二面F2上和电子部件200a和200b的第四面F4上。绝缘层101封住空腔R10(孔)的一方(第一面F1侧)的开口，绝缘层102封住空腔R10(孔)的另一方(第二面F2侧)的开口。导体层110形成于绝缘层101上，导体层120形成于绝缘层102上。在本实施方式中，导体层110和120成为最外层。但是，并不限定于此，也可以层叠更多的层间绝缘层和导体层。
导体层110成为第一面F1侧最外的导体层，导体层120成为第二面F2侧最外的导体层。在导体层110、120上分别形成阻焊层11、12。但是，在阻焊层11、12上分别形成有开口部11a、12a。因此，导体层110的规定部位(位于开口部11a的部位)不被阻焊层11覆盖而露出，成为焊盘P11。另外，导体层120的规定部位(位于开口部12a的部位)成为焊盘P12。焊盘P11例如成为用于与其它电路板电连接的外部连接端子，焊盘P12例如成为用于安装电子部件的外部连接端子。但是，并不限定于此，焊盘P11、P12的用途是任意的。
在本实施方式中，焊盘P11、P12的表面例如具有由Ni/Au膜构成的耐腐蚀层。耐腐蚀层能够通过电解镀或者溅射等形成。另外，也可以通过进行OSP处理来形成由有机保护膜形成的耐腐蚀层。此外，耐腐蚀层并非是必须的结构，如果不必要也可以省略。
在本实施方式中，焊盘P11、P12(外部连接端子)位于电子部件200a或者200b(电子器件)的正上方。在本实施方式的电路板10中，内置于电路板10的电子器件不容易产生位置偏移，因此通过通路导体(例如通路导体321b、322b)等，容易以高可靠性将这些电子器件的电极与配置在其正上方的外部连接端子电连接。
在绝缘层101上形成孔313a(通路孔)，在绝缘层102上形成孔321a、322a、323a(通路孔)。在孔313a、321a、322a、323a内分别填充导体(例如铜的镀层)，由此各孔内的导体分别成为通路导体313b、321b、322b、323b(填充导体)。
通路导体321b和322b分别从基板100的第二面F2侧与电子部件200a或者200b的电极210和220电连接。这样，在本实施方式中，电子部件200a和200b从单面与通路导体连接。以下，将该结构称为单面通路结构。
通过上述单面通路结构，电子部件200a或者200b的电极210、220与绝缘层102上的导体层120经由通路导体321b或者322b相互电连接。在这种结构中，在内层形成电连接，因此有利于小型化。
孔313a、323a分别到达通孔导体300b，通路导体313b、323b从基板100的第一面F1侧或者第二面F2侧与通孔导体300b电连接。通路导体313b和323b分别配置在通孔导体300b的正上方。而且，基板100的第一面F1上的导体层301与绝缘层101上的导体层110经由通路导体313b相互电连接，另外，基板100的第二面F2上的导体层302与绝缘层102上的导体层120经由通路导体323b相互电连接。
在本实施方式中，通路导体313b、323b和通孔导体300b均为填充导体，这些在Z方向堆叠。这些堆叠结构有利于小型化。
电子部件200a和200b分别由片状电容器构成。具体地说，例如图6所示，电子部件200a和200b分别是片状的MLCC(层叠陶瓷电容器)，具有电容器主体201和X-Z截面呈U字状的电极210和220。电容器主体201是多个介电层231～239与多个导体层211～214和221～224交替地层叠而成。介电层231～239例如分别由陶瓷构成。电极210和220分别形成于电容器主体201的两端部。电容器主体201从下表面(第四面F4侧的面)起侧面以及上表面(第三面F3侧的面)被电极210和220覆盖。在此，电极210由覆盖电容器主体201的上表面的一部分的上部210a、覆盖电容器主体201的侧面整体的侧部210b以及覆盖电容器主体201的下表面的一部分的下部210c构成。另外，电极220由覆盖电容器主体201的上表面的一部分的上部220a、覆盖电容器主体201的侧面整体的侧部220b以及覆盖电容器主体201的下表面的一部分的下部220c构成。
如图6所示，位于电极210与电极220之间的电容器主体201的中央部不被电极210、220覆盖，介电层231、239(陶瓷)露出，因此强度较弱。但是，在电子部件200a和200b安装(内置)在电路板10的状态下，电容器主体201的中央部被绝缘体101a(树脂)等覆盖，因此认为由绝缘体101a等保护电容器主体201。
在此，示出图7中示出的各尺寸的优选值的一例。
电子部件200a的长边方向(X方向)的宽度D21为大约1000μm，电子部件200a的短边方向(Y方向)的宽度D22为大约500μm。电极210的上部210a或者下部210c的宽度D23为大约230μm。电极220的尺寸例如与电极210相同。电子部件200b的尺寸例如与电子部件200a相同。
通路导体321b或者322b的间距D24例如为大约770μm。
在本实施方式中，基板100、绝缘层101、102、阻焊层11、12以及电子部件200a、200b的形状例如分别呈矩形板状。但是，并不限定于此，这些基板100等的形状是任意的。
基板100的厚度例如为大约100μm。电子部件200a、200b的厚度(包括直到电极为止的厚度)例如分别为大约150μm。电路板10的厚度(从阻焊层11至阻焊层12为止的厚度)例如为大约290μm。
基板100例如由使环氧树脂浸渍到玻璃纤维布(芯材)得到的树脂(以下称为玻璃环氧树脂)构成。芯材是热膨胀率小于主材料(在本实施方式中是环氧树脂)的材料。作为芯材，例如优选考虑玻璃纤维(例如玻璃布或者玻璃无纺布)、芳族聚酰胺纤维(例如芳族聚酰胺无纺布)或者二氧化硅填料等无机材料。但是，基板100的材料基本上是任意的。例如代替环氧树脂，也可以使用聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等。基板100也可以由包含异种材料的多个层构成。
在本实施方式中，各绝缘层101和102是使树脂浸渍到芯材而成。绝缘层101和102由包含芯材的树脂构成，由此绝缘层101和102不容易形成凹处，形成于绝缘层101和102上的导体图案的断线得到抑制。绝缘层101、102例如由玻璃环氧树脂构成。但是，并不限定于此，例如绝缘层101、102也可以由不包含芯材的树脂构成。另外，绝缘层101、102的材料基本上是任意的。例如代替环氧树脂，也可以使用聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等。各绝缘层也可以由包含异种材料的多个层构成。
通路导体313b、321b、322b、323b各自例如由铜镀膜构成。这些通路导体313b等的形状例如为以从基板100(芯基板)或者电子部件200a、200b朝向上层扩径的方式呈锥形的锥形圆柱(圆锥台)。但是，并不限定于此，通路导体的形状是任意的。
导体层110由铜箔(下层)和铜镀膜(上层)构成，导体层120由铜箔(下层)和铜镀膜(上层)构成。导体层110、120例如具有构成电路的布线、连接盘以及用于提高电路板10的强度的面状图案等。
此外，各导体层和各通路导体的材料如果是导体则是任意的，可以是金属也可以是非金属。各导体层和各通路导体也可以由包含异种材料的多个层构成。
在本实施方式的电路板10中，在开口部(空腔R10)的壁面形成突起(突起部P21和P22)，该突起的前端进入到邻接的电子器件(电子部件200a和200b)之间(参照图4A和图4B)。因此，在一个开口部中收容多个电子器件的情况下，能够抑制电子器件的位置偏移。另外，由于电子器件的位置偏移得到抑制，因此能够提高内置在电路板10的电子器件的电连接(例如通路连接)的可靠性。另外，在一个开口部中电子器件之间不容易接触，因此具有侧面电极的电子器件之间的短路得到抑制。
本实施方式的电路板10内置多个电子器件。在电路板10中，在一个开口部收容多个电子器件，因此与在一个开口部收容一个电子器件的情况相比，内置多个电子器件所需的空间较小即可，有利于小型化。因此，容易实现具有高密度布线的CSP(ChipSizePackage：芯片尺寸封装)。另外，容易实现具有大容量的电容器功能的电子部件内置基板，还容易实现高频动作时电压下降的影响小的CSP等。
以下，参照图8等说明电路板10的制造方法。图8是表示本实施方式所涉及的电路板10的制造方法的概要内容和过程的流程图。
在步骤S11中，形成由基板100等构成的芯部。
具体地说，如图9A所示，作为初始材料准备双面覆铜层叠板1000。双面覆铜层叠板1000由基板100(芯基板)、形成于基板100的第一面F1上的铜箔1001以及形成于基板100的第二面F2上的铜箔1002构成。在本实施方式中，在该阶段中，基板100由完全固化状态的玻璃环氧树脂构成。
接着，如图9B所示，例如使用CO2激光器，通过从第一面F1侧对双面覆铜层叠板1000照射激光来形成孔1003a，通过从第二面F2侧对双面覆铜层叠板1000照射激光来形成孔1003b。孔1003a与孔1003b在X-Y平面上大致形成于相同位置，最终相连接而成为贯通双面覆铜层叠板1000的通孔300a。通孔300a的形状例如呈沙漏状(鼓状)。孔1003a与孔1003b的边界相当于收缩部300c(图1)。对第一面F1的激光照射与对第二面F2的激光照射可以同时进行也可以一面一面地进行。在形成通孔300a之后，优选对通孔300a进行除污处理。通过除污处理抑制不需要的导通(短路)。另外，为了提高激光的吸收效率，也可以在激光照射之前对铜箔1001、1002的表面进行黑化处理。此外，通孔300a的形成也可以通过钻孔或者蚀刻等激光器以外的方法来进行。但是，如果是激光加工则容易进行微细加工。
接着，如图9C所示，例如通过版面镀法，在铜箔1001、1002上和通孔300a内例如形成铜的镀层1004。具体地说，首先进行无电解镀，接着使用镀液，将该无电解镀膜作为晶种层来进行电解镀，由此形成镀层1004。由此，在通孔300a中填充镀层1004，形成通孔导体300b。
接着，例如使用防蚀涂层和蚀刻液，对形成于基板100的第一面F1和第二面F2的各导体层进行图案形成。具体地说，使用具有与导体层301、302对应的图案的防蚀涂层来覆盖各导体层，通过蚀刻去除各导体层的没有被防蚀涂层覆盖的部分(在防蚀涂层的开口部露出的部位)。由此，如图9D所示，在基板100的第一面F1、第二面F2上分别形成导体层301、302。其结果，完成电路板10(图1)的芯部。在本实施方式中，导体层301和302例如分别由铜箔(下层)、无电解铜镀膜(中间层)以及电解铜镀膜(上层)这三层结构构成。
此外，蚀刻并不限定于湿式蚀刻，也可以是干式蚀刻。另外，认为根据需要，优选通过蚀刻等使导体层301和302的表面粗糙化。另外，在导体层301或者302中也可以形成在后续工序(配置电子部件200a、200b的工序等)中使用的对准标记。
接着，在图8的步骤S12中，例如图10所示，从第一面F1侧对基板100照射激光而形成空腔R10。具体地说，例如图11A所示，以描绘空腔R10的形状(参照图2)的方式照射激光，将基板100中的与空腔R10对应的区域R100从其周围的部分切取出。激光的照射角度例如为相对于基板100的第一面F1大致垂直的角度。
在上述激光的照射之前，也可以例如图11B所示那样与空腔R10的形状对应地或者如图11C所示那样沿着激光照射路径去除基板100上的导体层301。这样，空腔R10的位置和形状变得清楚，因此激光照射的对准变得容易。
如图12所示，通过上述激光的照射，形成空腔R10。在本实施方式中，通过从第一面F1侧对基板100照射激光，越朝向第二面F2侧则激光的加工量越减小，空腔R10形成为越是从第一面F1朝向第二面F2侧宽度越变小。其结果，基板100的切断面成为锥形面。另外，在本实施方式中，如图11A所示那样使激光器进行移动，由此在空腔R10的壁面形成突起部P21和P22(参照图2)。在本实施方式中，空腔R10的壁面全部(除了包括非突起部的壁面F11和F12以外还包括突起部P21和P22的前端面)由基板100的切断面(锥形面)构成。
这样形成的空腔R10成为电子部件200a、200b的收容空间。在本实施方式中，通过激光形成空腔R10，因此容易得到具有由锥形面构成的壁面的空腔R10。但是，空腔R10的形成方法并不限定于激光，可以是任意的，例如也可以通过模型来形成。
接着，通过图8的步骤S13，将电子部件200a、200b配置于基板100的空腔R10。
具体地说，如图13所示，例如将由PET(聚对苯二甲酸乙二醇酯)构成的载体1005设置于基板100的一侧(例如第二面F2)。由此，空腔R10(孔)的一个开口被载体1005封住。在本实施方式中，载体1005由粘接片(例如带)构成，基板100侧具有粘接性。载体1005例如通过层压与基板100的第二面F2侧(导体层302等)粘接。
接着，如图14所示，从与空腔R10(孔)的被封住的开口相反侧(Z1侧)将电子部件200a和200b放入到空腔R10。电子部件200a和200b分别例如通过部件安装机被放入到空腔R10。例如电子部件200a和200b分别被真空卡盘等保持，在被搬送到空腔R10的上方(Z1侧)之后，在此沿着铅直方向下降，被放入到空腔R10。由此，如图15所示，在载体1005(粘接片)上载置电子部件200a和200b。
接着，在图8的步骤S14中，如图16所示在与空腔R10(孔)的被封住的开口相反侧(Z1侧)、即基板100的第一面F1上和电子部件200a、200b的第三面F3上形成半固化状态的绝缘层101。并且，在绝缘层101上形成铜箔1006。绝缘层101例如由具有热固性的环氧树脂的预浸料构成。接着，如图17所示，在半固化状态下对绝缘层101进行加压，由此使树脂从绝缘层101流出而流向空腔R10。由此，如图18所示，在空腔R10中的电子部件200a和200b与基板100之间(区域R1)以及电子部件200a与电子部件200b之间(区域R2)分别填充绝缘体101a(构成绝缘层101的树脂)。
如果对空腔R10填充绝缘体101a，则对该填充树脂(绝缘体101a)与电子部件200a、200b进行假熔接。具体地说，通过加热使填充树脂表现能够支承电子部件200a、200b程度的保持力。由此，由载体1005支承的电子部件200a、200b被填充树脂支承。之后，去除载体1005。
此外，在该阶段中，绝缘体101a(填充树脂)和绝缘层101仅是半固化，没有完全固化。但是，并不限定于此，例如，在该阶段中也可以使绝缘体101a和绝缘层101完全固化。
接着，在图8的步骤S15中，在基板100的第二面F2侧进行层叠。
具体地说，如图19所示，在基板100的第二面F2上形成绝缘层102和铜箔1007。电子部件200a、200b的电极210和220分别被绝缘层102覆盖。例如通过加压使绝缘层102在预浸料的状态下与基板100粘接之后，进行加热使各绝缘层101、102固化。在本实施方式中，在去除粘接片(载体1005)之后，使填充到空腔R10的树脂固化，因此能够同时进行绝缘层101、102的固化。而且，同时进行双面的绝缘层101、102的固化，由此基板100的翘曲得到抑制，因此容易使基板100变薄。
在后续的图8的步骤S16中形成通路导体和导体层。
详细地说，如图20所示，例如通过激光在绝缘层101和铜箔1006形成孔313a(通路孔)，在绝缘层102和铜箔1007形成孔321a～323a(各通路孔)。孔313a贯通铜箔1006和绝缘层101，各孔321a～323a贯通铜箔1007和绝缘层102。而且，孔321a到达电子部件200a的电极210或者220，孔322a到达电子部件200b的电极210或者220。另外，各孔313a和323a到达通孔导体300b的正上方的导体层301、302。之后，根据需要，进行除污处理。
接着，例如通过化学镀法，在铜箔1006、1007上和孔313a和321a～323a内例如形成铜的无电解镀膜1008、1009(参照图21)。此外，也可以在进行无电解镀之前，例如通过浸渍，使由钯等构成的催化剂吸附到绝缘层101、102的表面。
接着，通过光刻技术或者印刷等，在第一面F1侧的主面(无电解镀膜1008上)形成具有开口部1010a的抗镀层1010，并且在第二面F2侧的主面(无电解镀膜1009上)形成具有开口部1011a的抗镀层1011(参照图21)。开口部1010a、1011a分别具有与导体层110、120(图22)对应的图案。
接着，如图21所示，例如通过图案镀法，在抗镀层1010、1011的开口部1010a、1011a例如分别形成铜的电解镀层1012、1013。具体地说，将阳极与作为进行镀处理的材料的铜进行连接，将阴极与作为被镀材料的无电解镀膜1008、1009连接，浸渍到镀液。而且，在两极之间施加直流的电压使电流流动，使无电解镀膜1008、1009的表面析出铜。由此，在孔313a和321a～323a中分别填充无电解镀膜1008、1009和电解镀层1012、1013，例如形成由铜的镀层构成的通路导体313b和321b～323b。
之后，例如通过规定的剥离液，去除抗镀层1010和1011，接着去除不需要的无电解镀膜1008、1009和铜箔1006、1007，由此，如图22所示，形成导体层110和导体层120。
此外，用于进行电解镀的晶种层并不限定于无电解镀膜，也可以代替无电解镀膜1008、1009而将溅射膜等用作晶种层。
之后，在图8的步骤S17中，在绝缘层101、102上分别形成具有开口部11a的阻焊层11、具有开口部12a的阻焊层12(参照图1)。导体层110、120分别除了位于开口部11a、12a的规定的部位(焊盘P11、P12等)以外被阻焊层11、12覆盖。阻焊层11和12例如能够通过丝网印刷、喷涂、辊涂或者层压等形成。
接着，通过电解镀或者溅射等，在导体层110、120上、详细地说是不被阻焊层11、12覆盖的焊盘P11、P12(参照图1)的表面例如分别形成由Ni/Au膜构成的耐腐蚀层。另外，也可以通过进行OSP处理来形成由有机保护膜构成的耐腐蚀层。
这样，在基板100的第一面F1上形成由绝缘层101和导体层110构成的积层部，在基板100的第二面F2上形成由绝缘层102和导体层120构成的积层部。其结果，完成本实施方式的电路板10(图1)。之后，如果需要，则进行电子部件200a、200b的电测试(容量值和绝缘性等的检查)。
本实施方式的制造方法适合于制造电路板10。如果是这种制造方法，则认为能够得到低成本且良好的电路板10。
本实施方式的电路板10例如能够与电子部件或者其它电路板电连接。例如图23所示，通过焊锡等能够在电路板10的焊盘P12安装电子部件400(例如IC芯片)。另外，通过焊盘P11，能够将电路板10安装于其它电路板500(例如母板)。本实施方式的电路板10例如能够使用于便携式电话机的电路基板。
以上，说明了本发明的实施方式所涉及的电路板及其制造方法，但是本发明并不限定于上述实施方式。例如还能够以下那样变形而实施。
电子部件200a、200b和空腔R10的形状是任意的。例如图24所示，空腔R10的开口形状也可以是大致椭圆。电子部件200a、200b的俯视形状以及空腔R10的开口形状也可以是大致圆(大致正圆)，并且也可以是大致正方形、大致正六角形、大致正八角形等大致长方形以外的大致多角形。此外，多角形的角的形状是任意的，例如也可以是大致直角、或者锐角、或者钝角、或者带有圆角。
突起部P21和P22的形状也是任意的。
例如图25所示，突起部P21和P22的俯视形状也可以是烧瓶形。在图25的例子中，突起部P21和P22分别具有宽度朝向前端以固定比例变窄的下摆部以及长方形状的前端部。具有这种形状的突起部P21和P22在激光加工性和强度这些方面优良。在优选的一例中，突起部P21的宽度D31为大约80μm，下摆部的宽度D311为大约30μm，前端部的宽度D312为大约20μm。突起部P21的突出量D32为大约125μm。其中，下摆部的长度D321为大约40μm，前端部的长度D322为大约85μm。突起部P22中的各尺寸例如与突起部P21相同。
例如图26所示，突起部P21和P22的俯视形状也可以呈四角形(例如长方形)。在图26的例子中，突起部P21和P22分别在整体上具有大致固定的宽度。具有这种形状的突起部P21和P22在激光加工性和部件安装性这些方面优良。在优选的一例中，突起部P21的宽度D31为大约20μm，突起部P21的突出量D32为大约290μm。在其它优选的一例中，突起部P21的宽度D31为大约20μm，突起部P21的突出量D32为大约125μm。突起部P22中的各尺寸例如与突起部P21相同。
例如图27所示，突起部P21和P22的俯视形状也可以是楔形(例如梯形)。在图27的例子中，突起部P21和P22分别在整体上宽度朝向前端以固定比例变窄。具有这种形状的突起部P21和P22在激光加工性和强度这些方面优良。在优选的一例中，突起部P21的宽度D31为大约40μm，下摆部的宽度D311为大约10μm，前端部的宽度D312为大约20μm，突起部P21的突出量D32为大约125μm。在其它优选的一例中，突起部P21的宽度D31为大约60μm，下摆部的宽度D311为大约20μm，前端部的宽度D312为大约20μm，突起部P21的突出量D32为大约125μm。在其它优选的一例中，突起部P21的宽度D31为大约80μm，下摆部的宽度D311为大约30μm，前端部的宽度D312为大约20μm，突起部P21的突出量D32为大约125μm。突起部P22中的各尺寸例如与突起部P21相同。
在图27的例子中，突起部P21和P22的宽度分别以固定的比例变窄，但是并不限定于此，宽度变窄的程度也可以越接近前端越小。另外，如图28所示，前端P201和P202也可以呈尖形。在图28的例子中，突起部P21和P22的俯视形状呈三角形。
例如图29所示，突起部P21和P22的俯视形状大致呈半圆状，它们的前端P201和P202也可以带有圆角。另外，例如图30所示，突起部P21和P22的俯视形状大致呈W状，各突起部P21和P22也可以具有多个前端P201或者P202。
例如图31A所示，突起部P21的边缘部P211和突起部P22的边缘部P221也可以不呈锥形。另外，例如图31B所示，突起部P21的边缘部P211和突起部P22的边缘部P221也可以形成台阶。另外，例如图31C所示，也可以突起部P21的边缘部P211和突起部P22的边缘部P221形成台阶，其一部分(例如下段)呈锥形。另外，例如图31D所示，不仅是边缘部，也可以突起部P21和P22的整体呈锥形。
配置于空腔R10(开口部)的电子器件的配置是任意的。例如图32所示，也可以将电子部件200a和200b排列在短边方向上。
配置于空腔R10(开口部)的电子器件的数量如果是多个则是任意的。
例如图33所示，也可以将三个电子部件200a、200b、200c收容在空腔R10。在图33的例子中，在邻接的电子部件200a与电子部件200b之间以及邻接的电子部件200b与电子部件200c之间分别进入有成对的突起(突起部P21和P22)的前端。突起部P21与突起部P22形成于对空腔R10大致进行三等分的位置的相对置的壁面，前端之间面对而形成对。由于突起部P21和P22，空腔R10的宽度变窄，空腔R10的空间被区分为用于收容电子部件200a～200c的三个空间。电子部件200a被非突起部的壁面F11、突起部P21的前端面F21、突起部P22的前端面F22包围。另外，电子部件200b被非突起部的壁面F12、突起部P21的前端面F21、突起部P22的前端面F22包围。另外，电子部件200c被非突起部的壁面F13、突起部P21的前端面F21、突起部P22的前端面F22包围。
例如图34或者图35所示，也可以将四个电子部件200a、200b、200c、200d收容于空腔R10。在图34或者图35的例子中，突起部P21的前端进入到邻接的电子部件200a与电子部件200b之间，突起部P22的前端进入到邻接的电子部件200b与电子部件200c之间，突起部P23的前端进入到邻接的电子部件200c与电子部件200d之间，突起部P24的前端进入到邻接的电子部件200d与电子部件200a之间。
在图34的例子中，电子部件200a～200d被空腔R10的壁面(基板100的切断面)包围。然而，电子部件200a～200d各自没有被空腔R10的壁面包围。与此相对，在图35的例子中，在电子部件200a～200d之间设置作为基板100的一部分的孤立岛状的块P30，电子部件200a～200d各自被基板100的切断面包围。详细地说，电子部件200a被非突起部的壁面F11、突起部P21的前端面F21、突起部P24的前端面F24、块P30的侧面F30包围。另外，电子部件200b被非突起部的壁面F12、突起部P21的前端面F21、突起部P22的前端面F22、块P30的侧面F30包围。另外，电子部件200c被非突起部的壁面F13、突起部P22的前端面F22、突起部P23的前端面F23、块P30的侧面F30包围。另外，电子部件200d被非突起部的壁面F14、突起部P23的前端面F23、突起部P24的前端面F24、块P30的侧面F30包围。电子部件200a～200d各自被基板100的切断面包围，由此能够更可靠地抑制电子部件200a～200d的位置偏移。
一对突起形成于空腔R10(开口部)的相对置的壁面，前端之间不一定必须面对。例如图36所示，也可以在空腔R10的壁面仅形成突起部P21，在相对置的壁面不形成突起。如果在至少一个部位突起的前端进入到邻接的电子器件之间，则能够实现防止邻接的电子器件间的短路。
在上述实施方式中，作为基板100的一部分形成了突起，但是也可以与基板100分开地形成突起。例如图37所示，也可以分开形成基板100与突起部P21、P22，之后通过粘接剂等在空腔R10的壁面(基板100的切断面)连接突起部P21、P22。
在上述实施方式中，电子部件200a、200b具有单面通路结构，但是并不限定于此。例如图38所示，也可以是在电子部件200a、200b的两侧具有与电子部件200a、200b的电极210、220电连接的通路导体311b、312b、321b、322b的电路板。
内置于电路板10的电子器件并不限定于电容器，也可以是其它电子部件。例如图39A所示，也可以是由电感器构成的电子部件601a和由电容器构成的电子部件601b收容在一个空腔R10。突起部P21的前端P201和突起部P22的前端P202进入到邻接的电子部件601a和601b之间(参照图4A、图4B)，由此电子部件601a和601b之间的短路(导通)得到抑制。
例如图39B所示，电子部件601a由两匝电感器构成。各电感器通过四层的导体图案形成为螺旋状且俯视观察大致环状(详细地说，大致四角形状)。而且，这些电感器相互并列连接。
内置于电路板10的电子器件并不限定于电子部件，也可以是其它电路板。例如图40所示，电路板602a和602b也可以收容在一个空腔R10。突起部P21的前端P201和突起部P22的前端P202进入到邻接的电路板602a和602b之间(参照图4A、图4B)，由此电路板602a和602b之间的短路(导通)得到抑制。
电路板602a的焊盘(外部连接端子)经由通路导体311b、321b与导体层110、120电连接。电路板602b的焊盘(外部连接端子)经由通路导体312b、322b与导体层110、120电连接。电路板602a和602b优选例如各导体层具有精细的导体图案或者导体层之间的层间绝缘层变薄，由此以高于电路板10的密度具有导体。
在上述实施方式中，示出了在芯基板的两侧具有导体层的双面电路板(电路板10)，但是并不限定于此。例如图41所示，也可以是仅在芯基板(基板100)的一侧具有导体层的单面电路板。在图41的例子中，由IC芯片构成的电子部件603a和603b收容在一个空腔R10。
另外，例如图41所示，空腔R10(电子部件200a、200b的收容空间)也可以是不贯通基板100的孔(凹部)。
在上述实施方式中，示出了基板100的厚度与电子部件200a、200b的厚度大致一致的例子，但是并不限定于此。例如图41所示，也可以基板100的厚度大于电子部件603a、603b的厚度。
也可以是在芯基板的一侧具有两层以上的积层层的电路板。另外，也可以基板100的第一面F1侧与基板100的第二面F2侧积层层的数量不同。但是，为了缓和应力，认为在基板100的第一面F1侧与基板100的第二面F2侧将积层层的数量设为相同而提高表面和背面的对称性是优选的。
如图42所示，基板100(芯基板)也可以是内置金属板100a(例如铜箔)的绝缘基板。在这种基板100中，通过金属板100a提高散热性。在图42的例子中，到达金属板100a的通路导体100b形成于基板100，金属板100a与接地线(包含在导体层301、302的导体图案)经由通路导体100b相互电连接。金属板100a的俯视形状是任意的，可以是四角形，也可以是圆。
以下，参照图43A和图43B说明图42示出的基板100(芯基板)的制造方法的一例。
首先，如图43A所示，例如以夹持由铜箔构成的金属板100a的方式配置绝缘层2001、2002，并且在绝缘层2001上配置铜箔1001，在绝缘层2002上配置铜箔1002。绝缘层2001、2002例如分别由玻璃环氧树脂的预浸料构成。
接着，通过加压向金属板100a施加压力。在半固化的状态下对绝缘层2001、2002进行加压，由此如图43B所示，使树脂分别从绝缘层2001、2002流出。由此，在金属板100a的侧方形成绝缘层2003。之后，进行加热使各绝缘层2001、2002、2003固化。由此，完成内置有金属板100a的基板100(芯基板)。
电路板10的结构(特别是，其结构要素的种类、性能、尺寸、材质、形状、层数或者配置等)在不脱离本发明的宗旨的范围内能够任意地进行变更。
配置于空腔R10(开口部)的片状电容器的电极的形状并不限定于U字形状，例如也可以是通过平板状的电极对夹持电容器主体201的形状。
配置于空腔R10(开口部)的电子器件的种类是任意的。例如除了采用电容器、电阻、线圈等无源部件以外，还能够采用IC电路等有源部件等任意的电子部件或者电路板等。
各通路导体并不限定于填充导体，例如也可以是保形导体。
也可以通过引线接合连接等其它方法来安装配置于空腔R10(开口部)的电子器件，而不是通过通路连接(通路导体)进行安装。
电路板的制造方法并不限定于上述图8示出的顺序、内容，在不脱离本发明的宗旨的范围内能够任意地变更顺序、内容。另外，也可以根据用途等来省略不需要的工序。
例如各导体层的形成方法是任意的。例如也可以通过版面镀法、图案镀法、全添加法、半添加(SAP)法、减去法、转印法以及压凹法中的任一个或者任意地组合这些方法两个以上而得到的方法来形成导体层。
另外，代替激光，也可以通过湿式或者干式的蚀刻进行加工。在通过蚀刻进行加工的情况下，认为预先使用抗蚀层等来保护不想去除的部分是优选的。
上述实施方式、变形例等能够任意地进行组合。认为根据用途等选择适当的组合是优选的。例如也可以任意地组合图25～图30中的任一个示出的突起的俯视形状、图31A～图31D中的任一个示出的突起的截面形状、以及图32～图36中的任一个示出的电子器件的数量、配置。
以上，说明了本发明的实施方式，但是应该理解为设计上的方便、其它原因所需要的各种修改、组合包括在与“权利要求”所记载的发明、“具体实施方式”所记载的具体例对应的发明的范围内。
产业上的可利用性
本发明的电路板适合于内置的电子部件的电路的形成。另外，本发明所涉及的电路板的制造方法适合于电路板的制造。
附图标记说明
10：电路板；11、12：阻焊层；11a、12a：开口部；100：基板；100a：金属板；100b通路导体；101、102：绝缘层；101a：绝缘体；110、120：导体层；200a～200d：电子部件；201：电容器主体；210、220：电极；210a、220a：上部；210b、220b：侧部；210c、220c：下部；211～214、221～224：导体层；231～239：介电层；300a：通孔；300b：通孔导体；300c：收缩部；301、302：导体层；313a：孔；311b～313b：通路导体；321a～323a：孔；321b～323b：通路导体；400：电子部件；500：电路板；601a、601b：电子部件；602a、602b：电路板；603a、603b：电子部件；1000：双面覆铜层叠板；1001、1002：铜箔；1003a、1003b：孔；1004：镀层；1005：载体；1006、1007：铜箔；1008、1009：无电解镀膜；1010、1011：抗蚀层；1010a、1011a：开口部；2001～2003：绝缘层；F11～F14：壁面；F21～F24：前端面；F30：侧面；P11、P12：焊盘；P21～P24：突起部；P30：块；P201、P202：前端；P211、P221：边缘部；R1、R2：区域；R10：空腔；R100：区域。

Claims (20)

1.一种电路板，其特征在于，具有：
基板，其具有开口部；
多个电子器件，其配置于一个上述开口部；
绝缘层，其配置在上述基板上和上述电子器件上；以及
导体层，其配置在上述绝缘层上，
其中，在上述开口部的壁面形成有突起，
在至少一个部位，上述突起的前端进入到邻接的上述电子器件之间。
2.根据权利要求1所述的电路板，其特征在于，
上述突起的前端进入到邻接的上述电子器件之间，由此这些电子器件分离。
3.根据权利要求1或者2所述的电路板，其特征在于，
上述突起的前端面由上述基板的切断面构成。
4.根据权利要求1或者2所述的电路板，其特征在于，
上述突起的前端面由锥形面构成。
5.根据权利要求1或者2所述的电路板，其特征在于，
形成前端彼此面对的上述突起的对。
6.根据权利要求5所述的电路板，其特征在于，
上述突起的对形成于将上述开口部大致等分的位置的相对置的壁面。
7.根据权利要求1或者2所述的电路板，其特征在于，
上述多个电子器件中的各电子器件被上述基板的切断面包围。
8.根据权利要求7所述的电路板，其特征在于，
包围上述多个电子器件中的各电子器件的上述基板的切断面全部由锥形面构成。
9.根据权利要求1或者2所述的电路板，其特征在于，
邻接的上述电子器件中的至少一方为具有遍及上表面、侧面、下表面形成的电极的片状电容器。
10.根据权利要求1或者2所述的电路板，其特征在于，
邻接的上述电子器件中的至少一方为电感器。
11.根据权利要求1或者2所述的电路板，其特征在于，
在上述基板与上述电子器件之间以及上述电子器件彼此之间分别填充有构成上述绝缘层的树脂。
12.根据权利要求1或者2所述的电路板，其特征在于，
在上述电子器件的正上方具有外部连接端子。
13.根据权利要求1或者2任一项所述的电路板，其特征在于，
还具有在形成于上述绝缘层的孔内形成导体而成的通路导体，
上述导体层与上述电子器件的电极经由上述通路导体相互电连接。
14.根据权利要求1或者2任一项所述的电路板，其特征在于，
上述基板是内置金属板的绝缘基板。
15.一种电路板的制造方法，包括以下步骤：
准备基板；
在上述基板上形成壁面具有突起的开口部；
将多个电子器件以在至少一个部位上述突起的前端进入到邻接的电子器件之间的方式配置于一个上述开口部；
在上述基板上和上述电子器件上形成绝缘层；以及
在上述绝缘层上形成导体层。
16.根据权利要求15所述的电路板的制造方法，其特征在于，
通过切断上述基板来形成上述突起。
17.根据权利要求16所述的电路板的制造方法，其特征在于，
利用激光切断上述基板。
18.根据权利要求15～17中的任一项所述的电路板的制造方法，其特征在于，
以前端彼此面对的方式形成上述突起的对。
19.根据权利要求15～17中的任一项所述的电路板的制造方法，其特征在于，
还包括以下步骤：在上述基板与上述电子器件之间以及上述电子器件彼此之间分别填充构成上述绝缘层的树脂。
20.根据权利要求15～17中的任一项所述的电路板的制造方法，其特征在于，还包括以下步骤：
在上述绝缘层形成孔；
形成在上述孔内形成导体而成的通路导体；以及
将上述导体层与上述电子器件的电极经由上述通路导体相互电连接。
CN201280023363.6A 2011-05-13 2012-04-25 电路板及其制造方法 Active CN103563498B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161485835P 2011-05-13 2011-05-13
US61/485,835 2011-05-13
PCT/JP2012/061143 WO2012157426A1 (ja) 2011-05-13 2012-04-25 配線板及びその製造方法

Publications (2)

Publication Number Publication Date
CN103563498A CN103563498A (zh) 2014-02-05
CN103563498B true CN103563498B (zh) 2016-07-06

Family

ID=47141737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280023363.6A Active CN103563498B (zh) 2011-05-13 2012-04-25 电路板及其制造方法

Country Status (6)

Country Link
US (2) US8693209B2 (zh)
JP (1) JP5600803B2 (zh)
KR (1) KR101422437B1 (zh)
CN (1) CN103563498B (zh)
TW (1) TWI429345B (zh)
WO (1) WO2012157426A1 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8908387B2 (en) 2011-10-31 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9439289B2 (en) 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2015038912A (ja) * 2012-10-25 2015-02-26 イビデン株式会社 電子部品内蔵配線板およびその製造方法
US9113574B2 (en) * 2012-10-25 2015-08-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
JP2014107431A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 電子部品内蔵配線板、及び、電子部品内蔵配線板の製造方法
JP2014107498A (ja) * 2012-11-29 2014-06-09 Murata Mfg Co Ltd 部品内蔵樹脂多層基板およびその製造方法
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
KR101483825B1 (ko) * 2012-12-04 2015-01-16 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
WO2014122779A1 (ja) * 2013-02-08 2014-08-14 株式会社フジクラ 部品内蔵基板およびその製造方法
TWI610606B (zh) * 2013-02-21 2018-01-01 味之素股份有限公司 零件內建配線基板之製造方法及半導體裝置
JP6318690B2 (ja) * 2013-02-21 2018-05-09 味の素株式会社 部品内蔵回路板の製造方法、および半導体装置
WO2014185438A1 (ja) * 2013-05-17 2014-11-20 株式会社村田製作所 部品内蔵多層基板の製造方法および部品内蔵多層基板
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
TWI634826B (zh) * 2013-06-17 2018-09-01 味之素股份有限公司 Manufacturing method of built-in component wiring board, built-in component insulating substrate, built-in component two-layer wiring substrate, and semiconductor device
JP6322989B2 (ja) * 2013-12-16 2018-05-16 味の素株式会社 部品内蔵基板の製造方法
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
JP6350093B2 (ja) * 2013-12-16 2018-07-04 味の素株式会社 部品内蔵基板の製造方法および半導体装置
JP6075789B2 (ja) * 2014-01-31 2017-02-08 京セラ株式会社 配線基板の製造方法
JP2015159153A (ja) * 2014-02-21 2015-09-03 イビデン株式会社 電子部品内蔵多層配線板
JP6334962B2 (ja) * 2014-03-05 2018-05-30 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
JP6373605B2 (ja) 2014-03-05 2018-08-15 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
JP2015191996A (ja) * 2014-03-28 2015-11-02 京セラサーキットソリューションズ株式会社 印刷配線板およびその製造方法
JP2015220281A (ja) * 2014-05-15 2015-12-07 イビデン株式会社 プリント配線板
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
JP6393566B2 (ja) * 2014-09-17 2018-09-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102139755B1 (ko) * 2015-01-22 2020-07-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
JP6660850B2 (ja) 2016-08-05 2020-03-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
US9887167B1 (en) * 2016-09-19 2018-02-06 Advanced Semiconductor Engineering, Inc. Embedded component package structure and method of manufacturing the same
JP6678090B2 (ja) 2016-10-04 2020-04-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
JP6751910B2 (ja) * 2016-10-05 2020-09-09 パナソニックＩｐマネジメント株式会社 多層プリント配線板、多層プリント配線板の製造方法
KR101963282B1 (ko) * 2016-12-16 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR101901712B1 (ko) * 2017-10-27 2018-09-27 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101942744B1 (ko) 2017-11-03 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR102039712B1 (ko) * 2017-11-30 2019-11-26 삼성전자주식회사 팬-아웃 반도체 패키지
US10347586B2 (en) 2017-11-30 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101912290B1 (ko) * 2017-12-06 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지
KR102679250B1 (ko) * 2018-09-12 2024-06-28 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
TWI694756B (zh) * 2018-12-27 2020-05-21 欣興電子股份有限公司 一種具有散熱塊的電路板及其製造方法
US11445596B2 (en) 2018-12-27 2022-09-13 Unimicron Technology Corp. Circuit board having heat-dissipation block and method of manufacturing the same
JP7279538B2 (ja) * 2019-06-19 2023-05-23 富士フイルムビジネスイノベーション株式会社 発光装置
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
CN113130408A (zh) 2019-12-31 2021-07-16 奥特斯奥地利科技与系统技术有限公司 部件承载件及制造部件承载件的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
CN100345466C (zh) * 2004-04-26 2007-10-24 太阳诱电株式会社 元件内置型多层基板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777847A (en) * 1995-09-27 1998-07-07 Nec Corporation Multichip module having a cover wtih support pillar
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
EP2265101B1 (en) * 1999-09-02 2012-08-29 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
KR20070101408A (ko) * 1999-09-02 2007-10-16 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
JP4695289B2 (ja) * 2000-07-31 2011-06-08 日本特殊陶業株式会社 配線基板の製造方法
JP4810772B2 (ja) * 2001-07-31 2011-11-09 パナソニック株式会社 回路モジュール
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP4279090B2 (ja) * 2003-08-27 2009-06-17 大日本印刷株式会社 部品内蔵配線板の製造方法、部品内蔵配線板
US7242591B2 (en) 2002-10-08 2007-07-10 Dai Nippon Printing Co., Ltd. Wiring board incorporating components and process for producing the same
FI20031341L (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2005327984A (ja) * 2004-05-17 2005-11-24 Shinko Electric Ind Co Ltd 電子部品及び電子部品実装構造の製造方法
JP2006324567A (ja) * 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 部品内蔵基板とその製造方法
TWI295497B (en) * 2005-10-18 2008-04-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
JP5101240B2 (ja) * 2007-10-25 2012-12-19 日本特殊陶業株式会社 板状部品内蔵配線基板
US8318540B2 (en) * 2008-05-19 2012-11-27 Infineon Technologies Ag Method of manufacturing a semiconductor structure
US8400782B2 (en) 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN102575470B (zh) * 2009-09-24 2015-10-07 皇家飞利浦电子股份有限公司 壁或天花板覆盖物材料
WO2011114774A1 (ja) * 2010-03-18 2011-09-22 日本電気株式会社 半導体素子内蔵基板およびその製造方法
US8908387B2 (en) 2011-10-31 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9439289B2 (en) 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9215805B2 (en) 2012-04-27 2015-12-15 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
CN100345466C (zh) * 2004-04-26 2007-10-24 太阳诱电株式会社 元件内置型多层基板

Also Published As

Publication number Publication date
JPWO2012157426A1 (ja) 2014-07-31
CN103563498A (zh) 2014-02-05
TWI429345B (zh) 2014-03-01
KR20130113534A (ko) 2013-10-15
US8693209B2 (en) 2014-04-08
KR101422437B1 (ko) 2014-07-22
TW201304620A (zh) 2013-01-16
US20120287586A1 (en) 2012-11-15
WO2012157426A1 (ja) 2012-11-22
JP5600803B2 (ja) 2014-10-01
US20140153205A1 (en) 2014-06-05
US9232656B2 (en) 2016-01-05

Similar Documents

Publication Publication Date Title
CN103563498B (zh) 电路板及其制造方法
US9883592B2 (en) Wiring board and method for manufacturing the same
CN102695366B (zh) 电子部件内置电路板及其制造方法
US9119322B2 (en) Wiring board and method for manufacturing the same
US9215805B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP2012151372A (ja) 配線板及びその製造方法
US20150116950A1 (en) Coil component, manufacturing method thereof, coil component-embedded substrate, and voltage adjustment module having the same
KR101670184B1 (ko) 적층 전자부품 및 그 제조방법
CN104575935B (zh) 电感器及其制造方法
CN103703874A (zh) 电子部件内置电路板及其制造方法
JP5404312B2 (ja) 電子装置
KR102642913B1 (ko) 적층 전자부품 및 그 제조방법
JP5756958B2 (ja) 多層回路基板
US20130256007A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP5182448B2 (ja) 部品内蔵基板
KR20150114798A (ko) 적층형 전자부품 및 그 제조방법
KR20150050306A (ko) 코일 부품과 그 제조 방법, 코일 부품 내장하는 기판, 및 이를 포함하는 전압조절 모듈
JP2013183029A (ja) 電子部品内蔵配線板及びその製造方法
JP2013183028A (ja) 電子部品内蔵配線板、チップコンデンサ、及び電子部品内蔵配線板の製造方法
JP2015146345A (ja) 電子部品内蔵多層配線板およびその製造方法
KR20130048161A (ko) 배선판 및 그 제조 방법
JP2013183027A (ja) 電子部品内蔵配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant