[go: up one dir, main page]

CN103545242B - 密封的浅沟槽隔离区域及其形成方法 - Google Patents

密封的浅沟槽隔离区域及其形成方法 Download PDF

Info

Publication number
CN103545242B
CN103545242B CN201310302553.8A CN201310302553A CN103545242B CN 103545242 B CN103545242 B CN 103545242B CN 201310302553 A CN201310302553 A CN 201310302553A CN 103545242 B CN103545242 B CN 103545242B
Authority
CN
China
Prior art keywords
layer
sealing
sti
fill
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310302553.8A
Other languages
English (en)
Other versions
CN103545242A (zh
Inventor
M·V·阿奎利纳
胡项
D·J·耶格
金烈
Y·M·李
李瑛�
R·A·维加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
International Business Machines Corp
Original Assignee
GlobalFoundries Singapore Pte Ltd
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd, International Business Machines Corp filed Critical GlobalFoundries Singapore Pte Ltd
Publication of CN103545242A publication Critical patent/CN103545242A/zh
Application granted granted Critical
Publication of CN103545242B publication Critical patent/CN103545242B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

一种用于为半导体器件形成密封的浅沟槽隔离(STI)区域的方法包括：在衬底中形成STI区域，STI区域包括STI填充；在STI区域的STI填充中形成密封凹陷；并且在STI填充之上的密封凹陷中形成密封层。

Description

密封的浅沟槽隔离区域及其形成方法
技术领域
本公开内容主要地涉及半导体器件制作领域，并且更具体地涉及一种用于半导体器件的密封的浅沟槽隔离(STI)区域。
背景技术
集成电路(IC)可以包括形成于芯片上的大量器件，诸如互补金属氧化物半导体(CMOS)场效应晶态管(FET)。产生更小、更高性能的器件对于增强IC的性能和提高IC的可靠性是重要的。随着按比例缩减器件，为了生产这样的器件而需要的技术变得更复杂。可以通过外延沉积来形成FET中的各种区域(诸如源极/漏极区域)以提供相对高性能的器件。外延是指在晶态衬底上沉积晶态覆盖层，其中覆盖层与衬底配准。覆盖层称为外延膜或者外延层。希望沉积的材料形成相对于衬底晶体结构具有一个定义好的定向的晶态覆盖层。可以从气态或者液体前体生长外延膜，并且外延膜可以包括材料，诸如嵌入的锗化硅(eSiGe)。
外延沉积可能需要在衬底中形成其中随后沉积材料的凹陷。可以通过电抗离子蚀刻(RIE)形成凹陷。此外，可以存在在沉积之前的预清理步骤。预清理步骤可以包括使用氢氟(HF)酸。凹陷的形成和预清理步骤可能引起所不希望的从器件的材料去除并且可能在后续半导体处理步骤，诸如接触形成期间引起问题。例如可以在预清理期间在器件的浅沟槽隔离(STI)区域中形成切片(divot)。切片的存在可能引起在随后外延沉积于STI区域上或者附近的材料中的多面化。多面化可能减少沉积的材料的总体积，这可能例如使外延沉积的源极/漏极区域具有不足以与器件的电接触产生良好接触的高度。
发明内容
在一个方面中，一种用于为半导体器件形成密封的浅沟槽隔离(STI)区域的方法包括：在衬底中形成STI区域，STI区域包括STI填充；在STI区域的STI填充中形成密封凹陷；并且在STI填充之上的密封凹陷中形成密封层。
在另一方面中，一种用于为半导体器件形成密封的浅沟槽隔离(STI)区域的方法包括：在衬底中形成STI区域；并且在STI区域的顶表面之上形成包括高k材料和氮化硅(SiN)之一的密封层。
在另一方面中，一种半导体器件包括位于衬底中的浅沟槽隔离(STI)区域，STI区域包括位于STI区域的STI填充顶部上的密封凹陷中的密封层。
通过本示例实施例的技术实现附加特征。这里具体描述其它实施例并且视为要求保护的内容的部分。为了更好理解示例实施例的特征，参照描述和附图。
附图说明
现在参照附图，其中在若干图中对相似单元相似地编号：
图1图示形成密封的STI区域的方法的一个实施例的流程图。
图2是图示衬底中的STI区域的一个实施例的截面图。
图3图示在部分去除STI填充以形成密封凹陷之后的图2的器件。
图4图示在密封凹陷中形成STI密封层之后的图3的器件。
图5图示在STI密封层之上沉积氧化物之后的图4的器件。
图6图示在平坦化氧化物之后的图5的器件。
图7A图示在去除STI密封层的翼部之后的图6的器件。
图7B图示在去除焊盘氮化物之后的图6或者7A的器件。
图8图示具有密封的STI区域的半导体器件的一个实施例。
图9图示形成密封的STI区域的方法的另一实施例的流程图。
图10是图示衬底中的STI凹陷和衬垫的一个实施例的截面图。
图11图示在凹陷中形成STI密封衬垫之后的图10的器件。
图12图示在形成STI填充之后的图11的器件。
图13图示在部分去除STI填充以形成密封凹陷之后的图12的器件。
图14图示在密封凹陷中形成STI密封层之后的图13的器件。
图15图示在STI密封之上沉积氧化物之后的图14的器件。
图16图示在平坦化氧化物之后的图15的器件。
图17A图示在去除STI密封层的翼部之后的图16的器件。
图17B图示在去除焊盘氮化物之后的图16或者17A的器件。
图18图示具有密封的STI区域的半导体器件的一个实施例。
具体实施方式
用下文具体讨论的示例实施例提供密封的STI区域和形成密封的STI区域的方法的实施例。可以用包括抗HF的材料的密封层密封IC中的STI区域，这防止在可以在外延沉积源极/漏极材料之前执行的预清理步骤期间在STI区域中形成切片。在一些实施例中，密封层可以包括高k(HK)材料(诸如氧化铪(HfO))，或者在其它一些实施例中，密封层可以包括氮化硅(SiN)。密封层可以形成于STI区域的顶部上，从而密封层的顶表面与衬底的顶表面共面，由此减少后续半导体处理步骤中的拓扑布局问题。在更多一些实施例中，密封材料可以附加地用来在位于衬底与STI填充之间的STI区域以内形成密封衬垫。STI密封层也可以在接触形成期间用作蚀刻停止层，这实现在IC中的STI区域之上的接触布线。
图1图示形成密封的STI区域的方法100的一个实施例的流程图。关于图2-图8讨论图1。首先，在方法100的块101中，在衬底中形成STI区域。STI区域位于衬底中的凹陷中，并且可以包括STI衬垫和STI填充。STI衬垫和STI填充可以包括氧化物，并且衬底可以在各种实施例中包括硅。图2图示器件200的一个实施例，该器件包括衬底201中的STI区域，该STI区域包括STI衬垫205和STI填充204。器件200附加地包括焊盘氧化物202和焊盘氮化物203，其在包括STI衬垫205和STI填充204的STI区域的任一侧上位于衬底201的顶部上。焊盘氧化物202和焊盘氮化物203可以在可以在形成STI区域期间执行的STI区域平坦化期间充当停止层；因此，STI填充204的顶部可以与焊盘氮化物203的顶部齐平。
方法100的流程然后继续至块102，在该块中，部分去除STI区域的STI填充以形成密封凹陷。在各种实施例中可以使用可以包括HF酸蚀刻的湿法蚀刻或者等离子体RIE来执行STI填充的部分去除。去除氧化物填充至衬底的顶表面以下的水平面。图3图示在部分去除STI填充204以形成密封凹陷301之后的图2的器件200的一个实施例。密封凹陷301延伸至衬底201的顶表面之下。
接着在图1的块103中，在STI区域之上的密封凹陷中形成密封层。密封层可以包括HK材料，该HK材料在各种实施例中包括但不限于HfO或者SiN。可以选择包括密封层的材料用于抗HF蚀刻，并且可以在各种实施例中通过保形沉积来沉积该材料。可以形成密封层，使得密封层的位于STI填充上面的部分与衬底的顶表面共面。可以执行用来在块103中形成密封层的沉积工艺使得密封层的厚度与密封凹陷的深度大约相等。图4图示在形成密封层401之后的图3的器件300的一个实施例。在STI填充204、焊盘氧化物202和焊盘氮化物203的暴露的表面之上形成密封层401。
继续图1的块104，在密封层之上沉积氧化物填充，并且向下平坦化沉积的氧化物填充的顶部至焊盘氮化物的顶部。在各种实施例中平坦化工艺可以是CMP工艺。平坦化也去除密封层的位于焊盘氮化物上面的部分。图5图示在密封层401之上沉积氧化物填充501之后的图4的器件的一个实施例，并且图6图示在向下平坦化氧化物填充501至焊盘氮化物203的预部之后的图5的器件500的一个实施例。通过平坦化去除密封层401的位于焊盘氮化物203上面的部分。
现在转向图1，接着在块105中，去除焊盘氮化物和密封层的竖直翼部(wingportion)。密封层的翼部位于如下区域中，这些区域位于剩余氧化物填充以及焊盘氧化物和氮化物的侧部之间。在图1的块105的流程的第一实施例中，其中密封层包括HK材料，先去除密封层的翼部，并且随后去除焊盘氮化物。在各种实施例中，去除密封层的翼部可以包括湿法蚀刻或者干法蚀刻，并且在各种实施例中随后去除焊盘氮化物可以包括RIE或者湿法磷酸蚀刻。可以控制蚀刻时间，使得在块105中执行的蚀刻在衬底的顶部的水平面之前停止，从而蚀刻未暴露STI填充。在另一些实施例中，可以在蚀刻之前执行密封层的翼部的非结晶注入。非结晶注入可以具有与衬底的顶部的水平面大约相等的非结晶深度以便增加在密封层的异步与密封层的位于STI填充上面的部分之间的蚀刻选择性。图7A图示在去除密封层401的翼部之后的图6的器件600的一个实施例。去除密封层401的翼部在焊盘氧化物和氮化物202/203与氧化物填充501之间形成翼凹陷701。图7B图示在后续去除焊盘氮化物203之后的图7A的器件700A的一个实施例。在图1的块105的流程的第二实施例中，其中密封层包括SiN，同时去除密封层的翼部和焊盘氮化物。在各种实施例中同时去除密封层的翼部和焊盘氮化物可以包括RIE或者湿法磷酸蚀刻，该蚀刻可以是热蚀刻。图7B也图示在同时去除密封层401的翼部和焊盘氮化物203之后的图6的器件600的一个实施例。
最后，图1的流程继续块106，在该块中，去除氧化物填充和焊盘氧化物，从而产生包括密封的STI区域的器件。在各种实施例中，去除氧化物填充和焊盘氧化物可以包括HF蚀刻、RIE或者CMP。可以选择在图1的块106中使用的氧化物去除工艺，使得在块106期间未去除密封层。在块106中使用的特定氧化物去除工艺及其对包括密封层的材料之上的氧化物的选择性确定在块106中需要的用于去除氧化物填充和焊盘氧化物而保留密封层的工艺窗。如果这一工艺窗相对小，则器件的退火可以在去除氧化物填充和焊盘氧化物之前是必需的。器件在去除氧化物填充和焊盘氧化物之前的退火可以使密封层变成结晶，从而增加密封层对可以用于块106的氧化物去除工艺的蚀刻或者CMP的抗性。图8图示在去除氧化物填充和焊盘氧化物之后的图7B的器件700B的一个实施例。器件800包括STI区域，该STI密封区域包括STI填充204和STI衬垫205并且在顶部由密封层401密封。密封层401的顶部与衬底201的顶部共面。
图9图示形成密封的STI区域的方法900的另一实施例的流程图，该STI区域包括STI区域内的密封衬垫。关于图10-图18讨论图9。首先，在方法900的块901中，在衬底中形成STI凹陷。在一些实施例中，可以在凹陷中形成STI衬垫；在其它一些实施例中，可以省略STI衬垫。在一些实施例中，STI衬垫可以包括氧化物。在一些实施例中，衬底可以包括硅。图10图示器件1000的一个实施例，该器件包括衬底1001中的STI凹陷1004。可选STI衬垫1005位于STI凹陷1004以内的暴露的表面之上。器件1000附加地包括在STI凹陷1004的任一侧上位于衬底1001上面的焊盘氧化物1002和焊盘氮化物1003。
接着在图9的块902中，在STI凹陷中形成密封衬垫。密封衬垫可以包括HK材料，该HK材料在各种实施例中包括但不限于HfO或者SiN。可以选择包括密封衬垫的材料用于抗HF蚀刻。图11图示在STI凹陷1004中形成密封衬垫1101之后的图10的器件1000的一个实施例。如图10中所示，密封衬垫1101覆盖STI衬垫1005，并且也覆盖焊盘氧化物1002和焊盘氮化物1003。在一些实施例中，可以省略STI衬垫1005，并且密封衬垫1101可以在STI凹陷1004中直接形成于衬底1001的表面上。
流程然后继续图9的块903，在该块中，在STI凹陷中的密封衬垫之上形成STI填充。在各种实施例中，STI填充可以包括氧化物。可以通过在密封衬垫之上沉积氧化物、继而向下平坦化沉积的氧化物至密封衬垫的位于焊盘氮化物上面的部分的顶表面来形成STI填充。平坦化工艺可以是CMP工艺。图12图示在密封衬垫1101之上形成STI填充1201之后的图11的器件1100的一个实施例。STI填充1201的顶部与密封衬垫1101的位于焊盘氮化物1003上面的部分的顶表面齐平。
方法900的流程然后继续块904，在该块中，部分去除STI区域的STI填充以形成密封凹陷。可以使用湿法蚀刻来执行部分去除STI填充，在各种实施例中该湿法蚀刻可以是氢氟(HF)酸蚀刻或者等离子体RIE。去除STI填充至衬底的顶表面以下的水平面。图13是在部分去除STI填充1201以形成密封工艺1301之后的图12的器件1200的一个实施例。密封凹陷1301延伸至衬底1001的顶表面之下。
接着，在图9的块905中，在STI区域之上的密封凹陷中形成密封层。密封层可以包括与密封衬垫相同的材料，该材料可以是HK材料，该HK材料在各种实施例中包括但不限于HfO或者SiN。可以选择包括密封层的材料用于抗HF蚀刻并且可以在各种实施例中通过保形沉积来沉积该材料。可以形成密封层，使得密封层的位于STI填充上面的部分与衬底的顶表面共面。可以执行用来在块905中形成密封层的沉积工艺，使得密封层的厚度与密封凹陷的深度大约相等。图14图示在形成密封层1401之后的图13的器件1300的一个实施例。在STI填充1201的暴露的顶表面和密封衬垫1101的位于焊盘氮化物1003上面的部分的顶表面之上以及密封衬垫1101的在焊盘氧化物1002和焊盘氮化物1003的侧部上剩余的部分之上形成密封层1401。
继续图9的块906，在密封层之上沉积氧化物填充，并且平坦化沉积的氧化物填充的顶部下至焊盘氮化物的顶部。平坦化工艺可以是CMP工艺。平坦化也去除密封层的位于焊盘氮化物上面的部分。图15图示在密封层1401之上沉积氧化物填充1501之后的图14的器件1400的一个实施例，并且图16图示在平坦化氧化物填充1501下至焊盘氮化物1003的顶部之后的图15的器件1500的一个实施例。通过平坦化来去除密封层1401的位于焊盘氮化物1003上面的部分。
再次转向图9，接着在块907中，去除焊盘氮化物以及密封衬垫和层材料的竖直翼部。密封衬垫/层材料的翼部位于如下区域中，这些区域位于剩余氧化物填充以及焊盘氧化物和氮化物的侧部之间。在图9的块907的其中密封衬垫和层包括HK材料的第一实施例中，先去除密封衬垫/层材料的翼部，然后去除焊盘氮化物。去除密封衬垫/层材料的翼部可以在各种实施例中包括湿法或者干法蚀刻，并且后续去除焊盘氮化物可以在各种实施例中包括RIE或者湿法临时蚀刻。可以控制蚀刻时间，使得在块907中执行的蚀刻在衬底的顶部的水平面之前停止，从而蚀刻未暴露STI填充。在更多实施例中，可以在蚀刻之前执行密封层的翼部的非结晶注入。非结晶注入可以具有与衬底的顶部的水平面大约相等的非结晶深度，以便增加在密封层的异步与密封层的位于STI填充上面的部分之间的蚀刻选择性。图17A图示在去除密封衬垫1101和密封层1401的翼部之后的图16的器件1600的一个实施例。去除密封衬垫1101和密封层1401的翼部在焊盘氧化物和氮化物1002/1003与氧化物填充1501之间形成翼凹陷1701。图17B图示在后续去除焊盘氮化物1003之后的图17A的器件1700A的一个实施例。在图9的块907的流程的第二实施例中，其中密封衬垫和密封层包括SiN，同时去除密封衬垫/层材料的翼部和焊盘氮化物。同时去除密封衬垫/层材料的翼部和焊盘氮化物可以在各种实施例中包括RIE或者湿磷酸蚀刻，该蚀刻可以是热蚀刻。图17B图示在同时去除密封衬垫1101和密封层1401的翼部以及焊盘氮化物1003之后的图16的器件1600的一个实施例。
最后，图9的流程继续块908，在该块中，去除氧化物填充和焊盘氧化物，从而产生包括密封的STI区域的器件。去除氧化物填充和焊盘氧化物可以在各种实施例中包括HF蚀刻、RIE或者CMP。可以选择在图9的块908中使用的氧化物去除工艺，使得在块908期间未去除密封层。在块908中使用的特定氧化物去除工艺及其对包括密封层的材料之上的氧化物的选择性确定在块908中需要的用于去除氧化物填充和焊盘氧化物而保留密封层的工艺窗。如果这一果这一工艺窗相对小，则器件的退火可以在去除氧化物填充和焊盘氧化物之前是必需的。器件在去除氧化物填充和焊盘氧化物之前的退火可以使密封层变成结晶，从而增加密封层对可以用于块908的氧化物去除工艺的蚀刻或者CMP的抗性。图18图示在去除氧化物填充和焊盘氧化物之后的图17B的器件1700B的一个实施例。器件1800包括STI区域，该STI区域在顶部由密封层1401密封并且也在衬底1001以内由密封衬垫1101密封，并且该STI区域包括STI填充1201和STI衬垫1005。密封层1401的顶部与衬底1001的顶部共面。
示例实施例的技术效果和益处包括防止在IC中外延沉积源极/漏极材料期间的多面化。
这里所用术语仅为了描述具体实施例而并非旨在于限制本发明。如这里所用，单数形式“一个/一种”和“该”除非上下文另有明示则旨在于也包括复数形式。还将理解，术语“包括”在使用于本说明书中时指定存在声明的特征、整件、步骤、操作、单元和/或部件、但是未排除存在或者添加一个或者多个其它特征、整件、步骤、操作、单元、部件和/或其组合。
在所附权利要求中的所有装置或者步骤加上功能单元的对应结构、材料、动作和等效物旨在于包括用于与如具体要求保护的其它要求保护的单元组合执行功能的任何结构、材料或者动作。本发明的描述已经出于示例和描述的目的而加以呈现、但是并非旨在于穷举本发明或者使本发明限于公开的形式。许多修改和变化将为本领域普通技术人员所清楚而未脱离本发明的范围和精神实质。选择和描述实施例以便最好地说明本发明的原理和实际应用并且使本领域其他普通技术人员能够针对具有如与设想的特定使用相适合的各种修改的各种实施例来理解本发明。

Claims (14)

1.一种用于为半导体器件形成密封的浅沟槽隔离STI区域的方法，所述方法包括：
在衬底中形成STI区域，所述STI区域包括STI填充；
在所述STI区域的所述STI填充中形成密封凹陷；并且
在所述STI填充之上的所述密封凹陷中形成密封层，其中所述密封层包括高k材料；
在所述密封层之上形成氧化物填充；
平坦化所述氧化物的顶表面，使得所述氧化物填充的所述顶表面与焊盘氮化物层的顶表面齐平，其中所述焊盘氮化物层位于焊盘氧化物层上面，所述焊盘氧化物层位于所述衬底的顶表面上；
在平坦化所述氧化物填充的所述顶表面之后，去除所述密封层的翼部，所述密封层的所述翼部位于所述氧化物填充与所述焊盘氮化物层之间；
在去除所述密封层的所述翼部之后去除所述焊盘氮化物层；并且
在去除所述焊盘氮化物层之后去除所述焊盘氧化物层和所述氧化物填充。
2.根据权利要求1所述的方法，其中在所述密封凹陷中形成所述密封层包括在所述密封凹陷中沉积所述密封层的材料，使得所述密封层的厚度等于所述STI填充中的所述密封凹陷相对于所述衬底的顶表面的深度。
3.根据权利要求1所述的方法，其中在所述衬底中形成所述STI区域包括：
在所述衬底中形成STI凹陷；
在所述STI凹陷中形成密封衬垫，所述密封衬垫包括与所述密封层相同的材料；并且
在所述密封衬垫之上形成所述STI填充。
4.根据权利要求1所述的方法，其中所述密封层的一部分形成于所述焊盘氮化物层上面，并且其中平坦化所述氧化物填充的所述顶表面去除所述密封层的位于所述焊盘氮化物层上面的所述部分。
5.根据权利要求1所述的方法，还包括在去除所述密封层的所述翼部之前执行对所述密封层的所述翼部的非结晶注入，所述非结晶注入具有与所述衬底的顶表面的水平面相等的非结晶深度。
6.根据权利要求5所述的方法，还包括退火所述密封层，使得在去除所述焊盘氧化物层和所述氧化物填充之前由所述退火结晶所述密封层。
7.一种用于为半导体器件形成密封的浅沟槽隔离STI区域的方法，所述方法包括：
在衬底中形成STI区域，所述STI区域包括STI填充；
在所述STI区域的所述STI填充中形成密封凹陷；并且
在所述STI填充之上的所述密封凹陷中形成密封层，其中所述密封层包括氮化硅SiN；
在所述密封层之上形成氧化物填充；
平坦化所述氧化物的顶表面，使得所述氧化物填充的所述顶表面与焊盘氮化物层的顶表面齐平，其中所述焊盘氮化物层位于焊盘氧化物层上面，所述焊盘氧化物层位于所述衬底的顶表面上；以及
在平坦化所述氧化物填充的所述顶表面之后与去除所述焊盘氮化物层同时去除所述密封层的翼部，所述密封层的所述翼部位于所述氧化物填充和所述焊盘氮化物层之间。
8.根据权利要求7所述的方法，还包括在去除所述密封层的所述翼部之前执行对所述密封层的所述翼部的非结晶注入，所述非结晶注入具有非结晶深度，所述非结晶深度达到所述衬底的顶表面的水平面。
9.根据权利要求8所述的方法，还包括在同时去除所述密封层的所述翼部和所述焊盘氮化物层之后去除所述焊盘氧化物层和所述氧化物填充。
10.根据权利要求9所述的方法，还包括退火所述密封层，使得在去除所述焊盘氧化物层和所述氧化物填充之前由所述退火结晶所述密封层。
11.一种半导体器件，包括：
位于衬底中的浅沟槽隔离STI区域，所述STI区域包括STI填充；
密封层，直接位于所述STI填充之上；以及
氧化物填充，直接位于所述密封层之上，其中所述氧化物填充的顶表面与焊盘氮化物层的顶表面平齐，其中所述焊盘氮化物层直接位于焊盘氧化层之上，所述焊盘氧化层位于所述衬底的顶表面上；
其中所述密封层包括所述密封层的位于所述氧化物填充和所述焊盘氮化物层之间的翼部。
12.根据权利要求11所述的半导体器件，其中所述STI区域位于所述衬底中，并且其中所述密封层的顶表面与所述衬底的顶表面共面。
13.根据权利要求11所述的半导体器件，其中所述密封层包括氮化硅SiN或者高k材料。
14.根据权利要求11所述的半导体器件，其中所述STI区域还包括密封衬垫，所述密封衬垫包括与所述密封层相同的材料，所述密封衬垫位于所述衬底与所述STI区域中的所述STI填充之间。
CN201310302553.8A 2012-07-13 2013-07-15 密封的浅沟槽隔离区域及其形成方法 Expired - Fee Related CN103545242B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/548,237 2012-07-13
US13/548,237 US8859388B2 (en) 2012-07-13 2012-07-13 Sealed shallow trench isolation region

Publications (2)

Publication Number Publication Date
CN103545242A CN103545242A (zh) 2014-01-29
CN103545242B true CN103545242B (zh) 2017-02-22

Family

ID=49913282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310302553.8A Expired - Fee Related CN103545242B (zh) 2012-07-13 2013-07-15 密封的浅沟槽隔离区域及其形成方法

Country Status (2)

Country Link
US (1) US8859388B2 (zh)
CN (1) CN103545242B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150140819A1 (en) * 2013-11-19 2015-05-21 United Microelectronics Corp. Semiconductor process
US10770469B2 (en) * 2016-12-28 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
DE102017122526B4 (de) 2016-12-28 2022-07-28 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleitervorrichtung und Verfahren zum Herstellen von dieser
CN111834287B (zh) * 2020-08-18 2022-10-11 上海华力微电子有限公司 深沟槽隔离结构的制备方法及半导体结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1684262A (zh) * 2003-09-05 2005-10-19 台湾积体电路制造股份有限公司 静态随机存储单元及半导体元件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5817567A (en) 1997-04-07 1998-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Shallow trench isolation method
US6228741B1 (en) 1998-01-13 2001-05-08 Texas Instruments Incorporated Method for trench isolation of semiconductor devices
US6146970A (en) 1998-05-26 2000-11-14 Motorola Inc. Capped shallow trench isolation and method of formation
US6171929B1 (en) 1999-06-22 2001-01-09 Vanguard International Semiconductor Corporation Shallow trench isolator via non-critical chemical mechanical polishing
US6297126B1 (en) 1999-07-12 2001-10-02 Chartered Semiconductor Manufacturing Ltd. Silicon nitride capped shallow trench isolation method for fabricating sub-micron devices with borderless contacts
US7183600B2 (en) * 2003-06-03 2007-02-27 Samsung Electronics Co., Ltd. Semiconductor device with trench gate type transistor and method of manufacturing the same
KR100772109B1 (ko) * 2006-06-30 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US8030173B2 (en) 2009-05-29 2011-10-04 Freescale Semiconductor, Inc. Silicon nitride hardstop encapsulation layer for STI region
US8232179B2 (en) * 2009-10-01 2012-07-31 International Business Machines Corporation Method to improve wet etch budget in FEOL integration

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1684262A (zh) * 2003-09-05 2005-10-19 台湾积体电路制造股份有限公司 静态随机存储单元及半导体元件

Also Published As

Publication number Publication date
US8859388B2 (en) 2014-10-14
CN103545242A (zh) 2014-01-29
US20140015092A1 (en) 2014-01-16

Similar Documents

Publication Publication Date Title
US9917152B1 (en) Nanosheet transistors on bulk material
US7001804B2 (en) Method of producing active semiconductor layers of different thicknesses in an SOI wafer
US9548356B2 (en) Shallow trench isolation structures
US20110140229A1 (en) Techniques for forming shallow trench isolation
US9305823B2 (en) Semiconductor device including STI structure and fabrication method
US8962430B2 (en) Method for the formation of a protective dual liner for a shallow trench isolation structure
WO2012174694A1 (zh) 半导体器件及其制造方法
CN103050457B (zh) 用于半导体结构接触的隔离件
US20140054698A1 (en) Electronic device including shallow trench isolation (sti) regions with bottom nitride liner and upper oxide liner and related methods
CN102769033B (zh) 具有高击穿电压的hemt及其制造方法
US9589827B2 (en) Shallow trench isolation regions made from crystalline oxides
CN107492573A (zh) 运用选择性移除鳍部的半导体结构的形成
CN103545242B (zh) 密封的浅沟槽隔离区域及其形成方法
US20140159123A1 (en) Etch resistant raised isolation for semiconductor devices
CN103779224A (zh) Mosfet的制造方法
CN103779222A (zh) Mosfet的制造方法
CN103426907B (zh) 半导体器件及其制造方法
US10262891B2 (en) Substrate having two semiconductor materials on insulator
CN105576027A (zh) 半导体衬底、器件及其制造方法
CN100539024C (zh) 半导体装置的形成方法
CN104701262B (zh) 一种半导体器件的形成方法
CN105702680A (zh) 一种半导体器件及其制造方法
CN105280545A (zh) 半导体装置的浅沟槽隔离结构与其制造方法
CN105322012B (zh) 半导体器件及其制造方法
CN105575877A (zh) 半导体衬底、器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170222

Termination date: 20200715

CF01 Termination of patent right due to non-payment of annual fee