CN103515334A - 晶片封装体及其形成方法、半导体结构的形成方法 - Google Patents
晶片封装体及其形成方法、半导体结构的形成方法 Download PDFInfo
- Publication number
- CN103515334A CN103515334A CN201310247527.XA CN201310247527A CN103515334A CN 103515334 A CN103515334 A CN 103515334A CN 201310247527 A CN201310247527 A CN 201310247527A CN 103515334 A CN103515334 A CN 103515334A
- Authority
- CN
- China
- Prior art keywords
- wafer
- wall
- covered substrate
- substrate
- wafer encapsulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 188
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 29
- 238000005520 cutting process Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 23
- 230000003287 optical effect Effects 0.000 claims description 17
- 239000011521 glass Substances 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000005538 encapsulation Methods 0.000 claims 51
- 241000219739 Lens Species 0.000 claims 24
- 210000000695 crystalline len Anatomy 0.000 claims 24
- 208000002925 dental caries Diseases 0.000 claims 2
- 239000003292 glue Substances 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 abstract description 81
- 238000012536 packaging technology Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 130
- 235000012431 wafers Nutrition 0.000 description 89
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 238000012858 packaging process Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 4
- 239000012780 transparent material Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229920000307 polymer substrate Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001493 electron microscopy Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/40—Optical elements or arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/804—Containers or encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/40—Optical elements or arrangements
- H10F77/413—Optical elements or arrangements directly associated or integrated with the devices, e.g. back reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种晶片封装体及其形成方法、半导体结构的形成方法，该晶片封装体包括：一晶片，包括：一半导体基底，具有一第一表面；一元件区，形成于半导体基底之中；以及多个微透镜，设置于第一表面上，且位于元件区上；一覆盖基板，设置于晶片上，覆盖基板系为一透光基板；一间隔层，设置于晶片与覆盖基板之间，其中间隔层、晶片、及覆盖基板共同于元件区上围出一空腔；以及至少一主透镜，设置于覆盖基板上，且位于空腔中，主透镜的宽度大于各微透镜的宽度。本发明所提供的晶片封装技术可缩减晶片封装体的尺寸、可大量生产晶片封装体、可确保晶片封装体的品质、及/或可降低制程成本与时间。
Description
技术领域
本发明有关于晶片封装体及其形成方法，且特别是有关于以晶圆级封装制程所形成的晶片封装体。
背景技术
晶片封装制程是形成电子产品过程中的一重要步骤。晶片封装体除了将晶片保护于其中，使免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。
如何缩减晶片封装体的尺寸、大量生产晶片封装体、确保晶片封装体的品质、及降低制程成本与时间已成为重要课题。
发明内容
本发明一实施例提供一种晶片封装体，包括：一晶片，包括：一半导体基底，具有一第一表面及一第二表面；一元件区，形成于该半导体基底之中；一介电层，设置于该第一表面上；以及一导电垫结构，设置于该介电层之中，且电性连接该元件区；一覆盖基板，设置于该晶片上；以及一间隔层，设置于该晶片与该覆盖基板之间，其中该间隔层、该晶片、及该覆盖基板共同于该元件区上围出一空腔，且该间隔层直接接触该晶片，而无任何粘着胶设置于该晶片与该间隔层之间。
本发明一实施例提供一种晶片封装体的形成方法，包括：提供一晶圆，该晶圆包括：一半导体基底，具有一第一表面及一第二表面；多个元件区，形成于该半导体基底之中；一介电层，设置于该第一表面上；以及多个导电垫结构，设置于该介电层之中，且每一所述导电垫结构对应地电性连接其中一所述元件区；提供一覆盖基板；于该晶圆上或该覆盖基板上形成一间隔层；将该覆盖基板设置于该晶圆上而使该间隔层位于该晶圆与该覆盖基板之间，其中该间隔层、该晶圆、及该覆盖基板共同围出多个空腔，每一所述空腔对应地位于其中一所述元件区之上，且该间隔层直接接触该晶圆，而无任何粘着胶设置于该晶圆与该间隔层之间；以及沿着该晶圆的多个预定切割道进行一切割制程以形成彼此分离的多个晶片封装体。
本发明一实施例提供一种晶片封装体，包括：一晶片，包括：一半导体基底，具有一第一表面；一元件区，形成于半导体基底之中；以及多个微透镜，设置于第一表面上，且位于元件区上；一覆盖基板，设置于晶片上，覆盖基板为一透光基板；一间隔层，设置于晶片与覆盖基板之间，其中间隔层、晶片、及覆盖基板共同于元件区上围出一空腔；以及至少一主透镜，设置于覆盖基板上，且位于空腔中，主透镜的宽度大于各微透镜的宽度。
本发明一实施例提供一种半导体结构的形成方法，包括：提供一晶圆，该晶圆包括：一半导体基底，具有一第一表面；多个元件区，形成于半导体基底之中；以及多个微透镜，设置于第一表面上，且位于元件区上；提供一覆盖基板；于覆盖基板上形成多个主透镜，各主透镜的宽度大于各微透镜的宽度；于晶圆上或覆盖基板上形成一间隔层；以及将覆盖基板设置于晶圆上而使间隔层位于晶圆与覆盖基板之间，其中间隔层、晶圆、及覆盖基板共同围出多个空腔，每一空腔对应地位于其中一元件区之上，且每一空腔容置有至少一主透镜对应于至少二微透镜。
本发明所提供的晶片封装技术可缩减晶片封装体的尺寸、可大量生产晶片封装体、可确保晶片封装体的品质、及/或可降低制程成本与时间。
附图说明
图1A-1F显示根据本发明一实施例的晶片封装体的制程剖面图。
图2A及2B分别显示根据本发明实施例的晶片封装体的俯视图。
图3A-3F显示根据本发明一实施例的晶片封装体的制程剖面图。
图4A-4D分别显示根据本发明实施例的晶片封装体的剖面图。
图5A-5B显示根据本发明一实施例的晶片封装体的制程剖面图。
图6A-6G绘示本发明一实施例的晶片封装体的制程剖面图。
图7绘示本发明另一实施例的晶片封装体的剖面图。
图8绘示本发明另一实施例的晶片封装体的部分制程的剖面图。
图9绘示本发明又一实施例的晶片封装体的部分制程的剖面图。
图10A-10D绘示本发明一实施例的晶片封装体的制程剖面图。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。本领域技术人员自本说明书的申请专利范围中所能推及的所有实施方式皆属本说明书所欲揭露的内容。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装各种晶片。例如，其可用于封装各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(opto electronic devices)、微机电系统(Micro ElectroMechanical System;MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package;WSP)制程对影像感测元件、发光二极管(light-emitting diodes;LEDs)、太阳能电池(solar cells)、射频元件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wave devices)、压力感测器(process sensors)喷墨头(ink printer heads)、或功率金属氧化物半导体场效应晶体管模组(powerMOSFET modules)等半导体晶片进行封装。
上述晶圆级封装制程主要指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于借堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。在一实施中，上述切割后的封装体为一晶片尺寸封装体(CSP;chip scalepackage)。晶片尺寸封装体(CSP)的尺寸可仅略大于所封装的晶片。例如，晶片尺寸封装体的尺寸不大于所封装晶片的尺寸的120%。
图1A-1F显示根据本发明一实施例的晶片封装体的制程剖面图。如图1A所示，提供晶圆10。晶圆10可为半导体晶圆，例如硅晶圆。晶圆10可包括半导体基底100，其具有表面100a及表面100b。晶圆10可具有多个预定切割道SC。晶圆10还可包括多个元件区102，其形成于半导体基底100之中。元件区102中可形成有各种元件，例如是光电元件。光电元件可例如为影像感测元件或发光元件。
晶圆10还可包括设置于半导体基底100的表面100a上的介电层106以及设置于介电层106之中的多个导电垫结构104。每一导电垫结构104对应地电性连接其中一元件区102。在一实施例中，可选择性于元件区102上设置光学构件108。光学构件108可包括透镜及/或彩色滤光层。
接着，提供覆盖基板110。覆盖基板110可具有类似于晶圆10的尺寸与轮廓。覆盖基板110可为透明基板，例如玻璃基板。在一实施例中，覆盖基板110为IR玻璃基板。
接着，可于晶圆10上或覆盖基板110上形成一间隔层112。在图1的实施例中，间隔层112形成于覆盖基板110上。间隔层112之材质可包括(但不限于)环氧树脂、硅胶基高分子、或前述的组合。在一实施例中，间隔层112本身可具有粘性而可直接接合于覆盖基板110或晶圆10上。此外，可通过固化制程(例如，加热制程及/或照光制程)硬化间隔层112。在一实施例中，间隔层112包括光阻材料而可通过曝光及显影制程而图案化。
例如，在一实施例中，可通过喷涂制程或旋转涂布制程于覆盖基板110上形成间隔材料层(未显示)。接着，可对间隔材料层进行曝光制程及显影制程而将之图案化为如图1A所示的间隔层112。在另一实施例中，形成间隔层112的步骤可包括进行多次的沉积制程、曝光制程、及显影制程以形成多层的图案化材料层的堆叠。在此情形下，间隔层112可包括多个材料层的堆叠。这些材料层的材质可彼此相同，并彼此间具有界面。在一实施例中，界面可经由光学检测探知或可经由电子显微镜观察。在另一实施例中，这些材料层的材质可不完全相同。
接着，如图1B所示，将覆盖基板110设置于晶圆10上而使间隔层位于晶圆10与覆盖基板110之间。在一实施例中，由于间隔层112具有粘性，因此可接合晶圆10。接着，可选择性对间隔层112进行固化。间隔层112、晶圆10、及覆盖基板110可共同围出多个空腔109。每一空腔109可对应地位于其中一元件区102之上。光学构件108可位于空腔109之中。间隔层112可直接接触晶圆10，而无任何粘着胶设置于晶圆10与间隔层112之间。在一实施例中，晶圆10可包括半导体基底100上的光学层(未显示，例如为彩色滤光层)或半导体基底100上的平坦层(未显示)。在此情形下，间隔层112可直接接触半导体基底100、介电层106、半导体基底100上的光学层、或半导体基底100上的平坦层。由于无任何粘着胶设置于间隔层112的两端，可避免半导体基底100与覆盖基板110之间产生位移。此外，还能避免粘着胶污染元件区102上的光学构件108。
本发明实施例不限于此。在另一实施例中，如图5A-5B所示，间隔层112先形成于晶圆10之上。接着，可将覆盖基板110接合于间隔层112之上。
如图1B所示，在一实施例中，间隔层112在表面100a上的投影位于导电垫结构104在表面100a上的投影与元件区102在表面100a上的投影之间。在一实施例中，间隔层112在表面100a上的投影不与导电垫结构104在表面100a上的投影重叠。即，间隔层112不位于导电垫结构104的正上方。
如图1C所示，可接着选择性薄化晶圆10。例如，可以覆盖基板110为支撑，对半导体基底100的表面100b进行薄化制程以将半导体基底100薄化至适当厚度。适合的薄化制程可为机械研磨制程、蚀刻制程、化学机械研磨制程、或前述的组合。
如图1D所示，在一实施例中，可选择性将晶圆10设置于支撑基底118上。例如，可通过粘着层116接合晶圆10及支撑基底118。支撑基底118例如可为半导体基底、陶瓷基底、高分子基底、或前述的组合。在一实施例中，支撑基底118为玻璃基底。玻璃基底（例如具有100μm的厚度）除了有支撑效用外，本身还可防止与晶圆10之间产生寄生电容效应，并可抑制射频噪声(RFNoise)。
接着，可沿着晶圆10的多个预定切割道SC进行切割制程以形成彼此分离的多个晶片封装体。切割制程可为单一次切割或分段切割。如图1D所示，可先进行第一切割以移除部分的覆盖基板110而露出晶圆10。在一实施例中，第一切割还移除了部分的间隔层112而于间隔层112中形成至少一凹陷113。在一实施例中，间隔层112的侧边(例如，凹陷113的侧壁)可与覆盖基板110的侧边大抵共平面。此外，在一实施例中，第一切割可包括分次切割移除第一部分及第二部分的覆盖基板110而使第一部分及第二部分之间的覆盖基板110自然脱离。例如，可使用切割刀片500，分次切割切割道SC左侧的部分的覆盖基板110及右侧的部分的覆盖基板110而使中间部分的覆盖基板110自然脱离。经第一切割之后，可于覆盖基板110中形成露出晶圆10的开口114。然而，应注意的是，本发明实施例不限于此。在其他实施例中，可采用较宽的切割刀片于单次切割中形成出开口114。
接着，如图1E所示，可进行第二切割以移除部分的晶圆10而形成出彼此分离的多个晶片封装体。接着，可选择性移除支撑基底118。或者，如图1F所示，可切割移除部分的支撑基底118，使多个晶片封装体下方的支撑基底118亦彼此分离。晶片封装体中的晶片(其切割自晶圆)可包括半导体基底100、元件区102、介电层106、及导电垫结构104。在一实施例中，支撑基底118的侧边不与晶片的侧边共平面。
图2A及2B分别显示根据本发明实施例的晶片封装体的俯视图，其中相同或相似的标号用以标示相同或相似的元件。如图2A所示，在一实施例中，晶片封装体的覆盖基板110的面积可小于支撑基底118。此外，覆盖基板110的中心点可不与支撑基底118的中心点重叠。即，覆盖基板110可不设置于支撑基底118的中心区域。例如，在图2A的例子中，覆盖基板110设置于支撑基底118的左上方区域之上。在另一实施例中，如图2B所示，覆盖基板110的侧边可不平行于支撑基底118的任一侧边。
图3A-3F显示根据本发明一实施例的晶片封装体的制程剖面图，其中相同或相似的标号用以标示相同或相似的元件。如图3A-3C所示，可以类似于图1A-1C所述的方法，形成图3C所示的结构。接着，可选择性将晶圆10设置于支撑基底上。在一实施例中，支撑基底可为切割胶带200，如图3D所示。
接着，可沿着晶圆10的多个预定切割道SC进行切割制程以形成彼此分离的多个晶片封装体。切割制程可为单一次切割或分段切割。如图3E所示，可先进行第一切割以移除部分的覆盖基板110而露出晶圆10。在一实施例中，第一切割还移除了部分的间隔层112而于间隔层112中形成至少一凹陷113。在一实施例中，间隔层112的侧边(例如，凹陷113的侧壁)可与覆盖基板110的侧边大抵共平面。在一实施例中，可采用较宽的切割刀片500’于单次切割中形成出露出晶圆10的开口114。
然而，应注意的是，本发明实施例不限于此。在其他实施例中，第一切割可包括分次切割移除第一部分及第二部分的覆盖基板110而使第一部分及第二部分之间的覆盖基板110自然脱离。例如，可使用切割刀片，分次切割切割道SC左侧的部分的覆盖基板110及右侧的部分的覆盖基板110而使中间部分的覆盖基板110自然脱离。
接着，如图3F所示，可进行第二切割以移除部分的晶圆10而形成出彼此分离的多个晶片封装体。接着，可选择性移除切割胶带200，并取下晶片封装体。
本发明实施例可有许多变化。例如，图4A-4D分别显示根据本发明多个实施例的晶片封装体的剖面图，其中相同或相似的标号用以标示相同或相似的元件。
如图4A所示，在一实施例中，间隔层112中形成有孔洞402。孔洞402可例如贯穿间隔层112。或者，如图4C所示，间隔层112中可形成有孔洞402’，其未贯穿间隔层112。此外，如图4B所示，间隔层112的凹陷113’的侧壁可不与覆盖基板110的侧边共平面。如图4A-4D所示，可选择性地于覆盖基板110上形成一或多个主透镜120，光学构件108可具有多个微透镜108a，其中各主透镜120的宽度W1大于各微透镜108a的宽度W2（如图4A所示）。一个主透镜120可对应下方的多个微透镜108a。形成主透镜120的方法例如为在覆盖基板110上涂布形成一透明光阻层，之后，对透明光阻层进行曝光显影，以形成多个主透镜120。
间隔层112可为由多次的沉积制程、曝光制程、及显影制程所形成的多层的图案化材料层的堆叠。或者，间隔层112亦可为单层的图案化间隔材料层。
图6A-6G绘示本发明一实施例的晶片封装体的制程剖面图。值得注意的是，图6A-6G的实施例相似于图1A-1F的实施例，因此，标示相同标号的元件可具有相同的结构与材质，故于此不再赘述。
首先，请参照图6A，提供一覆盖基板110，并于覆盖基板110上形成多个主透镜120以及一间隔层112。覆盖基板110例如为一透光基板，例如玻璃基板。玻璃基板例如为红外线玻璃基板。在一实施例中，可先于覆盖基板110上形成间隔层112，然后才形成主透镜120。此时，由于主透镜120的形成顺序是在间隔层112之后，故可避免主透镜120受到间隔层112的制程污染。
在另一实施例中，可先于覆盖基板110上形成主透镜120，然后才形成间隔层112。此时，由于主透镜120的高度H1远小于间隔层112的高度H2，因此，不但先形成的主透镜120的高度均匀性佳（因为覆盖基板110表面平坦有利于均匀涂布），连后续形成的间隔层112的高度均匀性亦佳（因为主透镜120的高度H1甚小）。
在一实施例中，间隔层112为一透明膜层。此时，间隔层112的形成步骤可如下述。先于覆盖基板110上全面涂布一透明材料层（例如透明的光阻材料，未绘示），此时，虽然透明材料层覆盖覆盖基板110上的对位标记（未绘示），但由于透明材料层可透光，因此，仍可准确的侦测到对位标记而进行曝光显影制程，以图案化透明材料层。
在一实施例中，间隔层112的材质为一受热及/或压力时具有粘性的光阻材料，因此，在后续的晶圆接合制程中，可对间隔层112加压及/或加热以使其具有粘性而可直接粘合覆盖基板110与晶圆。
请参照图6B，提供一晶圆10，晶圆10包括一半导体基底100、多个元件区102、以及多个微透镜108a。半导体基底100具有一表面100a，元件区102形成于半导体基底100之中。元件区102中可形成有各种元件，例如是光电元件。光电元件可例如为影像感测元件。微透镜108a设置于表面100a上，且位于元件区102上。晶圆10可具有多个预定切割道SC。
在一实施例中，晶圆10可还包括一介电层106以及一导电垫结构104。介电层106设置于表面100a上，且导电垫结构104设置于介电层106之中，且电性连接元件区102。详细而言，间隔层112在表面100a上的投影可位于导电垫结构104在表面100a上的投影与元件区102在表面100a上的投影之间。简而言之，间隔层112可位于导电垫结构104与元件区102之间。在其他未绘示的实施例中，间隔层112可位于导电垫结构104上。
在一实施例中，可于元件区102上形成一彩色滤光层CF，彩色滤光层CF具有红色滤光膜R、绿色滤光膜G、以及蓝色滤光膜B，且微透镜108a分别位于红色滤光膜R、绿色滤光膜G、以及蓝色滤光膜B上。
接着，翻转覆盖基板110，并将覆盖基板110设置于晶圆10上而使间隔层112位于晶圆10与覆盖基板110之间，其中间隔层112、晶圆10、及覆盖基板110共同围出多个空腔109。每一空腔109对应地位于一元件区102之上，且每一空腔109容置有多个微透镜108a以及一或多个主透镜120。
虽然图6B绘示单一空腔109容置有多个主透镜120的情况，但本发明不限于此，在另一实施例中，也可以是单一空腔109仅容置有单一主透镜120（如图4D所示），此时，主透镜120对应空腔109中的所有微透镜108a。
值得注意的是，各主透镜120的宽度W1大于各微透镜108a的宽度W2（例如约为90纳米）。在一实施例中，主透镜120于表面100a上的投影与至少二个微透镜108a于表面100a上的投影重叠，亦即，单一个主透镜120可同时位于多个微透镜108a的正上方。举例来说，一主透镜120于表面100a上的投影与分别位于红色滤光膜R、绿色滤光膜G、以及蓝色滤光膜B上的三个微透镜108a重叠（未绘示）。
值得注意的是，虽然本实施例是介绍于覆盖基板110上形成间隔层112的例子，但本发明不限于此，在其他实施例中，亦可先于晶圆10上形成间隔层112，再将形成有主透镜120的覆盖基板110与晶圆10对组。
之后，请参照图6C，由表面100b对晶圆10进行一薄化制程。然后，请参照图6D，在一实施例中，可将晶圆10设置于一支撑基底118之上，以通过支撑基底118支撑薄化的晶圆10，进而提升后续切割制程的良率。例如，可通过粘着层116接合晶圆10及支撑基底118。支撑基底118例如可为半导体基底、陶瓷基底、高分子基底、或前述的组合。在一实施例中，支撑基底118为玻璃基底。
接着，可沿着晶圆10的多个预定切割道SC进行切割制程以形成彼此分离的多个晶片封装体。切割制程可为单一次切割或分段切割。如图6E所示，可先进行一第一切割以移除部分的覆盖基板110而露出晶圆10。具体而言，第一切割可使原本位于覆盖基板110下方的导电垫结构104露出。然后，如图6F所示，沿着预定切割道SC进行一第二切割以移除部分的晶圆10而形成多个彼此分离的晶片封装体600。
晶片封装体600中的晶片(其切割自晶圆)610可包括半导体基底100、元件区102、以及微透镜108a。在一实施例中，晶片610为一经薄化处理过的晶片，晶片610的厚度T约为20微米至50微米。
值得注意的是，本实施例通过在单一晶片封装体600中形成主透镜120与微透镜108a的方式，使小体积的晶片封装体600可具有现有大体积的光学镜头的功能，故可取代现有的光学镜头，进而有效减少光学仪器（例如相机）的总体积。
接着，如图6G所示，可选择性移除支撑基底118与粘着层116，以得到本实施例的晶片封装体600。或者，如图7所示，图7绘示本发明另一实施例的晶片封装体的剖面图，在第二切割时，可一并切割部分的支撑基底118，以使晶片封装体600下方的支撑基底118亦彼此分离而可继续支撑对应的晶片封装体600。
图8绘示本发明另一实施例的晶片封装体的部分制程的剖面图。本实施例为图6A的制程步骤的一种变化。在另一实施例中，如图8所示，在形成间隔层112之前，可先于覆盖基板110的表面110a上形成一覆盖主透镜120的透明平坦层130，且之后形成的间隔层112形成于透明平坦层130上。
如此一来，不但可以使后续制程（例如形成间隔层112的制程）在一较为平坦的表面上进行，还可保护主透镜120不受到后续制程（例如形成间隔层112的制程）的污染。
在一实施例中，形成透明平坦层130的步骤例如为于覆盖基板110的表面110a上进行一化学气相沉积制程，以形成一覆盖主透镜120的氧化物层。在另一实施例中，透明平坦层130的材质例如为高分子材料或是其他适合的透明绝缘材料。
图9绘示本发明又一实施例的晶片封装体的部分制程的剖面图。本实施例为图6A的制程步骤的一种变化。如图9所示，在又一实施例中，在形成间隔层112之前，可先于表面110a上形成一覆盖主透镜120的透明平坦层130，并图案化透明平坦层130以形成多个暴露出表面110a的开口132，且之后形成的间隔层112穿过开口132形成于覆盖基板110上并突出于透明平坦层130的表面134。此时，透明平坦层130可保护主透镜120不受到后续制程（例如形成间隔层112的制程）的污染。
图10A-10D绘示本发明一实施例的晶片封装体的制程剖面图。值得注意的是，本实施例与图6A-6G的实施例相似，两者差异之处仅在于本实施例的支撑基底为一切割胶带，因此，相同的制程细节于此不再赘述。
首先，可先进行如图6A-6C所示的制程，之后，如图10A所示，将晶圆10设置于一支撑基底之上，支撑基底可为切割胶带200。
接着，可沿着晶圆10的多个预定切割道SC进行切割制程以形成彼此分离的多个晶片封装体。切割制程可为单一次切割或分段切割。
如图10B所示，可先进行第一切割以移除部分的覆盖基板110而露出晶圆10。然后，如图10C所示，可进行第二切割以移除部分的晶圆10而形成出彼此分离的多个晶片封装体1000。晶片封装体1000中的晶片(其切割自晶圆)1110可包括半导体基底100、元件区102、以及微透镜108a。
之后，如图10D所示，可选择性移除切割胶带200，并取下晶片封装体1000。
本发明实施例所提供的晶片封装技术可缩减晶片封装体的尺寸、可大量生产晶片封装体、可确保晶片封装体的品质、及/或可降低制程成本与时间。
此外，本发明实施例通过在单一晶片封装体中形成主透镜与微透镜的方式，使小体积的晶片封装体可具有现有大体积的光学镜头的功能，故可取代现有的光学镜头，进而有效减少光学仪器的体积。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
10：晶圆
100：半导体基底
100a、100b、110a、134：表面
102：元件区
104：导电垫结构
106：介电层
108：光学构件
108a：微透镜
109：空腔
110：覆盖基板
112：间隔层
113、113’：凹陷
114：开口
116：粘着层
118：支撑基底
120：主透镜
130：透明平坦层
132：开口
134：表面
200：切割胶带
402、402’：孔洞
500、500’：切割刀片
600、1000：晶片封装体
610、1110：晶片
B：蓝色滤光膜
CF：彩色滤光层
G：绿色滤光膜
H1：主透镜的高度
H2：间隔层的高度
R：红色滤光膜
SC：切割道
T：厚度
W1：主透镜的宽度
W2：微透镜的宽度。
Claims (57)
1.一种晶片封装体，其特征在于，包括：
一晶片，包括：
一半导体基底，具有一第一表面及一第二表面；
一元件区，形成于该半导体基底之中；
一介电层，设置于该第一表面上；以及
一导电垫结构，设置于该介电层之中，且电性连接该元件区；
一覆盖基板，设置于该晶片上；以及
一间隔层，设置于该晶片与该覆盖基板之间，其中该间隔层、该晶片、及该覆盖基板共同于该元件区上围出一空腔，且该间隔层直接接触该晶片，而无任何粘着胶设置于该晶片与该间隔层之间。
2.根据权利要求1所述的晶片封装体，其特征在于，该覆盖基板为一透光基板。
3.根据权利要求1所述的晶片封装体，其特征在于，该间隔层在该第一表面上的投影位于该导电垫结构在该第一表面上的投影与该元件区在该第一表面上的投影之间。
4.根据权利要求1所述的晶片封装体，其特征在于，该间隔层在该第一表面上的投影不与该导电垫结构在该第一表面上的投影重叠。
5.根据权利要求1所述的晶片封装体，其特征在于，该间隔层直接接触该覆盖基板。
6.根据权利要求1所述的晶片封装体，其特征在于，该间隔层具有一凹陷，且该间隔层的一侧边与该覆盖基板的一侧边大抵共平面。
7.根据权利要求6所述的晶片封装体，其特征在于，该间隔层的该侧边为该凹陷的一侧壁。
8.根据权利要求6所述的晶片封装体，其特征在于，还包括一孔洞，位于该间隔层之中。
9.根据权利要求8所述的晶片封装体，其特征在于，该孔洞贯穿该间隔层。
10.根据权利要求1所述的晶片封装体，其特征在于，还包括一支撑基底，设置于该半导体基底的该第二表面上。
11.根据权利要求10所述的晶片封装体，其特征在于，该支撑基底的一侧边不与该晶片的一侧边共平面。
12.根据权利要求11所述的晶片封装体，其特征在于，该支撑基底为一玻璃基底。
13.根据权利要求12所述的晶片封装体，其特征在于，该覆盖基板的面积小于该支撑基底的面积。
14.根据权利要求13所述的晶片封装体，其特征在于，该覆盖基板的一侧边不平行于该支撑基底的任一侧边。
15.根据权利要求13所述的晶片封装体，其特征在于，该覆盖基板的中心点不与该支撑基底的中心点重叠。
16.根据权利要求1所述的晶片封装体，其特征在于，还包括一光学构件，设置于该元件区上，且位于该空腔之中。
17.根据权利要求1所述的晶片封装体，其特征在于，该间隔层直接接触该晶片的该半导体基底、该介电层、该半导体基底上的一光学层、或该半导体基底上的一平坦层。
18.根据权利要求1所述的晶片封装体，其特征在于，该间隔层包括多个材料层的堆叠。
19.根据权利要求1所述的晶片封装体，其特征在于，该晶片还包括多个微透镜，设置于该第一表面上并位于该元件区上，且该晶片封装体还包括至少一主透镜，设置于该覆盖基板上且位于该空腔中，该主透镜的宽度大于各该微透镜的宽度。
20.根据权利要求19所述的晶片封装体，其特征在于，该至少一主透镜包括多个主透镜。
21.根据权利要求19所述的晶片封装体，其特征在于，该主透镜于该第一表面上的投影与所述微透镜中的至少二个微透镜于该第一表面上的投影重叠。
22.根据权利要求19所述的晶片封装体，其特征在于，还包括：
一彩色滤光层，设置于该元件区上，该彩色滤光层具有至少一红色滤光膜、至少一绿色滤光膜、以及至少一蓝色滤光膜，所述微透镜分别位于该红色滤光膜、该绿色滤光膜、以及该蓝色滤光膜上。
23.一种晶片封装体的形成方法，其特征在于，包括：
提供一晶圆，该晶圆包括：一半导体基底，具有一第一表面及一第二表面；多个元件区，形成于该半导体基底之中；一介电层，设置于该第一表面上；以及多个导电垫结构，设置于该介电层之中，且每一所述导电垫结构对应地电性连接其中一所述元件区；
提供一覆盖基板；
于该晶圆上或该覆盖基板上形成一间隔层；
将该覆盖基板设置于该晶圆上而使该间隔层位于该晶圆与该覆盖基板之间，其中该间隔层、该晶圆、及该覆盖基板共同围出多个空腔，每一所述空腔对应地位于其中一所述元件区之上，且该间隔层直接接触该晶圆，而无任何粘着胶设置于该晶圆与该间隔层之间；以及
沿着该晶圆的多个预定切割道进行一切割制程以形成彼此分离的多个晶片封装体。
24.根据权利要求23所述的晶片封装体的形成方法，其特征在于，在进行该切割制程之前，还包括将该晶圆设置于一支撑基底之上。
25.根据权利要求24所述的晶片封装体的形成方法，其特征在于，该支撑基底包括一玻璃基底。
26.根据权利要求24所述的晶片封装体的形成方法，其特征在于，该支撑基底包括一切割胶带。
27.根据权利要求24所述的晶片封装体的形成方法，其特征在于，在将该晶圆设置于该支撑基底上之前，还包括薄化该晶圆。
28.根据权利要求23所述的晶片封装体的形成方法，其特征在于，该切割制程包括：
进行一第一切割以移除部分的该覆盖基板而露出该晶圆；以及
进行一第二切割以移除部分的该晶圆而形成所述晶片封装体。
29.根据权利要求28所述的晶片封装体的形成方法，其特征在于，该第一切割还移除了部分的该间隔层而于该间隔层中形成至少一凹陷。
30.根据权利要求29所述的晶片封装体的形成方法，其特征在于，该至少一凹陷的侧壁与该覆盖基板的一侧边大抵共平面。
31.根据权利要求28所述的晶片封装体的形成方法，其特征在于，该第一切割包括分次切割移除一第一部分及一第二部分的该覆盖基板而使该第一部分及该第二部分之间的该覆盖基板自然脱离。
32.根据权利要求23所述的晶片封装体的形成方法，其特征在于，形成该间隔层的步骤包括进行多次的沉积制程、曝光制程、及显影制程以形成多层的图案化材料层堆叠。
33.根据权利要求23所述的晶片封装体的形成方法，其特征在于，该晶圆还包括多个微透镜设置于该第一表面上且位于所述元件区上，且该晶片封装体的形成方法还包括：
在将该覆盖基板设置于该晶圆上之前，于该覆盖基板上形成多个主透镜，各该主透镜的宽度大于各该微透镜的宽度，且在将该覆盖基板设置于该晶圆上之后，每一该空腔容置有至少一个该主透镜，对应于至少二个该微透镜。
34.根据权利要求33所述的晶片封装体的形成方法，其特征在于，还包括：
在形成该间隔层之前，于该第一表面上形成一覆盖所述主透镜的透明平坦层。
35.根据权利要求34所述的晶片封装体的形成方法，其特征在于，该间隔层形成于该透明平坦层上。
36.一种晶片封装体，其特征在于，包括：
一晶片，包括：
一半导体基底，具有一第一表面；
一元件区，形成于该半导体基底之中；以及
多个微透镜，设置于该第一表面上，且位于该元件区上；
一覆盖基板，设置于该晶片上，该覆盖基板为一透光基板；
一间隔层，设置于该晶片与该覆盖基板之间，其中该间隔层、该晶片、及该覆盖基板共同于该元件区上围出一空腔；以及
至少一主透镜，设置于该覆盖基板上，且位于该空腔中，该主透镜的宽度大于各该微透镜的宽度。
37.根据权利要求36所述的晶片封装体，其特征在于，该至少一主透镜包括多个主透镜。
38.根据权利要求36所述的晶片封装体，其特征在于，该主透镜于该第一表面上的投影与所述微透镜中的至少二个微透镜于该第一表面上的投影重叠。
39.根据权利要求36所述的晶片封装体，其特征在于，该晶片还包括：
一介电层，设置于该第一表面上；以及
一导电垫结构，设置于该介电层之中，且电性连接该元件区，其中该间隔层在该第一表面上的投影位于该导电垫结构在该第一表面上的投影与该元件区在该第一表面上的投影之间。
40.根据权利要求36所述的晶片封装体，其特征在于，该间隔层为一透明膜层。
41.根据权利要求36所述的晶片封装体，其特征在于，还包括：
一透明平坦层，配置于该第一表面上并覆盖该主透镜。
42.根据权利要求41所述的晶片封装体，其特征在于，该间隔层位于该透明平坦层上。
43.根据权利要求36所述的晶片封装体，其特征在于，该晶片为一经薄化处理过的晶片，该晶片的厚度为20微米至50微米。
44.根据权利要求36所述的晶片封装体，其特征在于，该覆盖基板为一红外线玻璃基板。
45.根据权利要求36所述的晶片封装体，其特征在于，还包括：
一彩色滤光层，设置于该元件区上，该彩色滤光层具有至少一红色滤光膜、至少一绿色滤光膜、以及至少一蓝色滤光膜，所述微透镜分别位于该红色滤光膜、该绿色滤光膜、以及该蓝色滤光膜上。
46.一种半导体结构的形成方法，其特征在于，包括：
提供一晶圆，该晶圆包括：一半导体基底，具有一第一表面；多个元件区，形成于该半导体基底之中；以及多个微透镜，设置于该第一表面上，且位于所述元件区上；
提供一覆盖基板；
于该覆盖基板上形成多个主透镜，各该主透镜的宽度大于各该微透镜的宽度；
于该晶圆上或该覆盖基板上形成一间隔层；以及
将该覆盖基板设置于该晶圆上而使该间隔层位于该晶圆与该覆盖基板之间，其中该间隔层、该晶圆、及该覆盖基板共同围出多个空腔，每一所述空腔对应地位于其中一所述元件区之上，且每一该空腔容置有至少一个该主透镜，对应于至少二个该微透镜。
47.根据权利要求46所述的半导体结构的形成方法，其特征在于，还包括：
在形成该间隔层之前，于该第一表面上形成一覆盖所述主透镜的透明平坦层。
48.根据权利要求47所述的半导体结构的形成方法，其特征在于，该间隔层形成于该透明平坦层上。
49.根据权利要求47所述的半导体结构的形成方法，其特征在于，形成该透明平坦层的步骤包括：
于该第一表面上进行一化学气相沉积制程，以形成一覆盖所述主透镜的氧化物层。
50.根据权利要求46所述的半导体结构的形成方法，其特征在于，还包括：
沿着该晶圆的多个预定切割道进行一切割制程以形成彼此分离的多个晶片封装体。
51.根据权利要求50所述的半导体结构的形成方法，其特征在于，在进行该切割制程之前，还包括将该晶圆设置于一支撑基底之上。
52.根据权利要求51所述的半导体结构的形成方法，其特征在于，该支撑基底包括一玻璃基底。
53.根据权利要求51所述的半导体结构的形成方法，其特征在于，该支撑基底包括一切割胶带。
54.根据权利要求51所述的半导体结构的形成方法，其特征在于，在将该晶圆设置于该支撑基底上之前，还包括薄化该晶圆。
55.根据权利要求50所述的半导体结构的形成方法，其特征在于，该切割制程包括：
进行一第一切割以移除部分的该覆盖基板而露出该晶圆；以及
进行一第二切割以移除部分的该晶圆而形成所述晶片封装体。
56.根据权利要求46所述的半导体结构的形成方法，其特征在于，该间隔层形成于该覆盖基板上，且于该覆盖基板上形成所述主透镜与该间隔层的步骤包括：
于该覆盖基板上形成所述主透镜；以及
之后，于该覆盖基板上形成该间隔层。
57.根据权利要求46所述的半导体结构的形成方法，其特征在于，该间隔层形成于该覆盖基板上，且于该覆盖基板上形成所述主透镜与该间隔层的步骤包括：
于该覆盖基板上形成该间隔层；以及
之后，于该覆盖基板上形成所述主透镜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261662188P | 2012-06-20 | 2012-06-20 | |
| US61/662,188 | 2012-06-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103515334A true CN103515334A (zh) | 2014-01-15 |
| CN103515334B CN103515334B (zh) | 2016-05-04 |
Family
ID=49773710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310247527.XA Active CN103515334B (zh) | 2012-06-20 | 2013-06-20 | 晶片封装体及其形成方法、半导体结构的形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20130341747A1 (zh) |
| CN (1) | CN103515334B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105278736A (zh) * | 2014-06-17 | 2016-01-27 | 株式会社爱发科 | 透明导电性基板和透明导电性基板的制造方法及触控面板 |
| CN105742457A (zh) * | 2014-12-25 | 2016-07-06 | 亿光电子工业股份有限公司 | 发光装置及其制造方法 |
| CN106558525A (zh) * | 2015-09-25 | 2017-04-05 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN110969148A (zh) * | 2019-12-27 | 2020-04-07 | 苏州科阳光电科技有限公司 | 一种光学模组及其光学模组的制备方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9153528B2 (en) * | 2012-05-21 | 2015-10-06 | Xintec Inc. | Chip package and method for forming the same |
| CN104037135B (zh) * | 2013-03-07 | 2017-09-22 | 精材科技股份有限公司 | 晶片封装体及其形成方法 |
| US9386203B2 (en) * | 2013-10-28 | 2016-07-05 | Omnivision Technologies, Inc. | Compact spacer in multi-lens array module |
| DE102013112886A1 (de) * | 2013-11-21 | 2015-05-21 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement |
| US10790407B2 (en) | 2014-08-06 | 2020-09-29 | The Boeing Company | Fabrication of sensor chip assemblies with microoptics elements |
| US9698376B2 (en) * | 2014-10-24 | 2017-07-04 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Packaging method and packaging structure of substrate |
| US12021096B2 (en) * | 2020-06-10 | 2024-06-25 | UTAC Headquarters Pte. Ltd. | Reliable semiconductor packages |
| CN113794461B (zh) * | 2021-09-13 | 2022-06-17 | 江苏卓胜微电子股份有限公司 | 一种模组芯片封装结构及电路板 |
| EP4258356A1 (en) * | 2022-04-07 | 2023-10-11 | Airbus Defence and Space GmbH | Pixel matrix sensor and method of manufacturing the same |
| US12199132B1 (en) * | 2024-05-08 | 2025-01-14 | Aurora Operations, Inc. | Manufacturing process for semiconductor optical device for lidar sensor system |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020113296A1 (en) * | 2001-02-03 | 2002-08-22 | Samsung Electronics Co., Ltd. | Wafer level hermetic sealing method |
| US20050253213A1 (en) * | 2004-05-13 | 2005-11-17 | Tongbi Jiang | Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers |
| CN101312200A (zh) * | 2007-05-23 | 2008-11-26 | 采钰科技股份有限公司 | 影像感测装置及其制造方法 |
| US20080290435A1 (en) * | 2007-05-21 | 2008-11-27 | Micron Technology, Inc. | Wafer level lens arrays for image sensor packages and the like, image sensor packages, and related methods |
| US20120112329A1 (en) * | 2010-02-26 | 2012-05-10 | Yu-Lin Yen | Chip package |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100440544C (zh) * | 2002-09-17 | 2008-12-03 | 安特约恩股份有限公司 | 照相装置、制造照相装置的方法以及晶片尺度的封装 |
| KR100994845B1 (ko) * | 2006-11-02 | 2010-11-16 | 도판 인사츠 가부시키가이샤 | 고체 촬상 장치 및 그 제조 방법 |
| US20080118241A1 (en) * | 2006-11-16 | 2008-05-22 | Tekolste Robert | Control of stray light in camera systems employing an optics stack and associated methods |
| FR2931587B1 (fr) * | 2008-05-21 | 2011-05-13 | Commissariat Energie Atomique | Procede de realisation d'un dispositif optique a composants optoelectroniques integres |
| US9153528B2 (en) * | 2012-05-21 | 2015-10-06 | Xintec Inc. | Chip package and method for forming the same |
-
2013
- 2013-06-19 US US13/921,999 patent/US20130341747A1/en not_active Abandoned
- 2013-06-20 CN CN201310247527.XA patent/CN103515334B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020113296A1 (en) * | 2001-02-03 | 2002-08-22 | Samsung Electronics Co., Ltd. | Wafer level hermetic sealing method |
| US20050253213A1 (en) * | 2004-05-13 | 2005-11-17 | Tongbi Jiang | Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers |
| US20080290435A1 (en) * | 2007-05-21 | 2008-11-27 | Micron Technology, Inc. | Wafer level lens arrays for image sensor packages and the like, image sensor packages, and related methods |
| CN101312200A (zh) * | 2007-05-23 | 2008-11-26 | 采钰科技股份有限公司 | 影像感测装置及其制造方法 |
| US20120112329A1 (en) * | 2010-02-26 | 2012-05-10 | Yu-Lin Yen | Chip package |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105278736A (zh) * | 2014-06-17 | 2016-01-27 | 株式会社爱发科 | 透明导电性基板和透明导电性基板的制造方法及触控面板 |
| CN105278736B (zh) * | 2014-06-17 | 2020-04-07 | 株式会社爱发科 | 透明导电性基板和透明导电性基板的制造方法及触控面板 |
| CN105742457A (zh) * | 2014-12-25 | 2016-07-06 | 亿光电子工业股份有限公司 | 发光装置及其制造方法 |
| CN106558525A (zh) * | 2015-09-25 | 2017-04-05 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| TWI623069B (zh) * | 2015-09-25 | 2018-05-01 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
| CN110969148A (zh) * | 2019-12-27 | 2020-04-07 | 苏州科阳光电科技有限公司 | 一种光学模组及其光学模组的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103515334B (zh) | 2016-05-04 |
| US20130341747A1 (en) | 2013-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103515334B (zh) | 晶片封装体及其形成方法、半导体结构的形成方法 | |
| TWI509753B (zh) | 晶片封裝體及其形成方法 | |
| CN103545295B (zh) | 晶片封装体及其形成方法 | |
| TWI501376B (zh) | 晶片封裝體及其製造方法 | |
| US8431946B2 (en) | Chip package and method for forming the same | |
| TWI534999B (zh) | 影像感測晶片封裝體及其形成方法 | |
| TWI565015B (zh) | 晶片封裝體及其製造方法 | |
| TWI569400B (zh) | 晶片封裝體及其形成方法 | |
| CN102738013B (zh) | 晶片封装体及其制作方法 | |
| CN103107157B (zh) | 晶片封装体及其形成方法 | |
| CN101587886A (zh) | 电子元件封装体及其制造方法 | |
| TWI578411B (zh) | 晶片封裝體的製造方法 | |
| TW201711148A (zh) | 晶片封裝體及其製造方法 | |
| CN102891117A (zh) | 晶片封装体及其制造方法 | |
| TW201349362A (zh) | 晶片封裝體及其形成方法 | |
| TW201715662A (zh) | 晶片封裝體及其製造方法 | |
| CN105870138A (zh) | 晶片封装体及其制造方法 | |
| CN103165545B (zh) | 晶片封装体及其形成方法 | |
| US20060237810A1 (en) | Bonding interface for micro-device packaging | |
| TWI525763B (zh) | 晶片封裝體及其形成方法 | |
| TWI543333B (zh) | 晶片封裝體及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |