CN103456740A - 像素单元及其制造方法、阵列基板和显示装置 - Google Patents
像素单元及其制造方法、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN103456740A CN103456740A CN2013103700561A CN201310370056A CN103456740A CN 103456740 A CN103456740 A CN 103456740A CN 2013103700561 A CN2013103700561 A CN 2013103700561A CN 201310370056 A CN201310370056 A CN 201310370056A CN 103456740 A CN103456740 A CN 103456740A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- via hole
- organic insulating
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 52
- 239000010410 layer Substances 0.000 claims description 177
- 238000005530 etching Methods 0.000 claims description 18
- 239000011347 resin Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000007641 inkjet printing Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
- H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种像素单元，至少包括薄膜晶体管和像素电极，所述薄膜晶体管至少包括栅极、源极和漏极，所述像素电极通过过孔与所述漏极电连接，且所述过孔的上端面与所述像素电极相连接，所述过孔的下端面与所述漏极相连接，其中，所述过孔为阶梯孔，且所述过孔的上端面的面积大于所述过孔的下端面的面积。本发明还提供上述像素单元的制造方法、一种包括所述像素单元的阵列基板和一种包括该阵列基板的显示装置。本发明所提供的薄膜晶体管的像素电极不容易断裂。
Description
技术领域
本发明涉及显示技术领域，具体地，涉及一种像素单元及其制造方法、一种包括所述像素单元的阵列基板以及一种包括该阵列基板的显示装置。
背景技术
显示装置（例如，液晶面板）中多包括阵列基板，阵列基板中一般包括多个像素单元，图1中所示的是一种常见的阵列基板的像素单元结构示意图。如图1所示，阵列基板的像素单元至少包括薄膜晶体管和像素电极200，薄膜晶体管至少包括源极110、漏极120和栅极130，该像素电极200通过过孔300与薄膜晶体管的漏极120电连接。在阵列基板中，为了降低寄生电容，并增加薄膜晶体管的上表面的平坦性，通常会在薄膜晶体管100的源极110和漏极120的上方设置有机绝缘层140作为平坦层。有机绝缘层140的厚度越大，则寄生电容越小。但是，有机绝缘层厚度增加会导致过孔300的轴向高度增加，过孔300的轴向高度越大，则像素电极200越容易在与过孔300的连接处断裂。
因此，如何在降低寄生电容的同时避免像素电极在与过孔的连接处断裂成为本领域亟待解决的技术问题。
发明内容
本发明的目的在于提供一种像素单元及其制造方法、一种包括该像素单元的阵列基板以及一种包括该阵列基板的显示装置。在所述像素单元中，像素电极不容易断裂。
为了实现上述目的，作为本发明的一个方面，提供一种像素单元，该像素单元至少包括薄膜晶体管和像素电极，所述薄膜晶体管至少包括栅极、源极和漏极，所述像素电极通过过孔与所述漏极电连接，且所述过孔的上端面与所述像素电极相连接，所述过孔的下端面与所述漏极相连接，其中，所述过孔为阶梯孔，且所述过孔的上端面的面积大于所述过孔的下端面的面积。
优选地，所述薄膜晶体管包括有机绝缘层，该有机绝缘层设置在所述薄膜晶体管的源极和漏极上方，所述过孔贯穿所述有机绝缘层。
优选地，所述薄膜晶体管还包括无机绝缘层，所述无机绝缘层设置在所述有机绝缘层和所述薄膜晶体管的源极和漏极之间，所述过孔贯穿所述无机绝缘层。
优选地，所述过孔包括大孔部和小孔部，所述大孔部和所述小孔部的一部分设置在所述有机绝缘层中，所述小孔部的另一部分设置在所述无机绝缘层中。
优选地，所述有机绝缘层由感光树脂制成，且所述无机绝缘层与所述有机绝缘层的刻蚀选择比不低于10。
优选地，所述无机绝缘层为由硅的氧化物、硅的氮化物、铪的氧化物、铝的氧化物中的任意一种形成的单层结构，或者所述无机绝缘层为由硅的氧化物、硅的氮化物、铪的氧化物、铝的氧化物中的任意几种形成多层结构。
作为本发明的另一个方面，提供一种像素单元的制造方法，该制造方法至少包括如下步骤：
步骤10、形成薄膜晶体管；
步骤20、形成过孔，该过孔穿过所述像素单元的上表面到达所述薄膜晶体管的漏极，所述过孔为阶梯孔，且所述过孔的上端面的面积大于所述过孔的下端面的面积；
步骤30、形成像素电极，使得该像素电极通过所述过孔与所述漏极电连接，所述过孔的上端面与所述像素电极相连接，所述过孔的下端面与所述漏极相连接。
优选地，所述过孔包括大孔部和小孔部，所述有机绝缘层由感光树脂制成，所述无机绝缘层与所述有机绝缘层的刻蚀选择比不低于10，在进行所述步骤20时，对所述像素单元上与所述小孔部相对应的部分进行全曝光，对所述像素单元上环绕与所述小孔部相对应的部分、且位于与所述大孔部相对应的部分内的部分进行半曝光。
优选地，所述步骤10包括：
步骤11、形成所述薄膜晶体管的源极和漏极；
步骤12、在所述源极和所述漏极上方形成无机绝缘层；
步骤13、在所述无机绝缘层上形成有机绝缘层。
优选地，所述有机绝缘层由感光树脂制成，所述无机绝缘层与所述有机绝缘层的刻蚀选择比不低于10，所述步骤20包括：
步骤21、将掩膜板设置在所述有机绝缘层的上方，对所述有机绝缘层和所述无机绝缘层进行构图，所述掩膜板包括不透光区、透光区和半透光区，所述透光区与所述小孔部对应，所述半透光区与所述大孔部对应；
步骤22、对所述有机绝缘层进行显影，并随后对显影后的所述有机绝缘层以及所述无机绝缘层进行刻蚀，以形成穿过所述有机绝缘层和所述无机绝缘层的所述过孔。
优选地，在所述步骤30中，通过喷墨打印的方法形成所述像素电极。
优选地，所述制造方法还包括：
步骤40、对所述薄膜晶体管进行退火处理，退火温度为200℃至600℃，退火保温时间为30min至3h。
作为本发明的再一个方面，提供一种阵列基板，其中，该阵列基板包括至少一个本发明所提供的上述的像素单元。
作为本发明的还一个方面，还提供一种显示装置，该显示装置包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。
在本发明中，由于过孔为阶梯孔，因此，像素电极可以与过孔的上端面之间形成良好的接触角度，从而可以防止像素电极在于过孔的连接处断裂。本发明所提供的薄膜晶体管不仅具有较小的寄生电容，而且所述阵列基板的像素电极不容易断裂。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是现有技术中一种阵列基板的像素单元的结构示意图；
图2是本发明所提供的像素单元的一种实施方式的结构示意图；
图3是本发明所提供的像素单元的另一种实施方式的结构示意图；和
图4是本发明所提供的像素单元的制造方法的流程图；
图5是展示本发明所提供的像素单元的制造方法的图解。
附图标记说明
100：薄膜晶体管 110：源极
120：漏极 130：栅极
140：有机绝缘层 150：无机绝缘层
160：有源层 170：栅绝缘层
180：欧姆接触层 200：像素电极
300：过孔 310：大孔部
320：小孔部
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本发明中所用到的方位词“上、下”是指图2中的“上、下”方向。
如图2所示，作为本发明的一个方面提供一种像素单元，该像素单元包括薄膜晶体管100和像素电极200，薄膜晶体管100包括栅极130、源极110和漏极120，像素电极200通过过孔300与漏极120电连接，且过孔300的上端面与像素电极200相连接，过孔300的下端面与薄膜晶体管100的漏极120相连接，其中，过孔300为阶梯孔，且过孔300的上端面的面积大于该过孔300的下端面的面积。
为了减小寄生电容，通常，薄膜晶体管100的源极110和漏极120上方设置有较厚的有机绝缘层140。过孔300贯穿有机绝缘层140到达漏极120。将过孔300设置为阶梯孔，并且将过孔300的面积较大的上端面与像素电极200相连。
在本发明中，由于过孔300为阶梯孔，因此，像素电极200可以与过孔300的上端面之间形成良好的接触，从而可以防止像素电极200在于过孔300的连接处断裂。
当有机绝缘层140厚度较大时，过孔300既可保证像素电极200与薄膜晶体管100的漏极120之间的电连接，又可以增大像素电极200和过孔300之间的连接强度。因此，本发明所提供的阵列基板不仅具有较小的寄生电容，而且所述阵列基板的像素电极200不容易断裂。
容易理解的是，薄膜晶体管100还包括栅极130、有源层160、栅绝缘层170和欧姆接触层180。
所述薄膜晶体管可以具有顶栅结构（即，栅极130位于有源层160的上方），也可以具有底栅结构（即，栅极130位于有源层160下方）。图2中所示的薄膜晶体管具有底栅结构。
可以利用Mo、MoNb、Al、AlNd、Ti、Cu中的任意一种或几种形成源极110和漏极120。源极110和漏极120可以形成为单层金属，有或者源极110和漏极120可以形成为多层金属。优选地，可以选用Mo、Al或含Mo、Al的合金形成单层或多层的源极110和漏极120。
在本发明中，可以利用Mo、MoNb、Al、AlNd、Ti和Cu中的一种或几种形成栅极130。栅极130可以具有由上述一种材料中的一种形成的单层，也可以具有由上述材料中的几种形成的叠层结构。例如，栅极130可以为Mo、Al的叠层结构。通常，栅极130的厚度在100nm至500nm之间。
在本发明中，可以利用硅的氧化物（SiOx）、硅的氮化物（SiNx）、铪的氧化物（HfOx）、硅的氮氧化物（SiON）、铝的氧化物（AlOx）等中的一种或几种形成栅绝缘层170。栅绝缘层170可以具有由上述一种材料中的一种形成的单层，也可以具有由上述材料中的几种形成的叠层结构。例如，栅绝缘层170可以为SiNx/SiOx的叠层结构，也可以是SiNx/SiON/SiOx的叠层结构。通常，栅绝缘层170的厚度在300nm至600nm之间。可以利用PECVD（Plasma Enhanced ChemicalVapor Deposition，等离子体增强化学气相沉积法）形成栅绝缘层170。
在本发明中，可以利用PECVD形成有源层160，该有源层160的厚度在30nm至200nm之间。
欧姆接触层180与有源层160直接接触，以形成欧姆接触。可以通过对有源层160进行掺杂获得欧姆接触层180，掺杂的元素可以是磷、铝等。通常，欧姆接触层的厚度控制在30nm至100nm之间。
在本发明中，对欧姆接触层180的位置和结构也没有特殊的限定，只要与有源层160直接接触即可。例如，如图2所示，欧姆接触层180可以位于有源层160的上表面上，并位于源极110和漏极120之间。或者，如图3所示，欧姆接触层180可以位于有源层160的两侧表面上，源极110和漏极120分别覆盖位于有源层160两侧的欧姆接触层180。
在本发明中，对过孔300的横截面的形状并没有限定，即，过孔300的横截面可以为圆形，也可以为椭圆形或方形等。
如图2和图3所示，过孔300包括大孔部310和小孔部320。为了防止过孔300在阶梯处断裂，优选地，大孔部310的轴向高度可以与小孔部320的轴向高度相同。
为了防止有机绝缘层140吸收的水分在薄膜晶体管100的源极110和漏极120上聚集，优选地，薄膜晶体管100还可以包括无机绝缘层150，无机绝缘层150设置在该薄膜晶体管100的源极110和漏极120上方，有机绝缘层140设置在无机绝缘层150上方，即，无机绝缘层150设置在有机绝缘层140和薄膜晶体管100的源极110、漏极120之间。在这种情况下，过孔300穿过无机绝缘层150和有机绝缘层140。具体地，大孔部310和小孔部320的一部分设置在有机绝缘层140中，小孔部320的另一部分设置在无机绝缘层150中。
在本发明中，对无机绝缘层150的材料也没有特殊限制，例如，无机绝缘层150可以为由硅的氧化物（SiOx）、硅的氮化物（SiNx）、铪的氧化物（HfOx）、铝的氧化物（AlOx）中的任意一种形成的单层结构。或者无机绝缘层150可以为由上述材料中的任意几种形成的多层结构。优选地，无机绝缘层150的厚度可以在300nm至600nm之间。
在本发明中，对有机绝缘层140的具体材料并没有特殊的限制，只要可以将薄膜晶体管100的源极、漏极与薄膜晶体管100的有源层隔开即可。
在本发明中，可以利用树脂材料制成有机绝缘层140。树脂材料可以是感光树脂材料，也可以是不感光的树脂材料。
当利用不感光的树脂材料制造有机绝缘层140时，加工过孔300之前，可以先在有机绝缘层140的上方涂敷第一层光刻胶，再对该第一层光刻胶进行曝光显影，随后对有机绝缘层140进行刻蚀，在有机绝缘层140上形成大孔部310，随后涂敷第二层光刻胶，对第二层光刻胶进行曝光显影，随后进行刻蚀形成小孔部320。
作为本发明的一种优选实施方式，可以利用感光树脂制成有机绝缘层140，无机绝缘层150与有机绝缘层140的刻蚀选择比不低于10。即，利用相同的刻蚀液进行刻蚀时，有机绝缘层140的刻蚀速率小于无机绝缘层150的刻蚀速率。利用感光树脂制成的有机绝缘层140性质与光刻胶相似，在制造所述像素单元时，可以利用有机绝缘层140作为无机绝缘层150的刻蚀阻挡层，从而可以减少一道构图刻蚀工艺。
下文中将详细介绍如何利用有机绝缘层140作为无机绝缘层150的刻蚀阻挡层，这里先不赘述。
作为本发明的另外一个方面，如图4和图5所示，提供一种像素单元的制造方法，其中，该制造方法包括以下步骤：
步骤10、形成薄膜晶体管100；
步骤20、形成过孔300，该过孔300穿过所述像素单元的上表面到达薄膜晶体管100的漏极120，过孔300为阶梯孔，且过孔300的上端面的面积大于过孔300的下端面的面积；
步骤30、形成像素电极200，使得该像素电极200通过过孔300与薄膜晶体管100的漏极120电连接，过孔300的上端面与像素电极200相连接，过孔300的下端面与薄膜晶体管100的漏极120相连接。
如上所述，将过孔300设置为阶梯孔可以防止像素电极200在与过孔300的连接处断裂。
如图5所示，过孔300包括大孔部310和小孔部320。优选地，大孔部310的轴向高度与小孔部320的轴向高度相同，从而可以防止过孔300在阶梯部断裂。
在本发明中，可以通过多种方式形成过孔300，例如，可以通过构图工艺先形成贯穿有机绝缘层140和无机绝缘层150的第一孔，该第一孔的横截面积与小孔部320相同。形成了第一孔之后，再通过构图工艺形成大孔部310。通过两步构图工艺可以形成包括大孔部310和小孔部320的过孔300。
或者，可以通过一步构图工艺形成包括大孔部310和小孔部320。可以利用不感光的树脂制成有机绝缘层，具体制作步骤已经在上文中进行了详细描述，这里不再赘述。
如上文中所述，可以利用感光树脂制成有机绝缘层140，无机绝缘层150与有机绝缘层140的刻蚀选择比不低于10。在进行步骤20时，对所述像素单元上与所述小孔部320相对应的部分进行全曝光，对所述像素单元上环绕与小孔部320相对应的部分、且位于与大孔部310相对应的部分内的部分进行半曝光。即，像素单元上进行半曝光的区域在平面上的投影为环形。
下文中将具体介绍如何形成包括大孔部310和小孔部320的过孔300。
形成薄膜晶体管100的步骤10可以包括：
步骤11、形成薄膜晶体管100的源极110和漏极120；
步骤12、在源极110和漏极120上方形成无机绝缘层150；
步骤13、在无机绝缘层150上形成有机绝缘层140。
如上所述，形成有机绝缘层140可以减小寄生电容，形成无机绝缘层150可以防止有机绝缘层140吸收的水分在薄膜晶体管100的源极110和漏极120上聚集。可以利用PECVD技术形成步骤12中的无机绝缘层150和步骤13中的有机绝缘层140。
本领域技术人员应当理解的是，在步骤11之前，形成薄膜晶体管100的步骤10还包括：提供基板的步骤；在所述基板上形成栅极的步骤；在形成有栅极的基板上形成栅绝缘层的步骤；在栅绝缘层上形成有源层的步骤；在有源层上形成欧姆接触层的步骤。
可以利用有机绝缘层140作为无机绝缘层150的刻蚀阻挡层。即，形成过孔300的步骤20可以包括：
步骤21、将掩膜板设置在有机绝缘层140的上方，对有机绝缘层140和无机绝缘层150进行构图，所述掩膜板包括不透光区、透光区和半透光区，所述透光区与小孔部320对应，所述半透光区与大孔部310对应。
具体地，透光区贯穿所述掩膜板的厚度方向，半透光区的厚度小于不透光区的厚度。
步骤22、对有机绝缘层140进行显影，随后对显影后的所述有机绝缘层以及无机绝缘层150进行刻蚀，以形成穿过有机绝缘层140和无机绝缘层150的过孔300。
具体地，由于有机绝缘层140由感光树脂制成，因此，利用曝光显影可以使有机绝缘层140上与大孔部310相对应的部分产生变性。刻蚀液可将有机绝缘层140上变性的部分刻蚀掉，将有机绝缘层140上与大孔部310对应的部分刻蚀掉形成大孔部310，无机绝缘层150上与小孔部320相对应的部分与刻蚀液直接接触，并被刻蚀液刻蚀掉，形成小孔部320。
应当理解的是，此处所述的透光区与小孔部320相对应，指的是，所述透光区的位置与小孔部320的位置相对应，且所述透光区的横截面积与小孔部320的横截面积相对应。同样地，所述半透光区域大孔部310相对应，指的是，所述半透光区的位置与大孔部310的位置相对应，且半透光区的横截面积与大孔部310的横截面积相对应。
如上文中所述，无机绝缘层150可以为由硅的氧化物（SiOx）、硅的氮化物（SiNx）、铪的氧化物（HfOx）、铝的氧化物（AlOx）中的任意一种形成的单层结构。或者无机绝缘层150可以为由上述材料中的任意几种形成的多层结构。可以利用PECVD形成无机绝缘层150。
利用感光树脂制成有机绝缘层140可以减少掩膜板的使用，简化整个制作方法。
本领域技术人员应当理解的是，此处所述的“对应”，可以是完全相同，也可以是按比例放大或缩小。
形成过孔300后，可以通过沉积的方法在有机绝缘层140上方沉积形成像素电极层，然后通过构图工艺形成像素电极200。
为了简化制造工艺，在所述步骤30中，可以通过喷墨打印的方法形成像素电极200。
在本发明中，可以利用ITO（氧化铟锡）材料制造像素电极200。
为了降低像素电极200的电阻，优选地，本发明所述提供的制造方法还可以包括：步骤40、对所述薄膜晶体管进行退火处理，退火温度为200℃至600℃，退火保温时间为30min～3h。
此处所述的对阵列基板进行退火处理，主要是对像素电极200进行退火处理。对像素电极200进行退火处理可以使像素电极200的组织产生再结晶，细化像素电极200的晶粒，从而降低像素电极200的电阻。
应当理解的是，在图4和图5中所示的实施方式中，向下的箭头代表这本发明所提供的制造方法的各个步骤的进行顺序。
作为本发明的再一个方面，还提供一种阵列基板，该阵列基板包括至少一个本发明所提供的上述像素单元。优选地，阵列基板上所有像素单元均为本发明所提供的像素单元。
作为本发明的还一个方面，还提供一种显示装置，该显示装置包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。在所述阵列基板中，连接像素电极200和薄膜晶体管100的漏极120的过孔300为阶梯孔，既允许有机绝缘层具有较大的厚度，又能防止像素电极200在与过孔300的连接处断裂。
本发明所提供的显示装置还可以包括与所述阵列基板相对设置的彩膜基板。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (14)
1.一种像素单元，至少包括薄膜晶体管和像素电极，所述薄膜晶体管至少包括栅极、源极和漏极，所述像素电极通过过孔与所述漏极电连接，且所述过孔的上端面与所述像素电极相连接，所述过孔的下端面与所述漏极相连接，其特征在于，所述过孔为阶梯孔，且所述过孔的上端面的面积大于所述过孔的下端面的面积。
2.根据权利要求1所述的像素单元，其特征在于，所述薄膜晶体管包括有机绝缘层，该有机绝缘层设置在所述薄膜晶体管的源极和漏极上方，所述过孔贯穿所述有机绝缘层。
3.根据权利要求2所述的像素单元，其特征在于，所述薄膜晶体管还包括无机绝缘层，所述无机绝缘层设置在所述有机绝缘层和所述薄膜晶体管的源极和漏极之间，所述过孔贯穿所述无机绝缘层。
4.根据权利要求3所述的像素单元，其特征在于，所述过孔包括大孔部和小孔部，所述大孔部和所述小孔部的一部分设置在所述有机绝缘层中，所述小孔部的另一部分设置在所述无机绝缘层中。
5.根据权利要求3所述的像素单元，其特征在于，所述有机绝缘层由感光树脂制成，且所述无机绝缘层与所述有机绝缘层的刻蚀选择比不低于10。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述无机绝缘层为由硅的氧化物、硅的氮化物、铪的氧化物、铝的氧化物中的任意一种形成的单层结构，或者所述无机绝缘层为由硅的氧化物、硅的氮化物、铪的氧化物、铝的氧化物中的任意几种形成多层结构。
7.一种像素单元的制造方法，该制造方法至少包括如下步骤：
步骤10、形成薄膜晶体管；
步骤20、形成过孔，该过孔穿过所述像素单元的上表面到达所述薄膜晶体管的漏极，所述过孔为阶梯孔，且所述过孔的上端面的面积大于所述过孔的下端面的面积；
步骤30、形成像素电极，使得该像素电极通过所述过孔与所述漏极电连接，所述过孔的上端面与所述像素电极相连接，所述过孔的下端面与所述漏极相连接。
8.根据权利要求7所述的制造方法，其特征在于，所述过孔包括大孔部和小孔部，所述有机绝缘层由感光树脂制成，所述无机绝缘层与所述有机绝缘层的刻蚀选择比不低于10，在进行所述步骤20时，对所述像素单元上与所述小孔部相对应的部分进行全曝光，对所述像素单元上环绕与所述小孔部相对应的部分、且位于与所述大孔部相对应的部分内的部分进行半曝光。
9.根据权利要求8所述的制造方法，其特征在于，所述步骤10包括：
步骤11、形成所述薄膜晶体管的源极和漏极；
步骤12、在所述源极和所述漏极上方形成无机绝缘层；
步骤13、在所述无机绝缘层上形成有机绝缘层。
10.根据权利要求9所述的制造方法，其特征在于，所述步骤20包括：
步骤21、将掩膜板设置在所述有机绝缘层的上方，对所述有机绝缘层和所述无机绝缘层进行构图，所述掩膜板包括不透光区、透光区和半透光区，所述透光区与所述小孔部对应，所述半透光区与所述大孔部对应；
步骤22、对所述有机绝缘层进行显影，并随后对显影后的所述有机绝缘层以及所述无机绝缘层进行刻蚀，以形成穿过所述有机绝缘层和所述无机绝缘层的所述过孔。
11.根据权利要求7至10中任意一项所述的制造方法，其特征在于，在所述步骤30中，通过喷墨打印的方法形成所述像素电极。
12.根据权利要求11所述的制造方法，其特征在于，该制造方法还包括：
步骤40、对所述薄膜晶体管进行退火处理，退火温度为200℃至600℃，退火保温时间为30min至3h。
13.一种阵列基板，其特征在于，该阵列基板包括至少一个权利要求1至6中任意一项所述的像素单元。
14.一种显示装置，其特征在于，该显示装置包括权利要求13所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310370056.1A CN103456740B (zh) | 2013-08-22 | 2013-08-22 | 像素单元及其制造方法、阵列基板和显示装置 |
| PCT/CN2013/088044 WO2015024318A1 (zh) | 2013-08-22 | 2013-11-28 | 像素单元及其制造方法、阵列基板和显示装置 |
| US14/361,700 US9508755B2 (en) | 2013-08-22 | 2013-11-28 | Pixel unit and method of fabricating the same, array substrate and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310370056.1A CN103456740B (zh) | 2013-08-22 | 2013-08-22 | 像素单元及其制造方法、阵列基板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103456740A true CN103456740A (zh) | 2013-12-18 |
| CN103456740B CN103456740B (zh) | 2016-02-24 |
Family
ID=49738939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310370056.1A Active CN103456740B (zh) | 2013-08-22 | 2013-08-22 | 像素单元及其制造方法、阵列基板和显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9508755B2 (zh) |
| CN (1) | CN103456740B (zh) |
| WO (1) | WO2015024318A1 (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104062794A (zh) * | 2014-06-10 | 2014-09-24 | 深圳市华星光电技术有限公司 | 掩膜板以及紫外线掩膜板、阵列基板的制造方法 |
| CN104698630A (zh) * | 2015-03-30 | 2015-06-10 | 合肥京东方光电科技有限公司 | 阵列基板及显示装置 |
| CN104952934A (zh) * | 2015-06-25 | 2015-09-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及制造方法、阵列基板、显示面板 |
| CN105259723A (zh) * | 2015-11-24 | 2016-01-20 | 武汉华星光电技术有限公司 | 用于液晶面板的阵列基板及其制作方法 |
| CN105355630A (zh) * | 2015-10-10 | 2016-02-24 | 深圳市华星光电技术有限公司 | 阵列基板和包含其的液晶显示器 |
| CN105514125A (zh) * | 2016-02-02 | 2016-04-20 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示面板 |
| CN105589274A (zh) * | 2016-03-11 | 2016-05-18 | 厦门天马微电子有限公司 | 掩膜板、阵列基板、液晶显示装置及形成通孔的方法 |
| CN107170749A (zh) * | 2017-04-27 | 2017-09-15 | 上海天马微电子有限公司 | 一种阵列基板及其制作方法 |
| CN107996002A (zh) * | 2016-12-30 | 2018-05-04 | 深圳市柔宇科技有限公司 | 阵列基板及阵列基板制造方法 |
| CN109509780A (zh) * | 2018-12-12 | 2019-03-22 | 合肥鑫晟光电科技有限公司 | 一种显示面板及其制备方法、显示装置 |
| CN109755260A (zh) * | 2018-12-24 | 2019-05-14 | 惠科股份有限公司 | 一种显示面板、显示面板的制造方法和显示装置 |
| CN110416233A (zh) * | 2019-08-30 | 2019-11-05 | 合肥鑫晟光电科技有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
| CN110476200A (zh) * | 2017-03-29 | 2019-11-19 | 夏普株式会社 | Tft基板、tft基板的制造方法、显示装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6135427B2 (ja) * | 2013-09-27 | 2017-05-31 | 凸版印刷株式会社 | 薄膜トランジスタアレイおよびその製造方法 |
| CN105047677B (zh) * | 2015-09-09 | 2017-12-12 | 京东方科技集团股份有限公司 | 显示基板及其制作方法和显示装置 |
| US10964705B2 (en) * | 2018-09-10 | 2021-03-30 | Semiconductor Components Industries, Llc | Method of forming a semiconductor device |
| CN208908224U (zh) * | 2018-10-16 | 2019-05-28 | 合肥鑫晟光电科技有限公司 | 一种显示基板、显示装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002040411A (ja) * | 2000-07-26 | 2002-02-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置およびその製造方法 |
| CN1717132A (zh) * | 2004-06-30 | 2006-01-04 | 三星Sdi株式会社 | 具有改进的通孔的有机发光显示器 |
| CN102893315A (zh) * | 2010-05-11 | 2013-01-23 | 夏普株式会社 | 有源矩阵基板和显示面板 |
| US20130043464A1 (en) * | 2011-08-15 | 2013-02-21 | Au Optronics Corporation | Thin film transistor, pixel structure and method for fabricating the same |
| CN103151305A (zh) * | 2013-02-28 | 2013-06-12 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板、制备方法以及显示装置 |
| CN103199060A (zh) * | 2013-02-17 | 2013-07-10 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制作方法及显示装置 |
| CN203502708U (zh) * | 2013-08-22 | 2014-03-26 | 京东方科技集团股份有限公司 | 像素单元、阵列基板和显示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294799B1 (en) * | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| JP3447535B2 (ja) * | 1997-10-24 | 2003-09-16 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP2005031221A (ja) | 2003-07-09 | 2005-02-03 | Hitachi Displays Ltd | 表示装置 |
| JP2006215062A (ja) | 2005-02-01 | 2006-08-17 | Sharp Corp | 液晶表示パネル、液晶表示装置、および液晶表示パネルの製造方法 |
| JP4967631B2 (ja) * | 2006-12-07 | 2012-07-04 | 三菱電機株式会社 | 表示装置 |
| JP2010079152A (ja) | 2008-09-29 | 2010-04-08 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US8237163B2 (en) * | 2008-12-18 | 2012-08-07 | Lg Display Co., Ltd. | Array substrate for display device and method for fabricating the same |
| TW201200948A (en) * | 2010-06-22 | 2012-01-01 | Au Optronics Corp | Pixel structure and method for manufacturing the same |
| JP5906132B2 (ja) | 2012-05-09 | 2016-04-20 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR101709420B1 (ko) * | 2012-10-02 | 2017-02-22 | 샤프 가부시키가이샤 | 반도체 장치 및 표시 장치 |
| CN102969311B (zh) | 2012-11-27 | 2015-02-11 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
-
2013
- 2013-08-22 CN CN201310370056.1A patent/CN103456740B/zh active Active
- 2013-11-28 US US14/361,700 patent/US9508755B2/en active Active
- 2013-11-28 WO PCT/CN2013/088044 patent/WO2015024318A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002040411A (ja) * | 2000-07-26 | 2002-02-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置およびその製造方法 |
| CN1717132A (zh) * | 2004-06-30 | 2006-01-04 | 三星Sdi株式会社 | 具有改进的通孔的有机发光显示器 |
| CN102893315A (zh) * | 2010-05-11 | 2013-01-23 | 夏普株式会社 | 有源矩阵基板和显示面板 |
| US20130043464A1 (en) * | 2011-08-15 | 2013-02-21 | Au Optronics Corporation | Thin film transistor, pixel structure and method for fabricating the same |
| CN103199060A (zh) * | 2013-02-17 | 2013-07-10 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制作方法及显示装置 |
| CN103151305A (zh) * | 2013-02-28 | 2013-06-12 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板、制备方法以及显示装置 |
| CN203502708U (zh) * | 2013-08-22 | 2014-03-26 | 京东方科技集团股份有限公司 | 像素单元、阵列基板和显示装置 |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9329445B2 (en) | 2014-06-10 | 2016-05-03 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Mask plate and processes for manufacturing ultraviolet mask plate and array substrate |
| WO2015188402A1 (zh) * | 2014-06-10 | 2015-12-17 | 深圳市华星光电技术有限公司 | 掩膜板以及紫外线掩膜板、阵列基板的制造方法 |
| CN104062794A (zh) * | 2014-06-10 | 2014-09-24 | 深圳市华星光电技术有限公司 | 掩膜板以及紫外线掩膜板、阵列基板的制造方法 |
| CN104698630A (zh) * | 2015-03-30 | 2015-06-10 | 合肥京东方光电科技有限公司 | 阵列基板及显示装置 |
| CN104952934A (zh) * | 2015-06-25 | 2015-09-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及制造方法、阵列基板、显示面板 |
| CN104952934B (zh) * | 2015-06-25 | 2018-05-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及制造方法、阵列基板、显示面板 |
| US10162236B2 (en) | 2015-10-10 | 2018-12-25 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Array substrate and liquid crystal display device comprising the same |
| WO2017059625A1 (zh) * | 2015-10-10 | 2017-04-13 | 深圳市华星光电技术有限公司 | 阵列基板和包含其的液晶显示器 |
| CN105355630A (zh) * | 2015-10-10 | 2016-02-24 | 深圳市华星光电技术有限公司 | 阵列基板和包含其的液晶显示器 |
| CN105259723A (zh) * | 2015-11-24 | 2016-01-20 | 武汉华星光电技术有限公司 | 用于液晶面板的阵列基板及其制作方法 |
| WO2017088219A1 (zh) * | 2015-11-24 | 2017-06-01 | 武汉华星光电技术有限公司 | 用于液晶面板的阵列基板及其制作方法 |
| WO2017133097A1 (zh) * | 2016-02-02 | 2017-08-10 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法以及显示面板 |
| CN105514125A (zh) * | 2016-02-02 | 2016-04-20 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示面板 |
| CN105514125B (zh) * | 2016-02-02 | 2019-07-12 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示面板 |
| CN105589274A (zh) * | 2016-03-11 | 2016-05-18 | 厦门天马微电子有限公司 | 掩膜板、阵列基板、液晶显示装置及形成通孔的方法 |
| CN105589274B (zh) * | 2016-03-11 | 2019-03-26 | 厦门天马微电子有限公司 | 掩膜板、阵列基板、液晶显示装置及形成通孔的方法 |
| CN107996002A (zh) * | 2016-12-30 | 2018-05-04 | 深圳市柔宇科技有限公司 | 阵列基板及阵列基板制造方法 |
| CN110476200A (zh) * | 2017-03-29 | 2019-11-19 | 夏普株式会社 | Tft基板、tft基板的制造方法、显示装置 |
| CN110476200B (zh) * | 2017-03-29 | 2021-11-16 | 夏普株式会社 | Tft基板、tft基板的制造方法、显示装置 |
| US11107845B2 (en) | 2017-03-29 | 2021-08-31 | Sharp Kabushiki Kaisha | TFT substrate, TFT substrate production method, and display device |
| CN107170749A (zh) * | 2017-04-27 | 2017-09-15 | 上海天马微电子有限公司 | 一种阵列基板及其制作方法 |
| CN107170749B (zh) * | 2017-04-27 | 2020-03-24 | 上海天马微电子有限公司 | 一种阵列基板及其制作方法 |
| CN109509780A (zh) * | 2018-12-12 | 2019-03-22 | 合肥鑫晟光电科技有限公司 | 一种显示面板及其制备方法、显示装置 |
| CN109755260A (zh) * | 2018-12-24 | 2019-05-14 | 惠科股份有限公司 | 一种显示面板、显示面板的制造方法和显示装置 |
| CN110416233A (zh) * | 2019-08-30 | 2019-11-05 | 合肥鑫晟光电科技有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
| US11398507B2 (en) | 2019-08-30 | 2022-07-26 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Array substrate, display panel, and manufacturing method of the array substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150129881A1 (en) | 2015-05-14 |
| US9508755B2 (en) | 2016-11-29 |
| CN103456740B (zh) | 2016-02-24 |
| WO2015024318A1 (zh) | 2015-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103456740B (zh) | 像素单元及其制造方法、阵列基板和显示装置 | |
| US9761731B2 (en) | Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device | |
| CN103081079B (zh) | 半导体装置及其制造方法 | |
| CN103354218B (zh) | 阵列基板及其制作方法和显示装置 | |
| WO2015100935A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
| WO2016000336A1 (zh) | 低温多晶硅tft阵列基板及其制备方法、显示装置 | |
| CN104620389B (zh) | 半导体装置及其制造方法 | |
| CN104465788A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| KR20120039947A (ko) | 표시 장치 및 그 제조 방법 | |
| WO2015100894A1 (zh) | 显示装置、阵列基板及其制造方法 | |
| WO2016000342A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105470196A (zh) | 薄膜晶体管、阵列基板及其制造方法、和显示装置 | |
| WO2016206206A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN108807556A (zh) | 一种光学传感器件及其制作方法、显示器件、显示设备 | |
| WO2015000256A1 (zh) | 阵列基板、显示装置及阵列基板的制作方法 | |
| CN103258745A (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| WO2015043082A1 (zh) | 薄膜晶体管及其制造方法、阵列基板及显示装置 | |
| WO2015096381A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| WO2015100859A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| WO2019148579A1 (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN104392928A (zh) | 薄膜晶体管的制造方法 | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| WO2016026207A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| CN104465670B (zh) | 一种阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |