CN103365015B - 一种阵列基板及液晶显示器 - Google Patents

Abstract

本发明公开了一种阵列基板及液晶显示器，能够较好地提高像素的开口率，进而提升TFT-LCD的分辨率，包括设置在基板上的像素区，设置在像素区外围的用于传输栅极信号的至少两条引线，其中每条引线通过第一薄膜晶体管和第二薄膜晶体管与对应的各栅极信号线邻近像素区外围的两端连接。

Description

一种阵列基板及液晶显示器

技术领域

本发明涉及薄膜晶体管液晶显示器(TFT-LCD,ThinFilmTransistorLiquidCrystalDisplay)技术领域，尤其是涉及一种阵列基板及液晶显示器。

背景技术

TFT-LCD具有体积小、功耗低、无辐射等特点，在近些年有了较快的发展，并且尺寸越来越大，显示效果也越来越好。

如图1所示的TFT-LCD的驱动装置的结构组成示意图，在阵列基板上，形成栅极信号线101和数据信号线102。栅极信号线101和数据信号线102之间通过薄膜晶体管103连接。该种结构下，每行栅极信号在传输时，由一条栅极线传输，尤其是在大尺寸液晶显示装置中，信号在栅极信号线传输过程中会产生延时，从而引起显示不良。通常情况下解决该问题的一种方案是增加栅极信号线101的布线宽度，由于宽度增加从而减小了栅极信号线101的电阻，有利于减小信号传输的延迟。但由于栅极信号线一般是不透明的金属材料，采用该方案会影响器件的开口率。

为解决这个问题，公开号为CN101493615A的专利申请文件中公布了如图2所示的技术方案。在设计TFT-LCD周边回路时，每一个栅极信号线1的一端通过第一薄膜晶体管11与该栅极信号线1下一行的像素公共电极线4相连接，外部公共电极线3通过第二薄膜晶体管12与像素公共电极线4的一端相连接，像素公共电极线4的另一端通过第三薄膜晶体管13与外部公共电极线相3连接，每一个栅极信号线1的另一端、该栅极信号线1下一行的像素公共电极线4的另一端通过第四薄膜晶体管14相连接。该方案在不改变栅极信号线的宽度下，通过两条引线施加栅极信号，相当于降低了引线电阻，降低了信号线的延迟。但是该方案所需的像素公共电极数量较多，并且像素公共电极设置在像素区，因此会对像素区域造成不良影响，使得像素的开口率受到较大影响，进而使得TFT-LCD的分辨率较低。并且，在形成阵列基板时，当存储电容是通过将像素电极覆盖到上一行栅极信号线上而形成时，就不能应用上述技术方案。

发明内容

本发明实施例提供了一种阵列基板及液晶显示器，能够在不影响像素开口率的情况下，减小信号线的延迟，进而提升TFT-LCD的分辨率。

一种阵列基板，包括设置在基板上的像素区，还包括：设置在像素区外围的用于传输栅极信号的至少两条引线；其中每条引线通过第一薄膜晶体管和第二薄膜晶体管与对应的各栅极信号线邻近像素区外围的两端连接。

一种包含上述阵列基板的液晶显示器。

采用本发明的技术方案，通过在像素区外围设置至少一条引线，然后通过不同的薄膜晶体管将栅极信号线的两端和设置的引线连接导通，对于阵列基板上形成的每行栅极信号线，栅极信号可以通过该行栅极信号线和与该行栅极信号线相连的引线同时传导，每行的栅极信号都至少有栅极信号线和设置的引线同时传导，降低了栅极信号的延迟，并且设置的引线并不在像素区域，因此能够较好地提高像素的开口率，进而提升TFT-LCD的分辨率。

附图说明

图1为现有技术中，提出的TFT驱动结构组成示意图；

图2为现有技术中，提出的TFT驱动结构组成示意图；

图3为本发明实施例中，提出的阵列基板结构组成示意图；

图4为本发明实施例中，提出的设置有三条引线的阵列基板结构组成示意图；

图5为本发明实施例中，提出的包含TFT驱动的阵列基板结构组成示意图。

具体实施方式

针对现有技术中存在的将每行栅极信号由该行栅极线和下一行的像素公共电极同时传输，所需的公共电极数量较多，并且公共电极设置在像素区内部，因此会对像素区域造成不良影响，使得像素的开口率受到较大限制，进而使得TFT-LCD的分辨率较低的问题，本发明实施例的技术方案中，通过在像素区外围设置至少一条引线，然后通过不同的薄膜晶体管将栅极信号线的两端和设置的引线连接导通，对于阵列基板上形成的每行栅极信号线，栅极信号可以通过该行栅极信号线和与该行栅极信号线相连的引线同时传导，每行的栅极信号都至少有栅极信号线和设置的引线同时传导，降低了栅极电阻，提高了栅极信号的传导速度，降低了栅极信号的延迟，并且设置的引线并不在像素区域，因此不影响像素的开口率，进而提升TFT-LCD的分辨率。

下面将结合各个附图对本发明实施例技术方案的主要实现原理、具体实施方式及其对应能够达到的有益效果进行详细地阐述。

本发明实施例提出一种阵列基板，如图3所示，包括：

设置在基板上的像素区，数条栅极信号线301，用于提供栅极信号。

设置在像素区外围的用于传输栅极信号的至少两条引线302(本发明实施例以两条引线为例来进行详细阐述)，各引线302之间不连接，引线302和像素区的栅极信号线301之间不直接连通。如图3所示，引线302和像素区的栅极信号线301之间交叠区域303可以通过绝缘薄膜(图3中未示出)隔开。

数个第一薄膜晶体管3041和数个第二薄膜晶体管3042，每条引线302通过第一薄膜晶体管3041和第二薄膜晶体管3042与对应的各栅极信号线301邻近像素区外围的两端连接。第一薄膜晶体管3041可以位于栅极信号线301的输入端，第二薄膜晶体管3042可以位于栅极信号线301的传输末端，第二薄膜晶体管3042的开启电压小于和像素区域与栅极信号线301连接的薄膜晶体管304的开启电压。

其中，本发明实施例提出的第一薄膜晶体管3041和第二薄膜晶体管3042可以是相同的薄膜晶体管，也可以是不同的薄膜晶体管。如采用相同的薄膜晶体管，则对于每一条栅极信号线301邻近像素区外围的两端，分别通过不同的薄膜晶体管和同一条引线302连接。如图3所示，每一条栅极信号线301的一端41通过一个薄膜晶体管和一条引线302连接，该条栅极信号线301的另一端42通过一个薄膜晶体管和同一条引线302连接。

较佳地，至少有两条栅极信号线301分别通过不同的薄膜晶体管和同一条引线302连接。

其中，引线302可以是环绕在像素区外围的半环线。进一步地，环绕在像素区外围的半环线的数量可以是2条。如图4所示，设置在像素区外围的引线302，可以但不限于是环绕在像素区外围的两条半环线。还可以是多条线段，但是如果设置在像素区外围的引线是多条线段，则在阵列基板上，形成的每行栅极信号线都能够和同一条线段形式的引线连接，以导通传输栅极信号。具体实施中，如图4所示，还可以在像素区外围，环绕设置多条半环线形式的引线，当设置多条半环线形式的引线时，引线彼此之间不交叠。

较佳地，本发明实施例提出的技术方案中，环绕在像素区外围的两条半环线形式的引线，引线的宽度可以和栅极信号线相同，也可以不相同，例如引线的宽度值可以略大于栅极信号线。如图3所示，环绕在像素区外围的两条半环线形式的引线302之间的空隙大于或者等于3微米。

较佳地，具体地，如图3所示，第一薄膜晶体管3041的栅极601和漏极602可以与栅极信号线301连接，第一薄膜晶体管3041的源极603与栅极信号线301对应的引线302连接，第二薄膜晶体管3042的栅极501和漏极502与栅极信号线301连接，第二薄膜晶体管3042的源极503与栅极信号线301对应的引线302连接。

较佳地，在像素区域外围形成的引线可以基于沉积的金属薄膜刻蚀形成的金属线。该金属薄膜可以和形成源电极和漏电极时的金属薄膜相同材质，也可以是和形成栅极信号线时的金属薄膜相同的材质。

相应地，本发明实施例还提出一种液晶显示器，该液晶显示器包含本发明实施例上述提出的阵列基板。

一种较佳地实现方式，本发明实施例下面以一具体实例来对本发明实施例提出的技术方案作出详细阐述。

如图5所示，为本发明实施例的一种阵列基板，在基板501上包含数条栅极信号线502，用于提供栅极信号。数条数据信号线503，用于提供数据信号。设置在像素区外围的用于传输栅极信号的第一半环线504和第二半环线505。

第一半环线504和第二半环线505可以设置在相同的金属膜层上，例如第一半环线504和第二半环线505可以形成在阵列基板的有源层上，或者第一半环线504和第二半环线505可以形成在阵列基板的栅金属层上，或者第一半环线504和第二半环线505可以形成在阵列基板的源电极、漏电极同层。第一半环线504和第二半环线505还可以设置在不相同的金属膜层上，例如，第一半环线504设置在在阵列基板的有源层上，第二半环线505形成在阵列基板的栅极金属层上。如果第一半环线504和第二半环线505设置在相同的金属膜层上，则第一半环线504和第二半环线505彼此之间不相交。本发明实施例以第一半环线504和第二半环线505设置在相同的金属膜层为例来进行详细阐述，第一半环线504和第二半环线505之间的空隙大于3微米。例如，第一半环线504和第二半环线505设置在栅极金属层上，并且第一半环线504和第二半环线505在和栅极信号线相交叠的地方可以通过绝缘层薄膜隔离，或者第一半环线504和第二半环线505在和栅极信号线相交叠的地方断开，后续可以通过过孔导通。在像素区域外围形成第一半环线504和第二半环线505之后，将阵列基板501上形成的栅极信号线502分成两部分，两部分包含的栅极信号线502的数量可以相等，也可以不相等。如图5所示，本发明实施例以将阵列基板501上形成的栅极信号线502分成上下两部分为例来进行详细阐述。对于其中一部分的每一条栅极信号线502，如图5所示，以其中的栅极信号线2(仅是为了便于阐述，将栅极信号线做出编号，分别为图5所示的1-6)为例来进行详细阐述。由于栅极信号线还通过薄膜晶体管和数据信号线503连接，因此，为便于阐述，本发明实施例将薄膜晶体管做出区分。将和半环线有连接的薄膜晶体管称之为第一薄膜晶体管和第二薄膜晶体管，将未与半环线有连接的处于像素区域的薄膜晶体管称之为第三薄膜晶体管。其中，位于信号输入端的第一薄膜晶体管和第三薄膜晶体管可以是相同类型的薄膜晶体管，也可以是不相同类型的薄膜晶体管，位于另一端的第二薄膜晶体管的开启电压小于第三薄膜晶体管。

阵列基板501上的栅极信号线2的一端和第一薄膜晶体管601的栅电极6011和漏电极6012连接，第一薄膜晶体管601的源电极6013和半环线504连接。阵列基板501上的栅极信号线2的另一端和第二薄膜晶体管602的栅电极6021和漏电极6022连接，第二薄膜晶体管602的源电极6023和半环线504连接。栅极信号线2还通过多个第三薄膜晶体管603和数据信号线503连接。

同样地，针对被划分为需要和半环线504连接的栅极信号线1，栅极信号线1的一端通过第一薄膜晶体管601的栅电极6011和漏电极6012连接，第一薄膜晶体管601的源电极6013和半环线504连接。对于阵列基板501上的栅极信号线1的另一端，同样和第二薄膜晶体管602的栅电极6021和漏电极6022连接，第三薄膜晶体管602的源电极6023和半环线504连接。栅极信号线1还通过一个第二薄膜晶体管603和数据信号线503连接。第二薄膜晶体管602的开启电压小于和第三薄膜晶体管603的开启电压。

同样地，对于归类为和半环线504连接的栅极信号线均采用相同的连接方式，对于归类为需要和半环线505连接的栅极信号线，则也采用类似的连接方式，不再赘述。

本发明实施例提出的技术方案中，半环线504和半环线505与栅极信号线502之间的交叠区域701通过绝缘薄膜隔开，

具体地，如图5所示，本发明实施例上述提出的薄膜晶体管液晶显示器的驱动装置的工作原理为：以图5所示的栅极信号线2为例来进行详细阐述。栅极打开信号由栅极信号线2一端导入，栅极信号线1,3…N为关闭信号，此时栅极信号线2的薄膜晶体管601打开如图5中所示，仅是为了便于阐述，将薄膜晶体管做出编号，其它栅极信号线的薄膜晶体管如栅极信号线1等与引线相连的薄膜晶体管均处于关闭状态。栅极信号线2的栅极开启电压进入栅极，并通过打开的薄膜晶体管601进入半环线504，这样每行的栅极信号可以通过该栅极信号线和该栅极信号线相连的半环线同时传导，即每行栅极信号可以有两条金属线来传导(分别是半环线和栅极信号线)，相当于增加了导线的横截面积，相应地降低了栅极电阻，较好地提高了栅极信号的传导速度，有效降低栅极信号的传输延迟。其余晶体管如1等在薄膜晶体管601处于打开信号时均处于关闭状态，因此在栅极信号线2传导的栅极信号不会进入到其余的栅极信号线中。

如图5所示，本发明实施例提出的技术方案中，在阵列基板上形成的一条引线，数条栅极信号线可共用该引线，因此不需要设置较多的引线，较佳地，环绕像素区域外围设置两条半环线即可，引线条数少，像素区域外围还可以预留出较大空间，引线之间的不良接触也较少，因此，能够提高阵列基板的良品率。其次，设置的引线在像素区外围，因此不会对阵列基板的开口率造成影响，适合于高分辨率的液晶显示器的制作。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种阵列基板，包括设置在基板上的像素区，其特征在于，还包括：

设置在像素区外围的用于传输栅极信号的至少两条引线；

其中每条引线通过第一薄膜晶体管和第二薄膜晶体管与对应的各栅极信号线邻近像素区外围的两端连接；其中：

所述第一薄膜晶体管的栅极和漏极与栅极信号线连接，所述第一薄膜晶体管的源极和对应的引线连接；

所述第二薄膜晶体管栅极和漏极与栅极信号线连接，所述第二薄膜晶体管的源极和所述对应的引线连接。

2.如权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管位于栅极信号线输入端；

所述第二薄膜晶体管位于栅极信号线传输末端，所述第二薄膜晶体管的开启电压小于同时和像素区域与栅极信号线连接的薄膜晶体管的开启电压。

3.如权利要求1或2所述的阵列基板，其特征在于，所述引线是环绕在像素区外围的半环线。

4.如权利要求3所述的阵列基板，其特征在于，所述环绕在像素区外围的半环线的数量是2条。

5.如权利要求4所述的阵列基板，其特征在于，2半环线之间的空隙大于3微米。

6.一种液晶显示器，其特征在于，包括如权利要求1～5任一项所述的阵列基板。