[go: up one dir, main page]

CN103294095B - 具有电流增压器的电压模式驱动器(vmdcb) - Google Patents

具有电流增压器的电压模式驱动器(vmdcb) Download PDF

Info

Publication number
CN103294095B
CN103294095B CN201210553743.2A CN201210553743A CN103294095B CN 103294095 B CN103294095 B CN 103294095B CN 201210553743 A CN201210553743 A CN 201210553743A CN 103294095 B CN103294095 B CN 103294095B
Authority
CN
China
Prior art keywords
type
node
voltage mode
shaped
mode driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210553743.2A
Other languages
English (en)
Other versions
CN103294095A (zh
Inventor
陈威志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103294095A publication Critical patent/CN103294095A/zh
Application granted granted Critical
Publication of CN103294095B publication Critical patent/CN103294095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09403—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors
    • H03K19/0941—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors of complementary type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

具有电流增压器的电压模式驱动器(VMDCB)。一种能够实现比其电源电压更大的电压输出摆幅的电压模式驱动电路。通过电流源或“电流增压器”补充该电压模式驱动电路。该电路包括第一反相器、第二反相器和电流源。第一反相器接收第一输入并在节点输出信号。第二反相器接收另一输入并在相同的输出节点输出。电流源通过第一开关与输出节点串联，第一开关在第一输入处接收输入。

Description

具有电流增压器的电压模式驱动器(VMDCB)
技术领域
一般而言，本发明涉及电路。具体来说，本发明涉及能够实现比其电源电压更大的电压输出摆幅的具有电流增压器的电压模式驱动器(VMDCB)。
背景技术
传统的电压模式驱动(VMD)结构的输出摆幅受到电路的电源的限制。例如，具有1伏特(1V)电源的电路能够产生1伏特的差分峰峰(1VDIFFPP)摆幅。
然而，随着半导体制造工艺中器件尺寸越来越小，通常电源电压也在下降。因此，当电源电压小于1V时，很难实现1VDIFFPP。
现有技术中使用几种方法来解决这个问题。
一种方法是提高电源电压。然而，增加电源电压来过度驱动器件常常产生器件可靠性问题。
另一种方法是调整端子以在接收器侧产生大的分电压。然而，这种变化可能会引起阻抗失配，从而导致信号完整性较差。
图1示出传统的(现有技术)电压模式驱动(VMD)系统1000。电压模式驱动器1100包括与n型晶体管1104和1108连接的一对p型晶体管1102和1106，分别通过电源电压AVTTR驱动正输出节点TXP和负输出节点TXN。将接收器节点(正接收节点RXP和负接收节点RXN)建模为与电阻器1204和1208串联的电容器1202和1206。假设端子是50欧姆，则接收器的信号振幅将是AVTTR/4。例如，1V的AVTTR可以产生0.25V的振幅，即1V VDIFFPP摆幅。
然而，随着半导体工艺的缩减，电源电压的大小也在降低。在现有技术工艺中，电源电压常常低于1V。因此，很难实现1V VDIFFPP。
当升高电源电压来获得更高的VDIFFPP输出摆幅时，由于晶体管受应力过度，产生器件可靠性的问题。
发明内容
电压模式驱动电路能够实现比其电源电压更大的电压输出摆幅。通过电流源或“电流增压器”来补充电压模式驱动电路。电路包括第一反相器、第二反相器和电流源。第一反相器接收第一输入并在节点输出信号。第二反相器接收第二输入并且在相同的输出节点输出。电流源通过第一开关与输出节点串联，第一开关在第一输入处接收输入。
根据本发明的一个方面，提供了一种电压模式驱动电路，包括：第一反相器，被配置成在节点MAIN接收输入并在节点TXP输出；第二反相器，被配置成在节点POS接收输入并在所述节点TXP输出；以及第一电流源，通过第一开关与所述节点TXP串联，所述第一开关被配置成在所述节点MAIN接收输入。
所述的电压模式驱动电路还包括：第二电流源，通过第二开关与所述节点TXP串联，所述第二开关被配置成在所述节点POS接收输入。
在上述电压模式驱动电路中，所述第一反相器进一步包括：第一p型晶体管，具有第一p型栅极、第一p型源极和第一p型漏极，所述第一p型栅极与节点MAIN连接，所述第一p型源极与电源连接；以及第一n型晶体管，具有第一n型栅极、第一n型源极和第一n型漏极，所述第一n型栅极与节点MAIN连接，所述第一n型源极接地，所述第一n型漏极与所述第一p型漏极连接；以及第一电阻，所述第一电阻与所述p型漏极和所述节点TXP串联。
在上述电压模式驱动电路中，所述第二反相器进一步包括：第二p型晶体管，具有第二p型栅极、第二p型源极和第二p型漏极，所述第二p型栅极与节点MAIN连接，所述第二p型源极与所述电源连接；以及第二n型晶体管，具有第二n型栅极、第二n型源极和第二n型漏极，所述第二n型栅极与节点MAIN连接，所述第二n型源极接地，所述第二n型漏极与所述p型漏极连接；以及第二电阻，所述第二电阻与所述p型漏极和 所述节点TXP串联。
在上述电压模式驱动电路中，所述第一电流源通过第三开关还串联在所述节点TXP和地之间。
在上述电压模式驱动电路中，所述第二电流源通过第四开关还串联在所述节点TXP和地之间。
在上述电压模式驱动电路中，所述第一开关是p型晶体管。
在上述电压模式驱动电路中，所述第二开关是p型晶体管。
在上述电压模式驱动电路中，所述第三开关是n型晶体管。
在上述电压模式驱动电路中，所述第四开关是n型晶体管。
在上述电压模式驱动电路中，所述第一电阻与所述节点TXP处的期望的接收器阻抗匹配。
在上述电压模式驱动电路中，所述第二电阻是与所述节点TXP处的所述期望的接收器阻抗匹配。
在上述电压模式驱动电路中，所述电源是0.9V。
在上述电压模式驱动电路中，所述第一电阻是60欧姆。
在上述电压模式驱动电路中，所述第二电阻是300欧姆。
在上述电压模式驱动电路中，所述第一电阻是60欧姆，所述第一电流源是0.85mA。
在上述电压模式驱动电路中，所述第二电阻是300欧姆，所述第二电流源是0.15mA。
在另一实施例中，电压模式驱动电路包括：第一p型晶体管、第一n型晶体管、第一电流源和第二电流源。第一p型晶体管具有第一p型栅极、第一p型源极和第一p型漏极。第一p型栅极被连接成接收第一输入；第一p型源极连接到电源；第一p型漏极通过第一电阻与输出节点TXP串联。第一n型晶体管具有第一n型栅极、第一n型源极和第一n型漏极。第一n型栅极被连接成接收第一输入，第一n型源极接地。第一n型漏极通过第二电阻与输出节点TXP串联。第一电流源通过第一开关串联在电源和节点TXP之间。第二电流源通过第二开关串联在地和节点TXP之间。
所述的电压模式驱动电路还包括：第二p型晶体管，具有第二p型栅 极、第二p型源极和第二p型漏极，所述第二p型栅极被连接成接收第二输入，所述第二p型源极与所述电源连接；所述第二p型漏极通过第三电阻与输出节点TXN串联；第二n型晶体管，具有第二n型栅极、第二n型源极和第二n型漏极，所述第二n型栅极被连接成接收所述第二输入，所述第二n型源极接地，所述第二n型漏极通过第四电阻与所述输出节点TXN串联；第三电流源，通过第三开关串联在所述电源和所述节点TXN之间；以及第四电流源，通过第四开关串联在地和所述节点TXN之间。
根据本发明的又一方面，提供了一种方法，包括：在第一输入节点接收第一输入信号；转换所述第一输入信号；在正输出节点输出转换后的第一输入信号；在第二输入节点接收第二输入信号；转换所述第二输入信号；在所述正输出节点输出转换后的第二输入信号；以及通过第一开关提供从第一电流源到所述正输出节点的电流，其中将所述第一开关配置成在所述第一输入节点接收输入。
附图说明
图1描述现有技术中传统的电压模式驱动(VMD)结构。
图2描述具有电流增压器的电压模式驱动(VMDCB)电路的模型。
图3是具有电流增压器的电压模式驱动器(VMDCB)的实施例。
图4A和图4B是具有电流增压器的电压模式驱动器实施例的示例使用方案。
具体实施方式
本发明的一个方面包括一种用于增大输出摆幅的具有电流源的电压模式驱动器。可以通过使用高阻电流源来实现与输出接收器的阻抗匹配。
另一方面，对电压模式驱动器和电流源的控制是同步的，从而忽略了形成的任何差异(skew)。
由于先进的半导体工艺中裕量(headroom)的降低，实施例克服了较低的输出电压摆幅并克服了较低的输出摆幅。这导致较低的功耗和较小的管芯尺寸面积。
在本发明的实施例中，输出电压摆幅在某种程度上独立于电源电压，反而可以通过并联电流源的电流比来调节。
实施例与任何半导体工艺和较低的电源电压兼容。具有合适阻抗匹配的实施例可以产生良好的输出信号完整性，并且比现有技术更可靠。
在多个部分中对以下实施例进行了描述。而且，通过使用用于互补金属氧化物半导体(CMOS)晶体管的已知集成电路(IC)技术在由单晶硅制成的半导体衬底上形成构成以下实施例的每一功能块的电路元件。采用本实施例，MOSFET(金属氧化物半导体场效应晶体管)(缩写成MOS晶体管)用作金属绝缘体半导体场效应晶体管(MISFET)的实例。然而，并不排除将非氧化物膜用作栅极绝缘膜。在附图中，将符号○附加在p沟道MOS晶体管(PMOS晶体管或p型晶体管)上以便与n沟道MOS晶体管(NMOS晶体管或n型晶体管)区分开。此外，在附图中并没有具体示出MOS晶体管可能的衬底连接，然而，如果MOS晶体管在正常工作范围内，则对其连接方法无特殊限制。
在下文将参考附图描述本发明的实施例。在用于描述实施例的所有附图中，原则上相同的部件用相同的编号表示，从而省略对这些部件的详细描述。
现在让我们开始描述图2所示的电压模式驱动电路2000的实施例。图2示出根据本发明的实施例构造和实施的具有电流增压器2100的电压模式驱动器的实施例。如图2所示，电压模式驱动器2100通过电源电压AVTTR驱动正输出节点TXP和负输出节点TXN。将接收器节点(正接收节点RXP和负接收节点RXN)建模为串联到电阻器2204和2208的电容器2202和2206。
电压模式驱动器2100包括用于产生正和负输出节点的两个路径。我们将这些节点称为正输出节点TXP和负输出节点TXN。
正输出节点TXP的电压由具有通过电阻器连接到n型晶体管2104的p型晶体管2102的反相器来控制。与这对晶体管并联的是与开关2112a-b连接的电流源2110a-b。节点TXP可以由与电流源IP 2110a和开关2112a串联的电源(标记为AVTTR)、接地的电流源IP2110a和开关2112a以及 与电流源IN2114a和开关2116a串联的电源AVTTR驱动。
类似地，负输出节点TXN的电压由具有连接到n型晶体管2108的p型晶体管2106的反相器来控制；这对晶体管还受与接地的电流源IN 2114b和开关2116b连接的电压源驱动。本领域技术人员应该理解，晶体管2106和2108接收与晶体管2102和2104相反的信号。
在该实施例中，电流源IP 2110a-b和IN 2114a-b是可控的并且可以调节以适应电源AVTTR的电压变化。对开关2112a-b和2116a-b的控制与电压模式驱动器2100的输入信号是同步的。本领域技术人员应该理解，开关2112a-b和2216a-b可以是金属氧化物半导体(MOS)开关或本领域中已知的任何其他开关。
电阻器可以用于阻抗匹配。在图2中，对于每一输出端子示出50欧姆的端子。 
参考图3，描述了根据本发明的实施例构造和实施的具有电流增压器的电压模式驱动器的可选实施例。在该第二实施例中，电压模式驱动器3000具有单个正输出节点TXP，并且接收相反的输出SMAINB和SPOS1B；电压模式驱动器3000还由电压电源AVDD供应动力。从先前的缓冲链接收输入SMAIN和SMAINB。电压模式驱动器3000包括阻抗匹配的一对反相器3100a-b，其与开关电流源IMAIN 3200和IPOS 3300并联。
反相器3100a接收输入SMAINB，而反相器3100b接收输入SPOS1B。每个反相器3100包括由电压电源AVDD供电的连接到n型晶体管3104的p型晶体管3102。如图3所示，每个晶体管3102的栅极与合适的输入连接。反相器输出TXP与期望的接收器阻抗匹配(使用电阻R)。
除了两个并联的反相器之外，TXP还受一对开关电流源IMAIN 3200和IPOS 3300驱动。电流源IMAIN 3200和IPOS 3300用于“上拉”或者“下拉”输出电压。
IMAIN 3200包括被开关3204和3206控制的两个电流源IMAIN 3202a-b。开关3204和3206从信号SMAINB接收输入。开关3204可以是p型晶体管，而开关3206可以是n型晶体管。
类似地，IPOS 3300包括被开关3304和3306控制的两个电流源IPOS 3302a-b。开关3304和3306从信号SPOS1B接收输入。开关3304可以是p型晶体管，而开关3306可以是n型晶体管。
通过图4A和图4B，更好地理解根据本发明的实施例构造和实施的具有电流增压器3000的电压模式驱动器的操作。图4A和图4B是具有电流增压器3000的电压模式驱动器实施例的使用方案。本领域技术人员应该理解，可以调节或更改电压供应、电阻、电流供应和其它值以适应任何具体的应用。仅出于举例说明的目的，这些电路元件的值用来解释这种实施例的功能操作。
参考图4A，图4A是根据本发明的实施例构造和实施的当电源电压小于1V时实现1VDIFFPP的实例。在该实例中，电源AVDD是0.9V，将接收器建模为与50欧姆的电阻串联的电容器。
为了实现1V峰峰电压摆幅，接收器感应片(receiver pad)应产生的电压摆幅为电源电压的一半+/-0.25V。因此，对于0.9V的电源AVDD，TXP电压将为0.7V(0.9V/2+0.25V＝0.7V)。
可以通过对电阻器R1和R2设置适当的电阻来调节来自反相器3100a和3100b的电流。在该实例中，电阻器R1是60欧姆，而R2是300欧姆。因此来自反相器3100a的电流可以计算为3.33mA(0.9V-0.7V/60Ω)，而来自反相器3100b的电流为0.66mA(0.9V-0.7V/300Ω)。
设置电流源IMAIN 3200和IPOS 3300的大小使得它们的总电流输出为1mA。在该实施例中，IMAIN 3200是0.85mA，而IPOS 3300是0.15mA。
因此，来自两个反相器和电源的总驱动电流是5mA。即使电压电源是0.9V，5mA的总驱动电流产生1V的峰峰电压摆幅。
在另一实施例中，图4B是根据本发明的实施例构造和实施的当电源电压小于1V时实现-3.5dB电压电平摆幅的实例。在该实例中，电源AVDD是0.9V，并将接收器建模为与50欧姆的电阻串联的电容器。
为了实现-3.5dB电压电平摆幅，接收器感应片应该产生的电压摆幅为电源电压的一半+/-0.167V。因此，对于0.9V的电源AVDD，TXP电压将为0.617V(0.9V/2+0.167V＝0.617V)。
可以通过对电阻器R1和R2设置适当的电阻来调节来自反相器3100a和3100b的电流。如先前的实例，电阻器R1是60欧姆，而R2是300欧姆。因此来自反相器3100a的电流可以计算为4.716mA(0.9V-0.617V/60Ω)，而来自反相器3100b的电流是2.056mA(0.9V-0.617V/300Ω)。
再次，设置电流源IMAIN 3200和IPOS 3300的大小使得它们的总电流输出为1mA。在该实施例中，IMAIN 3200是0.85mA，而IPOS 3300是0.15mA。
因此，来自两个反相器和电源的总驱动电流是3.36mA。即使电源电压是0.9V，3.36mA的总驱动电流产生-3.5dB电压电平摆幅。
在一个实施例中，电压模式驱动电路包括：第一反相器，被配置成在节点MAIN接收输入以及在节点TXP输出；第二反相器，被配置成在节点POS接收输入以及在节点TXP输出；以及第一电流源，通过第一开关与节点TXP串联。第一开关被配置成在节点MAIN接收输入。
在一个实施例中，电压模式驱动电路包括：具有第一p型栅极、第一p型源极和第一p型漏极的第一p型晶体管。第一p型栅极被连接成接收第一输入。第一p型源极与电源连接。第一p型漏极通过第一电阻与输出节点TXP串联。第一n型晶体管具有第一n型栅极、第一n型源极和第一n型漏极。第一n型栅极被连接成接收第一输入。第一n型源极接地。第一n型漏极通过第二电阻与输出节点TXP串联。第一电流源通过第一开关串联在电源和节点TXP之间。第二电流源通过第二开关串联在地和节点TXP之间。
在另一实施例中，一种方法包括：在第一输入节点接收第一输入信号；转换第一输入信号；在正输出节点输出转换后的第一输入信号；在第二输入节点接收第二输入信号；转换第二输入信号；在正输出节点输出转换后的第二输入信号；以及通过第一开关提供从第一电流源到正输出节点的电流，其中将第一开关配置成在第一输入节点接收输入。
提供实施例的以上描述从而使得本领域任何技术人员能够实施本发明。对本领域技术人员来说，对这些实施例的各种修改是显而易见的，并且本文限定的一般原理可以适用于没有使用本发明构思的其他实施例中。因此，本发明预期并不限于本文中示出的实施例中，而是涵盖与本文公开的原理和新特征一致的最广范围。

Claims (20)

1.一种电压模式驱动电路，包括：
第一反相器，被配置成在节点MAIN接收输入并在节点TXP输出；
第二反相器，被配置成在节点POS接收输入并在所述节点TXP输出；以及
第一电流源，通过第一开关与所述节点TXP串联，所述第一开关被配置成在所述节点MAIN接收输入；
其中，所述电压模式驱动电路用于实现比其电源电压更大的电压输出摆幅。
2.根据权利要求1所述的电压模式驱动电路，还包括：
第二电流源，通过第二开关与所述节点TXP串联，所述第二开关被配置成在所述节点POS接收输入。
3.根据权利要求2所述的电压模式驱动电路，其中，所述第一反相器进一步包括：
第一p型晶体管，具有第一p型栅极、第一p型源极和第一p型漏极，所述第一p型栅极与所述节点MAIN连接，所述第一p型源极与电源连接；以及
第一n型晶体管，具有第一n型栅极、第一n型源极和第一n型漏极，所述第一n型栅极与所述节点MAIN连接，所述第一n型源极接地，所述第一n型漏极与所述第一p型漏极连接；以及
第一电阻，所述第一电阻与所述第一p型漏极和所述节点TXP串联。
4.根据权利要求3所述的电压模式驱动电路，其中，所述第二反相器进一步包括：
第二p型晶体管，具有第二p型栅极、第二p型源极和第二p型漏极，所述第二p型栅极与所述节点POS连接，所述第二p型源极与所述电源连接；以及
第二n型晶体管，具有第二n型栅极、第二n型源极和第二n型漏极，所述第二n型栅极与所述节点POS连接，所述第二n型源极接地，所述第二n型漏极与所述第二p型漏极连接；以及
第二电阻，所述第二电阻与所述第二p型漏极和所述节点TXP串联。
5.根据权利要求4所述的电压模式驱动电路，其中，所述第一电流源通过第三开关还串联在所述节点TXP和地之间。
6.根据权利要求5所述的电压模式驱动电路，其中，所述第二电流源通过第四开关还串联在所述节点TXP和地之间。
7.根据权利要求6所述的电压模式驱动电路，其中，所述第一开关是p型晶体管。
8.根据权利要求7所述的电压模式驱动电路，其中，所述第二开关是p型晶体管。
9.根据权利要求8所述的电压模式驱动电路，其中，所述第三开关是n型晶体管。
10.根据权利要求9所述的电压模式驱动电路，其中，所述第四开关是n型晶体管。
11.根据权利要求10所述的电压模式驱动电路，其中，所述第一电阻与所述节点TXP处的期望的接收器阻抗匹配。
12.根据权利要求11所述的电压模式驱动电路，其中，所述第二电阻是与所述节点TXP处的所述期望的接收器阻抗匹配。
13.根据权利要求12所述的电压模式驱动电路，其中，所述电源是0.9V。
14.根据权利要求13所述的电压模式驱动电路，其中，所述第一电阻是60欧姆。
15.根据权利要求14所述的电压模式驱动电路，其中，所述第二电阻是300欧姆。
16.根据权利要求13所述的电压模式驱动电路，其中，所述第一电流源是0.85mA。
17.根据权利要求14所述的电压模式驱动电路，其中，所述第二电流源是0.15mA。
18.一种电压模式驱动电路，包括：
第一p型晶体管，具有第一p型栅极、第一p型源极和第一p型漏极，所述第一p型栅极被连接成接收第一输入，所述第一p型源极与电源连接，所述第一p型漏极通过第一电阻与输出节点TXP串联；
第一n型晶体管，具有第一n型栅极、第一n型源极和第一n型漏极，所述第一n型栅极被连接成接收所述第一输入，所述第一n型源极接地，所述第一n型漏极通过第二电阻与所述输出节点TXP串联；
第一电流源，通过第一开关串联在所述电源和所述节点TXP之间；
第二电流源，通过第二开关串联在地和所述节点TXP之间；
其中，所述电压模式驱动电路用于实现比其电源电压更大的电压输出摆幅。
19.根据权利要求18所述的电压模式驱动电路，还包括：
第二p型晶体管，具有第二p型栅极、第二p型源极和第二p型漏极，所述第二p型栅极被连接成接收第二输入，所述第二p型源极与所述电源连接；所述第二p型漏极通过第三电阻与输出节点TXN串联；
第二n型晶体管，具有第二n型栅极、第二n型源极和第二n型漏极，所述第二n型栅极被连接成接收所述第二输入，所述第二n型源极接地，所述第二n型漏极通过第四电阻与所述输出节点TXN串联；
第三电流源，通过第三开关串联在所述电源和所述节点TXN之间；以及
第四电流源，通过第四开关串联在地和所述节点TXN之间。
20.一种方法，用于使电压模式驱动电路实现比电源电压更大的电压输出摆幅，该方法包括：
在第一输入节点接收第一输入信号；
转换所述第一输入信号；
在正输出节点输出转换后的第一输入信号；
在第二输入节点接收第二输入信号；
转换所述第二输入信号；
在所述正输出节点输出转换后的第二输入信号；以及
通过第一开关提供从第一电流源到所述正输出节点的电流，其中将所述第一开关配置成在所述第一输入节点接收输入。
CN201210553743.2A 2012-02-29 2012-12-18 具有电流增压器的电压模式驱动器(vmdcb) Active CN103294095B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/408,196 US8487654B1 (en) 2012-02-29 2012-02-29 Voltage mode driver with current booster (VMDCB)
US13/408,196 2012-02-29

Publications (2)

Publication Number Publication Date
CN103294095A CN103294095A (zh) 2013-09-11
CN103294095B true CN103294095B (zh) 2015-07-15

Family

ID=48749040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210553743.2A Active CN103294095B (zh) 2012-02-29 2012-12-18 具有电流增压器的电压模式驱动器(vmdcb)

Country Status (2)

Country Link
US (2) US8487654B1 (zh)
CN (1) CN103294095B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9871539B2 (en) 2013-07-16 2018-01-16 Mediatek Inc. Driver circuit for signal transmission and control method of driver circuit
US10014846B2 (en) * 2014-06-25 2018-07-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Increasing output amplitude of a voltage-mode driver in a low supply voltage technology
US9590610B2 (en) 2014-12-30 2017-03-07 Mediatek Inc. Driver circuit for signal transmission and control method of driver circuit
US9590595B2 (en) 2015-01-08 2017-03-07 Mediatek Inc. Driver circuit with feed-forward equalizer
EP3174209A1 (en) * 2015-11-30 2017-05-31 MediaTek Inc. Driver circuit for signal transmission
US9680501B1 (en) 2016-04-20 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. De-serialization circuit and method of operating the same
US10826497B2 (en) 2018-06-05 2020-11-03 Samsung Electronics Co., Ltd. Impedance matched clock driver with amplitude control
US10411703B1 (en) 2018-06-05 2019-09-10 Samsung Electronics Co., Ltd. Impedance matched clock driver with amplitude control
US11411574B2 (en) * 2020-04-06 2022-08-09 M31 Technology Corporation Clock and data recovery circuit with proportional path and integral path, and multiplexer circuit for clock and data recovery circuit
TWI789197B (zh) * 2022-01-03 2023-01-01 瑞昱半導體股份有限公司 乙太網路傳送端的輸出級

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220216A (en) * 1992-01-02 1993-06-15 Woo Ann K Programmable driving power of a CMOS gate
KR100297139B1 (ko) * 1998-04-20 2001-10-29 가네꼬 히사시 반도체 집적회로
US6147513A (en) * 1998-05-01 2000-11-14 Winbond Electronics Corporation Method and circuit for logic input buffer
US6704818B1 (en) * 2000-12-29 2004-03-09 Intel Corporation Voltage-mode driver with pre-emphasis, slew-rate control and source termination
US7236013B2 (en) * 2003-12-26 2007-06-26 Stmicroelectronics Pvt. Ltd. Configurable output buffer and method to provide differential drive

Also Published As

Publication number Publication date
CN103294095A (zh) 2013-09-11
US20130278068A1 (en) 2013-10-24
US9083262B2 (en) 2015-07-14
US8487654B1 (en) 2013-07-16

Similar Documents

Publication Publication Date Title
CN103294095B (zh) 具有电流增压器的电压模式驱动器(vmdcb)
US9473135B2 (en) Driver circuit including driver transistors with controlled body biasing
CN102790735B (zh) 振铃抑制电路
US7795919B2 (en) Transmitter driver circuit in high-speed serial communications system
TWI538399B (zh) 用於高速類比開關的低漏動態雙向本體-攫取方法
JP5543402B2 (ja) リンギング抑制回路
CN103066988B (zh) 一种限制输出端电压摆率的接口电路及其实现方法
US20150304134A1 (en) Serdes voltage-mode driver with skew correction
TWI715498B (zh) 連接埠控制裝置
US6452365B1 (en) Power converter with increased breakdown voltage maintaining stable operation
US10063233B2 (en) Method of operating a pull-up circuit
CN110289848A (zh) 电压电平转换电路
CN1523759A (zh) 电流驱动器电路
US20050116753A1 (en) Circuit and method for switching an electrical load on after a delay
CN104320125B (zh) 低功耗同步时序数字电路芯片及该芯片时钟信号生成方法
CN106953627A (zh) 功率器件的栅极驱动电路
US8988106B2 (en) Voltage mode driver with current booster (VMDCB)
CN101438491A (zh) 耐高压端口驱动器
US7920019B2 (en) Microprocessor with substrate bias clamps
JP2003188706A (ja) 入出力バッファ回路
US11552639B2 (en) Low voltage differential signaling driver
CN106411312A (zh) 低电压差分信号驱动电路
CN209572001U (zh) 一种信号传输管的驱动电路和电平转换电路
US6229380B1 (en) Output buffer switching circuit
US6960938B2 (en) Enhanced CMOS circuit to drive DC motors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant