CN103199799B - 一种带工艺补偿偏置的功率放大器 - Google Patents

Abstract

本发明公开了一种带工艺补偿偏置的功率放大器，其包括控制电路、输入缓冲电路、工艺补偿偏置电路、功率放大级、输出匹配电路。控制电路用以控制整个功率放大器的工作，输入缓冲电路用以提高输入信号的驱动能力，偏置电路用以给功率放大管提供偏置，功率放大级用以将输入功率放大，输出匹配电路用以匹配输出阻抗。本发明采用的偏置电路具有温度和工艺补偿效果，保证了功率放大管良好的温度和工艺稳定性，同时具有较强的电源抑制能力，使得功率放大器能在更大的范围内保持线性输出，提高了功率放大器的线性度。

Description

一种带工艺补偿偏置的功率放大器

技术领域

本发明涉无线收发机中的功率放大器，尤其涉及一种带工艺补偿偏置的功率放大器。

背景技术

功率放大器主要用于微波与射频电路的发射端。在发射端中，功率放大器的主要作用是放大射频信号，并且以高效率输出大功率为目的。一个性能良好的功率放大器能够在指定的频率范围内向其负载提供足够的功率，对输入信号提供足够的增益，如果传输的信号是非恒包络信号，功率放大器还需有较好的线性度以保证信号不失真。

而功率放大管的偏置很大程度上影响着功率放大器的线性度，由于功率放大管阈值电压随温度、工艺都会变化，普通的零温度系数的基准电压已经不能满足功率放大管的偏置要求了，所以发明一种与功率放大管阈值电压同步变化的偏置电压产生电路至关重要。

发明内容

本发明的目的是提供一种带工艺补偿偏置的功率放大器。

为了达到上述目的，本发明采用了如下技术方案：

一种带工艺补偿偏置功率放大器的整体示意图，其包括控制电路、输入缓冲电路、工艺补偿偏置电路、功率放大级、输出匹配电路。控制电路用以控制整个功率放大器的工作，输入缓冲电路用以提高输入信号的驱动能力，偏置电路用以给功率放大管提供偏置，功率放大级用以将输入功率放大，输出匹配电路用以匹配输出阻抗。

进一步的，所述工艺补偿偏置电路包括一个带隙基准源和一个运算放大器，所述带隙基准源的输出电压连接到所述运算放大器的反向输入端，所述运算放大器的输出端连接到第三、第四PMOS管的栅极，所述第三、第四PMOS管的漏极依次连接到第一、第二电阻的一端，所述第三PMOS管的漏极还连接到所述运算放大器的正向输入端，所述第一电阻的另一端连接一个PNP三极管的发射极，所述PNP三极管的基极与集电极都连接到地电位，所述第二电阻的另一端则连接一个第二NMOS管的漏极和栅极，所述第二NMOS管的源极连接到地电位。

进一步的，所述功率放大级包括一第三NMOS管和一第四NMOS管，所述第三、第四NMOS管采用共源共栅结构，以免击穿所述第三、第四NMOS管的栅氧化层，所述第四NMOS管的漏极作为所述功率放大级的输出端，所述第三NMOS管的漏极接到地电位，所述功率放大级还包括用于限制所述功率放大级的输出端的波动的第一、第二、第三二极管，所述第一、第二二极管反向串接在所述第四NMOS管的漏极和栅极之间，所述第三二极管连接在所述第三NMOS管和第四NMOS管的漏极之间。所述第三、第四NMOS管的栅极之间连接有第二电容。

所述带隙基准源的输出电流连接到所述控制电路的电流输入端，所述控制电路的输出电压连接至所述输入缓冲电路的控制输入端，所述输入缓冲电路的输出端通过第一电容连接所述第三NMOS管的栅极，所述功率放大级的输出端连接所述输出匹配电路的输入端；所述输入缓冲电路的输入信号为所述带工艺补偿偏置的功率放大器的输入端，所述输出匹配电路的输出信号为所述带工艺补偿偏置的功率放大器的输出端。

所述工艺补偿偏置电路的输出端通过第三电阻连接至所述第三NMOS管的栅极，由于所述工艺补偿偏置电路的输出端能够根据温度、工艺变化自动调节，所以所述工艺补偿偏置电路的输出端能够补偿所述第三NMOS管阈值电压随温度、工艺的变化，从而保证该管导通角不变，使输出更加稳定，提高功率放大器的线性度。

进一步的，所述为输出匹配电路，采用的是L型匹配，其目的就是匹配输出阻抗，使得输出功率最大。

通过上述技术的应用，本发明具有如下优点：本发明采用的这种偏置电路既能感应温度变化，又能感应工艺变化，从而做出相应的调整，而且该偏置电路的输出偏置电压具有很高的电源抑制比，该偏置电路产生的偏置电压有效的补偿了功率放大管阈值电压的变化，稳定了功率放大管的导通角，保证了输出功率的稳定性，提高了功率放大器的线性度。

附图说明

附图1为本发明带工艺补偿偏置的功率放大器的结构示意图

附图2为本发明控制电路的原理图

附图3为本发明输入缓冲电路的原理图

附图4为本发明偏置电路的原理图

附图5为本发明功率放大级的原理图

附图6为本发明输出匹配电路的原理图

具体实施方式

下面结合附图和实施例对本发明的技术实施过程做进一步的说明。

图1为本发明提供的带工艺补偿偏置功率放大器的整体示意图，其包括控制电路、输入缓冲电路、工艺补偿偏置电路、功率放大级、输出匹配电路。控制电路用以控制整个功率放大器的工作，输入缓冲电路用以提高输入信号的驱动能力，偏置电路用以给功率放大管提供偏置，功率放大级用以将输入功率放大，输出匹配电路用以匹配输出阻抗。上述控制电路、输入缓冲电路、偏置电路、功率放大级都采用CMOS工艺集成在一个芯片内，而输出匹配电路由于用到了大电感，则采用片外连接。

图4所示为本发明采用的工艺补偿偏置电路，所述工艺补偿偏置电路包括一个带隙基准源Bandgap和一个运算放大器A1，所述带隙基准源Bandgap的输出电压VBG连接到所述运算放大器A1的反向输入端，所述运算放大器A1的输出端连接到第三、第四PMOS管P3，P4的栅极，所述第三、第四PMOS管P3，P4的漏极依次连接到第一、第二电阻R1，R2的一端，所述第三PMOS管P3的漏极还连接到所述运算放大器A1的正向输入端，所述第一电阻R1的另一端连接一个PNP三极管Q1的发射极，所述PNP三极管Q1的基极与集电极都连接到地电位，所述第二电阻HR2的另一端则连接一个第二NMOS管N2的漏极和栅极，所述第二NMOS管N2的源极连接到地电位。

下面介绍该偏置电路的工作原理，运放的虚短特性使得V2＝VBG，则有

$I1=\frac{V_{\mathrm{BG}}-V_{\mathrm{EB}}}{R1}$

因为I2＝I1，且 $I2=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{OX}}\frac{W}{L}{(V_3-V_T)}^2$

所以

$\mathrm{Vbias}=I2*R2+V_3=(V_{\mathrm{BG}}-V_{\mathrm{EB}})\frac{R2}{R1}+\sqrt{\frac{2}{{\mathrm{\μ}}_n{C}_{\mathrm{OX}}W/L}*\frac{V_{\mathrm{BG}}-V_{\mathrm{EB}}}{R1}}+V_T$

上式中V_EB具有负温度系数，R1、R2具有正温度系数，适当调整电路参数可以使得Vbias的前两项具有零温度系数，所以温度、工艺的变化都体现在阈值电压V_T上。

图2所示为控制电路，所述带隙基准源Bandgap的输出电流Ibias为电路提供电流，调制信号ASK与使能信号EN输入到逻辑单元，其输出V1连接到第一PMOS管P1与第一NMOS管N1的栅极，第一PMOS管P1与第一NMOS管N1的漏极相连并连接到第二PMOS管p2的源极，第二PMOS管P2的漏极与栅极短接产生控制电路的输出电压Vctrl来控制输入缓冲电路。

图3所示为输入缓冲电路，所述缓冲电路的电压输入端连接到所述控制电路的输出电压Vctrl，输入信号Vin通过几级反相器连接到功率放大级，输入缓冲电路主要用提高输入信号的驱动能力。

图5为本发明的功率放大级，所述功率放大级包括一第三NMOS管N3和一第四NMOS管N4，所述第三、第四NMOS管N3，N4采用共源共栅结构，以免击穿N3、N4的栅氧化层，所述第四NMOS管N4的漏极作为所述功率放大级的输出端PA_out，所述第三NMOS管N3的漏极接到地电位，所述功率放大级还包括用于限制所述功率放大级的输出端PA_out的波动的第一、第二、第三二极管D1，D2，D3，所述第一、第二二极管D1，D2反向串接在所述第四NMOS管N4的漏极和栅极之间，所述第三二极管D3连接在所述第三NMOS管N3和第四NMOS管N4的漏极之间。所述第三、第四NMOS管N3，N4的栅极之间连接有第二电容C2。所述工艺补偿偏置电路的输出端Vbias通过第三电阻R3连接至所述第三NMOS管N3的栅极，由于Vbias表达式中V_T也会根据温度、工艺变化自动调节，所以Vbias能够补偿所述第三NMOS管N3阈值电压随温度、工艺的变化，从而保证该管导通角不变，使输出更加稳定，提高功率放大器的线性度。

图6为输出匹配电路，采用的是L型匹配，其目的就是匹配输出阻抗，使得输出功率最大。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种带工艺补偿偏置的功率放大器，其包括控制电路、输入缓冲电路、工艺补偿偏置电路、功率放大级、输出匹配电路，所述控制电路用以控制整个功率放大器的工作，所述输入缓冲电路用以提高输入信号的驱动能力，所述偏置电路用以给功率放大管提供偏置，所述功率放大级用以将输入功率放大，所述输出匹配电路用以匹配输出阻抗，其特征在于：所述工艺补偿偏置电路包括一个带隙基准源(Bandgap)和一个运算放大器(A1)，所述带隙基准源(Bandgap)的输出电压(VBG)连接到所述运算放大器(A1)的反向输入端，所述运算放大器(A1)的输出端连接到第三、第四PMOS管(P3，P4)的栅极，所述第三、第四PMOS管(P3，P4)的漏极依次连接到第一、第二电阻(R1，R2)的一端，所述第三PMOS管(P3)的漏极还连接到所述运算放大器(A1)的正向输入端，所述第一电阻(R1)的另一端连接一个PNP三极管(Q1)的发射极，所述PNP三极管(Q1)的基极与集电极都连接到地电位，所述第二电阻(R2)的另一端则连接一个第二NMOS管(N2)的漏极和栅极，所述第二NMOS管(N2)的源极连接到地电位。

2.根据权利要求1所述的带工艺补偿偏置的功率放大器，其特征在于：所述功率放大级包括一第三NMOS管(N3)和一第四NMOS管(N4)，所述第三、第四NMOS管(N3，N4)采用共源共栅结构，所述第四NMOS管(N4)的漏极作为所述功率放大级的输出端(PA_out)，所述第三NMOS管(N3)的漏极接到地电位，所述功率放大级还包括用于限制所述功率放大级的输出端(PA_out)的波动的第一、第二、第三二极管(D1，D2，D3)，所述第一、第二二极管(D1，D2)反向串接在所述第四NMOS管(N4)的漏极和栅极之间，所述第三二极管(D3)连接在所述第三NMOS管(N3)和第四NMOS管(N4)的漏极之间；所述第三、第四NMOS管(N3，N4)的栅极之间连接有第二电容(C2)。

3.根据权利要求2所述的带工艺补偿偏置的功率放大器，其特征在于：所述工艺补偿偏置电路的输出端(Vbias)通过第三电阻(R3)连接至所述第三NMOS管(N3)的栅极，所述带隙基准源(Bandgap)的输出电流(Ibias)连接到所述控制电路的电流输入端，所述控制电路的输出电压(Vctrl)连接至所述输入缓冲电路的控制输入端，所述输入缓冲电路的输出端(PA_in)通过第一电容(C1)连接所述第三NMOS管(N3)的栅极，所述功率放大级的输出端(PA_out)连接所述输出匹配电路的输入端；所述输入缓冲电路的输入信号(Vin)为所述带工艺补偿偏置的功率放大器的输入端，所述输出匹配电路的输出信号(Vout)为所述带工艺补偿偏置的功率放大器的输出端。