CN103199051A - 用于互补双极工艺的全介质隔离soi材料片的制造方法 - Google Patents
用于互补双极工艺的全介质隔离soi材料片的制造方法 Download PDFInfo
- Publication number
- CN103199051A CN103199051A CN2013101108911A CN201310110891A CN103199051A CN 103199051 A CN103199051 A CN 103199051A CN 2013101108911 A CN2013101108911 A CN 2013101108911A CN 201310110891 A CN201310110891 A CN 201310110891A CN 103199051 A CN103199051 A CN 103199051A
- Authority
- CN
- China
- Prior art keywords
- monocrystalline silicon
- layer
- piece
- soi
- buried layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000000463 material Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 230000000295 complement effect Effects 0.000 title claims abstract description 31
- 238000002955 isolation Methods 0.000 title claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 17
- 239000010703 silicon Substances 0.000 title claims abstract description 17
- 239000012212 insulator Substances 0.000 title abstract 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 230000003647 oxidation Effects 0.000 claims abstract description 21
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005516 engineering process Methods 0.000 claims description 36
- 229920005591 polysilicon Polymers 0.000 claims description 31
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 239000002210 silicon-based material Substances 0.000 claims description 13
- 238000000407 epitaxy Methods 0.000 claims description 8
- 229910008045 Si-Si Inorganic materials 0.000 claims description 7
- 229910006411 Si—Si Inorganic materials 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000007689 inspection Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims description 2
- 238000001459 lithography Methods 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 abstract 1
- 239000002184 metal Substances 0.000 abstract 1
- 230000014509 gene expression Effects 0.000 description 12
- 238000004140 cleaning Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005282 brightening Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
Abstract
一种用于互补双极工艺的全介质隔离SOI材料片的制造方法，步骤包括在单晶硅片一上制作N型埋层和P型埋层；在单晶硅片一上进行深槽刻蚀、牺牲层氧化、沟阻氧化、淀积填槽多晶硅及CMP多晶硅，形成介质隔离区；在单晶硅片二上生长埋氧层；对已形成介质隔离区的所述单晶硅圆片一与已形成埋氧层的所述单晶硅圆片二进行正面硅硅键合，形成SOI硅材料片；对单晶硅片一那面的衬底进行减薄、CMP精抛光，最终形成所述的用于互补双极工艺的全介质隔离SOI材料片。本发明方法具有制作成本低、有源层缺陷少、有源层参数一致性好、无图形漂移等特点，可广泛用于全介质隔离互补双极工艺的制造领域。
Description
技术领域
本发明涉及一种用于互补双极工艺的全介质隔离SOI材料片的制造方法，应用于互补双极工艺的半导体制造领域。
背景技术
互补双极工艺是应用最为广泛的半导体制造工艺之一，用于互补双极工艺的常规介质隔离SOI材料片的制造方法是：在SOI片上先制作N型埋层和P型埋层，然后再生长N型或P型外延层来制作。首先，外延层的质量受埋层掺杂浓度和衬底材料自身的缺陷密度影响很大，容易出现层错和滑移线，且在外延后埋层图形容易出现较大的漂移；其次，外延过程中的自掺杂效应会导致片内和片间外延层厚度及电阻率分布存在差异，从而引起使用该方法制作的材料片所制造的电路或器件参数离散性大（如CE击穿电压）；再次，N型外延或P型外延的设备成本和工艺成本均比较高。
专利文献1（专利号：200910190948.7）“浅结互补双极晶体管的制造方法”，提出了通过硅/硅键合、减薄抛光方法形成SOI材料片，再在SOI材料片上通过深槽刻蚀、多晶硅回填制作深槽介质隔离加浅隔离墙，结合具有浅结多晶硅发射极的纵向NPN管与纵向PNP管兼容的互补双极工艺，制作所述的浅结互补双极晶体管。该方法制作出的SOI材料片由于需要高温工艺，如1150℃的外延生长，因此其存在层错和滑移线等缺陷，埋层图形在外延后容易出现图形漂移，使外延厚度和电阻率在片间和片内都存在较大差异。
专利文献2（专利号：200510052287.3）“高压大功率低压差线性集成稳压电源电路的制造方法”，提出了首先利用硅/硅键合、减薄抛光技术方法获得所需要的SOI片，然后在SOI材料片上通过深槽刻蚀、多晶硅回填的介质隔离技术方法结合纵向PNP与纵向NPN兼容的双极工艺进行所述的高压大功率低压差线性集成稳压电源电路的制造。该方法制作的SOI材料片由于需要在已经键合好的SOI片上再生长外延，其有源层存在层错和滑移线、有源层参数一致性差、外延后图形漂移等缺点，且其制作工艺较复杂、成本较高。
发明内容
为了克服上述背景技术制作的SOI材料片有源层存在层错和滑移线、有源层参数一致性差、外延后图形漂移的问题，本发明提出了一种用于互补双极工艺的全介质隔离SOI材料片的制造方法，实现制作成本低、有源层缺陷少、有源层参数一致性好、无图形漂移的全介质隔离SOI材料片的目的。
为了实现上述目的，本发明的一种用于互补双极工艺的全介质隔离SOI材料片的制造方法，其特征在于，该方法步骤为：
（1）在单晶硅片一上制作N型埋层和P型埋层；
（2）在形成N型埋层和P型埋层的单晶硅片一上进行深槽刻蚀、牺牲层氧化、沟阻氧化、淀积填槽多晶硅及CMP多晶硅，形成介质隔离区；
（3）在单晶硅片二上生长埋氧层；
（4）对已形成介质隔离区的所述单晶硅圆片一与已形成埋氧层的所述单晶硅圆片二进行正面硅硅键合，形成SOI硅材料片；
（5）在所述SOI硅材料片上，对其单晶硅片一那面的衬底进行减薄、CMP精抛光，最终形成所述用于互补双极工艺的全介质隔离SOI材料片。
所述在单晶硅片一上制作N型埋层和P型埋层的步骤为：对单晶硅片一进行RCA清洗，制作圆片的零层对位标记，生长薄氧化层，注入形成P型埋层和P型埋层，退火。
所述在形成N型埋层和P型埋层的硅片一上进行深槽刻蚀、牺牲层氧化、沟阻氧化、淀积填槽多晶硅及CMP多晶硅的步骤为：光刻出介质隔离槽区，干法腐蚀二氧化硅，干法腐蚀硅，形成深槽，去胶，RCA清洗，牺牲层氧化，2：1HF漂牺牲层30秒，RCA清洗，沟阻氧化生长，LPCVD工艺淀积填槽多晶硅层，多晶硅层厚度≥2μm，填槽多晶硅CMP平坦化，最终把多晶硅表面抛成镜面，形成介质隔离区。
所述在单晶硅片二上生长埋氧层的步骤为：对单晶硅片二进行RCA清洗，氧化，形成埋氧层。
所述对已形成介质隔离区的所述单晶硅圆片一与已形成埋氧层的所述单晶硅圆片二进行正面硅硅键合的步骤为：对单晶硅片一和单晶硅片二，RCA清洗，预键合，用红外设备检查是否存在空洞，在O2或N2的环境中，经过3.5～4.5小时在1050±10℃下的处理，形成硅材料片SOI片。
所述在所述SOI硅材料片上，对其单晶硅片一那面的衬底进行减薄、CMP精抛光的步骤为：对SOI片进行RCA清洗，对单晶硅片一那面进行减薄，预留所需的有源外延层厚度，其厚度由互补双极工艺器件参数的不同要求而决定，有源外延层厚度的检测，CMP精抛光，达到镜面，RCA清洗，检测硅片的最终厚度，最终形成所述的用于互补双极工艺的全介质隔离SOI材料片。
有益效果
本发明的一种互补双极工艺的全介质隔离SOI材料片的制造方法，具有以下优点：
1）由于常规制造方法中的1150℃的高温外延工艺，会带来有源外延层的层错和滑移线等缺陷，而本发明的制造方法没有采用高温外延工艺，制作出的SOI材料片具有有源层缺陷少的特点。
2）本发明的制造方法在所述SOI材料片制作完成之前，就完成了N型埋层、P型埋层、和隔离槽的制作，且有源层为单晶硅材料，因此本发明方法的有源层参数，如有源层厚度、电阻率的一致性很好。
3）由于本材料片的制作方法未使用昂贵的N型外延炉或P型外延炉，与专利文献2相比，省略了外延工序，因此本发明方法具有工艺简单、制作成本低的优点。
本发明方法与专利文献1、文献2所述常规全介质隔离SOI材料片工艺方法的部分工艺参数的对比请见表1。由表1可以看出，本发明方法具有制作成本低、有源层缺陷少、有源层参数一致性好、无图形漂移等优点。
表1本发明方法与常规全介质隔离SOI材料片制造方法的部分工艺参数的对比表
附图说明
图1为本发明在单晶硅片一上生长薄氧化层，形成N型埋层、P型埋层后的剖面结构示意图；
图2为本发明在完成深槽刻蚀窗口后的剖面结构示意图；
图3为本发明在完成深槽刻蚀后的剖面结构示意图；
图4为本发明在完成沟阻氧化后的剖面结构示意图；
图5为本发明在完成多晶硅填槽后的剖面结构示意图；
图6为本发明在完成多晶硅CMP平坦化后的剖面结构示意图；
图7为本发明在单晶硅圆片二上生长埋氧层后的剖面结构示意图；
图8为本发明在完成单晶硅片一和单晶硅片二正面键合后的剖面结构示意图；
图9为本发明在完成键合后单晶硅片一正面朝下的剖面结构示意图；
图10为本发明的最终形成所述的用于互补双极工艺的全介质隔离SOI材料片的剖面结构示意图。
其中在图1～10中：1表示P型或N型单晶硅片；2表示N型埋层；3表示P型埋层；4表示薄氧化层；5表示深槽刻蚀窗口；6表示深槽；7表示沟阻氧化层；8表示填槽多晶硅；9表示CMP平坦化后多晶硅；10表示N型或P型单晶硅片；11表示埋氧层；12表示带深槽一面减薄后的有源外延层。
具体实施方式
下面结合附图和实施例对本发明方法加以进一步说明。本发明的技术方案不仅限于本实施例的描述。
本实施例的具体制作步骤如下：
（1）在单晶硅圆片一上制作N型埋层3和P型埋层4：
在单晶硅片一1上形成零层标记，950℃热氧生长厚度为13.5～15.5nm的薄氧化层2，并制作N型埋层3、P型埋层4，1050℃退火55分钟，如图1所示。
（2）在形成N型埋层3和P型埋层4的硅片上进行深槽6刻蚀、牺牲层氧化、沟阻氧化7、淀积填槽多晶硅8及CMP多晶硅9，形成介质隔离区：
首先在单晶硅圆片一1正面光刻出介质隔离槽区；干法腐蚀二氧化硅，形成深槽刻蚀窗口5，如图2所示；
干法腐蚀硅，形成深槽6，槽宽≥1.6μm，刻蚀槽深≥22μm，如图3所示；
去胶；清洗（RCA清洗）；850℃生长牺牲氧化层27～33nm，2：1HF漂牺牲层30秒，清洗（RCA清洗）；1000℃生长厚度为220nm～280nm的沟阻氧化7，如图4所示；
采用LPCVD方法淀积填槽多晶硅8，多晶硅厚度≥2μm，多晶硅的厚度取决于槽的深度和宽度，以及硅硅键合设备的能力，如图5所示；
填槽多晶硅平坦化采用CMP方式，为了保证键合后顶层硅膜厚度的均匀性和一致性，先对多晶硅进行粗抛，然后再进行精抛，抛去表面2.0～3.5um多晶硅，表面无多晶硅残留，且表面光亮，以达到硅硅键合的表面要求，如图6所示。
（3）在单晶硅片二10上生长埋氧层11：
对所述单晶硅片二10进行清洗（RCA清洗）；1050℃生长厚度为540～660nm的埋氧层11，如图7所示。
（4）对已形成介质隔离区的所述单晶硅片一1与已形成埋氧层的所述单晶硅片二10进行正面硅硅键合，形成SOI硅材料片：
对所述单晶硅片一1和单晶硅片二10进行清洗（RCA清洗）；室温下在预键合机中进行预键合；预键合之后用红外设备检查是否存在空洞；预键合后，在O2或N2的环境中经3.5～4.5小时的在1050±10℃下处理后，形成良好的键合；高温键合之后再用红外设备检查硅片键合状况，如图8所示。
（5）在形成所述SOI硅材料片上，对其单晶硅圆片一1那面的衬底进行减薄、CMP精抛光，预留所需的有源外延层厚度12，最终形成所述的用于互补双极工艺的全介质隔离SOI材料片：
完成高温键合后的SOI材料片，把包含N型埋层和P型埋层的单晶硅材料片1一面朝上，如图9所示；
对所述单晶硅材料片一1那面的背面进行减薄，减薄后预留有源层外延层12的厚度为22μm，检测有源外延层12的厚度，预留2μm的CMP精抛光厚度，其厚度由互补双极工艺器件参数的不同要求而决定；硅片经过粗抛和精抛之后，达到镜面；RCA清洗；检测硅片的最终厚度。最终形成所述的用于互补双极工艺的全介质隔离SOI材料片，如图10所示。
本发明方法中所用单项工艺，除已经作了详细描述的外，其他的，如N型埋层、P型埋层、RCA清洗、光刻、去胶、LPCVD淀积多晶、牺牲层氧化、腐蚀、漂光、预键合、高温键合、减薄、精抛光、CMP平坦化等单项工艺、设备及化工材料、试剂均为本领域通用技术，不再详述。
Claims (6)
1.一种用于互补双极工艺的全介质隔离SOI材料片的制造方法，其特征在于，该方法步骤为：
（1）在单晶硅片一上制作N型埋层和P型埋层；
（2）在形成N型埋层和P型埋层的单晶硅片一上进行深槽刻蚀、牺牲层氧化、沟阻氧化、淀积填槽多晶硅及CMP多晶硅，形成介质隔离区；
（3）在单晶硅片二上生长埋氧层；
（4）对已形成介质隔离区的所述单晶硅圆片一与已形成埋氧层的所述单晶硅圆片二进行正面硅硅键合，形成SOI硅材料片；
（5）在所述SOI硅材料片上，对其单晶硅片一那面的衬底进行减薄、CMP精抛光，最终形成所述用于互补双极工艺的全介质隔离SOI材料片。
2.根据权利要求1所述的用于互补双极工艺的全介质隔离SOI材料片的制造方法，其特征在于：所述在单晶硅片一上制作N型埋层和P型埋层的步骤为：对单晶硅片一进行RCA清洗，制作圆片的零层对位标记，生长薄氧化层，注入形成P型埋层和P型埋层，退火。
3.根据权利要求1所述的用于互补双极工艺的全介质隔离SOI材料片的制造方法，其特征在于：所述在形成N型埋层和P型埋层的硅片一上进行深槽刻蚀、牺牲层氧化、沟阻氧化、淀积填槽多晶硅及CMP多晶硅的步骤为：光刻出介质隔离槽区，干法腐蚀二氧化硅，干法腐蚀硅，形成深槽，去胶，RCA清洗，牺牲层氧化，2：1HF漂牺牲层30秒，RCA清洗，沟阻氧化生长，LPCVD工艺淀积填槽多晶硅层，多晶硅层厚度≥2μm，填槽多晶硅CMP平坦化，最终把多晶硅表面抛成镜面，形成介质隔离区。
4.根据权利要求1所述的用于互补双极工艺的全介质隔离SOI材料片的制造方法，其特征在于：所述在单晶硅片二上生长埋氧层的步骤为：对单晶硅片二进行RCA清洗，氧化，形成埋氧层。
5.根据权利要求1所述的用于互补双极工艺的全介质隔离SOI材料片的制造方法，其特征在于：所述对已形成介质隔离区的所述单晶硅圆片一与已形成埋氧层的所述单晶硅圆片二进行正面硅硅键合的步骤为：对单晶硅片一和单晶硅片二，RCA清洗，预键合，用红外设备检查是否存在空洞，在O2或N2的环境中，经过3.5～4.5小时在1050±10℃下的处理，形成硅材料片SOI片。
6.根据权利要求1所述的用于互补双极工艺的全介质隔离SOI材料片的制造方法，其特征在于：所述在所述SOI硅材料片上，对其单晶硅片一那面的衬底进行减薄、CMP精抛光的步骤为：对SOI片进行RCA清洗，对单晶硅片一那面进行减薄，预留所需的有源外延层厚度，其厚度由互补双极工艺器件参数的不同要求而决定，有源外延层厚度的检测，CMP精抛光，达到镜面，RCA清洗，检测硅片的最终厚度，最终形成所述的用于互补双极工艺的全介质隔离SOI材料片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310110891.1A CN103199051B (zh) | 2013-04-01 | 2013-04-01 | 用于互补双极工艺的全介质隔离soi材料片的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310110891.1A CN103199051B (zh) | 2013-04-01 | 2013-04-01 | 用于互补双极工艺的全介质隔离soi材料片的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103199051A true CN103199051A (zh) | 2013-07-10 |
| CN103199051B CN103199051B (zh) | 2015-02-25 |
Family
ID=48721505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310110891.1A Active CN103199051B (zh) | 2013-04-01 | 2013-04-01 | 用于互补双极工艺的全介质隔离soi材料片的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103199051B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108063121A (zh) * | 2016-11-08 | 2018-05-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04266047A (ja) * | 1991-02-20 | 1992-09-22 | Fujitsu Ltd | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 |
| US5985681A (en) * | 1995-10-13 | 1999-11-16 | Nec Corporation | Method of producing bonded substrate with silicon-on-insulator structure |
| CN101673715A (zh) * | 2009-09-25 | 2010-03-17 | 中国电子科技集团公司第二十四研究所 | 浅结互补双极晶体管的制造方法 |
-
2013
- 2013-04-01 CN CN201310110891.1A patent/CN103199051B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04266047A (ja) * | 1991-02-20 | 1992-09-22 | Fujitsu Ltd | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 |
| US5985681A (en) * | 1995-10-13 | 1999-11-16 | Nec Corporation | Method of producing bonded substrate with silicon-on-insulator structure |
| CN101673715A (zh) * | 2009-09-25 | 2010-03-17 | 中国电子科技集团公司第二十四研究所 | 浅结互补双极晶体管的制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108063121A (zh) * | 2016-11-08 | 2018-05-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103199051B (zh) | 2015-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6204145B1 (en) | Silicon-on-insulator islands and method for their formation | |
| US6329265B1 (en) | Method of making a semiconductor device using processing from both sides of a workpiece | |
| CN101673715B (zh) | 浅结互补双极晶体管的制造方法 | |
| US6242320B1 (en) | Method for fabricating SOI wafer | |
| JPH09205140A (ja) | 素子分離半導体基板およびその製造方法 | |
| KR20020032355A (ko) | 반도체기판 및 그 제조방법, 그리고 그 접합기판의표면형상측정방법 | |
| US7638409B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| TW200428579A (en) | Manufacturing method of semiconductor device | |
| KR20100017106A (ko) | Ｓｏｉ웨이퍼의 제조 방법 | |
| WO2007133935A2 (en) | Method and materials to control doping profile in integrated circuit substrate material | |
| CN103531522A (zh) | 浅沟槽隔离结构制备方法 | |
| CN103456673A (zh) | 浅沟槽隔离的制造方法和cmos的制造方法 | |
| JP2006237612A (ja) | 半導体基板内に分離領域を形成する方法および絶縁体集積回路上にシリコンを形成する方法 | |
| CN103199051A (zh) | 用于互补双极工艺的全介质隔离soi材料片的制造方法 | |
| CN101989567B (zh) | 一种用于制造半导体衬底的方法 | |
| CN1278407C (zh) | 生产半导体器件的方法 | |
| US6468880B1 (en) | Method for fabricating complementary silicon on insulator devices using wafer bonding | |
| KR20190028532A (ko) | 반도체 구조물 제조 방법 | |
| US5970367A (en) | Double damascene pattering of silcon-on-insulator transistors | |
| JP2861120B2 (ja) | 半導体装置の製造方法 | |
| KR100738460B1 (ko) | 나노 에스오아이 웨이퍼의 제조방법 | |
| JP2000252354A (ja) | 埋め込み絶縁膜を有する基板の製造方法 | |
| JP5124973B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH10125880A (ja) | 張り合わせｓｏｉ基板の作製方法 | |
| CN103531519B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |