[go: up one dir, main page]

CN103198781B - 移位寄存器单元、栅极驱动装置及显示装置 - Google Patents

移位寄存器单元、栅极驱动装置及显示装置 Download PDF

Info

Publication number
CN103198781B
CN103198781B CN201310065976.2A CN201310065976A CN103198781B CN 103198781 B CN103198781 B CN 103198781B CN 201310065976 A CN201310065976 A CN 201310065976A CN 103198781 B CN103198781 B CN 103198781B
Authority
CN
China
Prior art keywords
node
signal
tft
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310065976.2A
Other languages
English (en)
Other versions
CN103198781A (zh
Inventor
曾勉
李小和
金在光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310065976.2A priority Critical patent/CN103198781B/zh
Priority to JP2015559404A priority patent/JP6313342B2/ja
Priority to US14/370,419 priority patent/US9502135B2/en
Priority to PCT/CN2013/075993 priority patent/WO2014131250A1/zh
Priority to EP13866489.1A priority patent/EP2963635B1/en
Priority to KR1020147019355A priority patent/KR101661479B1/ko
Publication of CN103198781A publication Critical patent/CN103198781A/zh
Application granted granted Critical
Publication of CN103198781B publication Critical patent/CN103198781B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明的目的在于提供一种移位寄存器单元、栅极驱动装置及显示装置，提高移位寄存器的寿命。本发明的移位寄存器单元包括：第一薄膜场效应晶体管，其漏极连接第一信号端，源极连接本级输出节点，栅极连接到第一节点；第二薄膜场效应晶体管，其漏极连接第一信号端，源极连接拉高节点，栅极连接到第一节点；第三薄膜场效应晶体管，其漏极连接第二信号端，源极连接本级输出节点，栅极连接到第二节点；第四薄膜场效应晶体管，其漏极连接第二信号端，源极连接所述拉高节点，栅极连接到所述第二节点；节点电压控制模块，用于在所述移位寄存器单元处于下拉阶段时控制所述第一节点和第二节点轮流处于高电位状态。本发明提高了移位寄存器的寿命。

Description

移位寄存器单元、栅极驱动装置及显示装置
技术领域
本发明涉及移位寄存技术，特别是一种移位寄存器单元、栅极驱动装置及显示装置。
背景技术
集成栅极移位寄存器将栅极脉冲输出寄存器集成在面板上，从而节省了IC，降低了成本。集成栅极移位寄存器的实现方法有很多种，可以包含不同多个晶体管和电容，常用的有12T1C，9T1C，13T1C等结构。
一般而言，一个移位寄存器由多级移位寄存器单元组成，而每一级移位寄存器单元只是在极短的时间内输出一个高电位信号，而在其他时间都会输出低电位信号，通常为VSS信号。
前面已经提到，每一级移位寄存器单元只是在极短的时间内输出一个高电位信号，而在其他时间都会输出低电位信号，这个时间通常占到99％以上。而同时，该VSS信号都是通过下拉晶体管输出，在需要保证移位寄存器单元输出低电位信号时，则下拉晶体管需要处于高电位导通的状态，以利用VSS信号拉低电位。因此，下拉晶体管的栅极上长期处于高电位状态，具有极高的占空比电压，而这种方式会使得下拉晶体管急剧老化，迁移率降低，电流下降，而使得整体的电路出现问题，从而影响产品寿命。
下面以图1所示的现有的移位寄存器单元说明如下。
如图1所示是现有的移位寄存器单元，该移位寄存器单元包括九个薄膜场效应晶体管(简称TFT)M01、M02、M03、M05、M06、M08、M13、M15、M17和一个电容C1，在图1中下拉晶体管为M03，移位寄存器单元中各器件的具体连接关系和移位寄存器单元原理如下：
TFT M02根据从时钟信号输入端输入的信号CLK，向输出端输出OUTPUT。TFT M02的源极接收CLK信号，其漏极连接OUTPUT端，栅极与拉高节点PU连接；M01的栅极和源极分别与输入端INPUT相连，其漏极与拉高节点PU相连；电容C1的一端与拉高节点PU相连，另一端与输出节点OUTPUT相连。
而输出端OUTPUT在无效时，需要下拉所述拉高节点PU和本级输出节点OUTPUT，使它们保持低电位。下拉拉高节点PU和本级输出节点OUTPUT的电路包括TFT M03，TFT M15，其中M15用于拉低PU点的电位，M03拉低OUTPUT点的电位。
而TFT M03和TFT M15的栅极与PD点连接，PD点的电位由TFT M05，TFT M13和TFT M08控制，其中M05和M13分别在INPUT和PU点为高电位时拉低PD点的电位，而M08通过连接VDD信号来拉高PD点电位。
由TFT M06，TFT M17组成的电路实现复位功能，当RESET信号输出为高电位时，M17对PU点进行放电，而M06协助对PD点进行充电后导通M03，进而拉低输出节点OUTPUT的电位。
图2所示为图1所示的移位寄存器单元的工作时序图，它的具体工作情况如下：VDD一直为高电位，在t1阶段，输入端INUPUT为高电位，第一时钟信号CLK为低电位，此时输入端INPUT的高电位使M01导通，PU点此时为高电位，进而对C1进行充电，且M02导通。与此同时，INPUT信号通过M05将PD点的电位拉低，M03此时处于截止状态。
在t2阶段，INPUT变为低电位，第一时钟信号CLK为高电位，此时在t1阶段被充电的电容C1，在C1的自举效应的作用下，使拉高节点PU的电压进一步升高，M02保持导通状态，把CLK的信号通过M02传输到输出端OUTPUT。在t2阶段，PU点始终为高电位，M13打开，PD为低电位，关断了M03和M15，输出端OUTPUT输出高电位信号。
在t3阶段，RESET为高电位；此时RESET将M17打开，对PU点进行放电。同时M06也被打开，VDD将高电位传输至PD点，促使M15和M03也打开，同时对PU和OUTPUT点进行放电，此阶段OUTPUT端输出低电位信号。
此后的一帧时间内，PD一直处于高电位状态，使M15、M03和M08一直处于开启状态，而其余晶体管均处于关闭状态。在液晶面板长时间使用的情况下，这三个晶体管由于工作时间远大于其他晶体管，其使用寿命将会成为整个栅极驱动装置寿命的关键因素。
发明内容
本发明实施例的目的在于提供一种移位寄存器单元、栅极驱动装置及显示装置，提高移位寄存器的寿命。
为了实现上述目的，本发明实施例提供了一种移位寄存器单元，所述移位寄存器单元包括一电容，所述电容的一端与一本级输出节点连接，所述电容的另一端与一拉高节点连接，所述移位寄存器单元还包括：
第一薄膜场效应晶体管，其漏极连接第一信号端，源极连接所述本级输出节点，栅极连接到第一节点；其中，所述第一信号端在所述第一薄膜场效应晶体管导通时输出低电位信号；
第二薄膜场效应晶体管，其漏极连接所述第一信号端，源极连接所述拉高节点，栅极连接到所述第一节点；其中，所述第一信号端在所述第二薄膜场效应晶体管导通时输出低电位信号；
第三薄膜场效应晶体管，其漏极连接第二信号端，源极连接所述本级输出节点，栅极连接到第二节点；其中，所述第二信号端在所述第三薄膜场效应晶体管导通时输出低电位信号；
第四薄膜场效应晶体管，其漏极连接所述第二信号端，源极连接所述拉高节点，栅极连接到所述第二节点；其中，所述第二信号端在所述第四薄膜场效应晶体管导通时输出低电位信号；
节点电压控制模块，用于在所述移位寄存器单元处于下拉阶段时控制所述第一节点和第二节点轮流处于高电位状态。
上述的移位寄存器单元，其中，还包括：
第一关联单元，用于在所述拉高节点处于高电位时，输出低电位信号到所述第一节点和第二节点。
上述的移位寄存器单元，其中，
所述节点电压控制模块包括第一节点电压控制子模块和第二节点电压控制子模块；
第一节点电压控制子模块包括：
第五薄膜场效应晶体管，其源极和栅极接收第一时钟控制信号，漏极连接到第一节点；
第六薄膜场效应晶体管，其漏极接收低电位信号，源极连接到第二节点，栅极接收所述第一时钟控制信号；
第二节点电压控制子模块包括：
第七薄膜场效应晶体管，其源极和栅极接收第二时钟控制信号，漏极连接到第二节点；
第八薄膜场效应晶体管，其漏极接收低电位信号，源极连接到第一节点，栅极接收所述第二时钟控制信号；
第二时钟控制信号和第一时钟控制信号的相位相反。
上述的移位寄存器单元，其中，还包括在复位信号的控制下，输出低电位信号到所述拉高节点和所述本级输出节点的第一复位单元，所述第一复位单元包括：
第九薄膜场效应晶体管，漏极接收低电位信号，源极连接拉高节点，栅极接收所述复位信号；
第十薄膜场效应晶体管，源极接收第一时钟控制信号，漏极连接第一节点，栅极接收所述复位信号；
第十一薄膜场效应晶体管，源极接收第二时钟控制信号，漏极连接第二节点，栅极接收所述复位信号。
上述的移位寄存器单元，其中，
所述节点电压控制模块包括第三节点电压控制子模块和第四节点电压控制子模块；
第三节点电压控制子模块包括：
第十二薄膜场效应晶体管，源极和栅极接收第三时钟控制信号，漏极连接到第十三薄膜场效应晶体管的栅极；
第十三薄膜场效应晶体管，源极接收第三时钟控制信号，漏极连接到第一节点；
第十四薄膜场效应晶体管，漏极接收低电位信号，源极连接到第二节点，栅极接收所述第三时钟控制信号；
第四节点电压控制子模块包括：
第十五薄膜场效应晶体管，源极和栅极接收第四时钟控制信号，漏极连接到第十六薄膜场效应晶体管的栅极；
第十六薄膜场效应晶体管，源极接收第四时钟控制信号，漏极连接到第二节点；
第十七薄膜场效应晶体管，漏极接收低电位信号，源极连接到第一节点，栅极接收所述第四时钟控制信号；
第四时钟控制信号和第三时钟控制信号的相位相反。
上述的移位寄存器单元，其中，还包括：
第二关联单元，用于在所述拉高节点处于高电位时使所述第十三薄膜场效应晶体管和第十六薄膜场效应晶体管都截止，同时向第一节点和第二节点输出低电位信号。
上述的移位寄存器单元，其中，还包括在复位信号的控制下，输出低电位信号到所述拉高节点和所述本级输出节点的第二复位单元，所述第二复位单元包括：
第十八薄膜场效应晶体管，漏极接收低电位信号，源极连接拉高节点，栅极接收所述复位信号；
第十九薄膜场效应晶体管，漏极接收低电位信号，源极连接本级输出节点，栅极接收所述复位信号。
为了实现上述目的，本发明实施例提供了一种栅极驱动装置，包括上述的移位寄存器单元。
为了实现上述目的，本发明实施例提供了一种显示装置，包括上述的栅极驱动装置。
在本发明的具体实施例具有如下的有益效果：
在本发明的具体实施例中，在节点电压控制模块的控制下，所述第一节点和第二节点轮流处于高电位状态，进而使得两组TFT(第一TFT和第二TFT为一组，第三TFT和第四TFT为一组)的栅极轮流处于高电位状态，因此，在任意一个下拉阶段，每组TFT的栅极只有部分时间处于高电位状态，相对于现有技术的在下拉阶段晶体管的栅极要一直处于高电位状态而言，大大降低了下拉晶体管的栅极占空比电压，提高了下拉晶体管的寿命，从而提高了整个移位寄存器单元的寿命。
附图说明
图1表示现有的移位寄存器单元的结构示意图；
图2表示现有的移位寄存器单元的工作时序示意图；
图3表示本发明实施例的一种移位寄存器单元的结构示意图；
图4表示图3所示移位寄存器单元的信号时序示意图；
图5表示利用本发明实施例的另一种移位寄存器单元的结构示意图；
图6表示利用本发明实施例的再一种移位寄存器单元的结构示意图。
具体实施方式
本发明实施例的移位寄存器单元、栅极驱动装置及显示装置中，对于拉高节点PU和输出节点的拉低，由两组下拉TFT交替工作来实现拉高节点和输出节点的拉低，使得每一组下拉TFT在下拉阶段的开启时间减少，因此能够提高下拉模块中的下拉晶体管的寿命，从而提高整个寄存器单元的寿命。
在此预先说明的是，本发明实施例中TFT的源极和漏极是可以互换的。
本发明实施例提供了一种移位寄存器单元，所述移位寄存器单元具有一电容，所述电容的一端与一本级输出节点连接，所述电容的另一端与一拉高节点连接，所述移位寄存器单元还包括：
第一薄膜场效应晶体管，其漏极连接第一信号端，源极连接所述本级输出节点，栅极连接到第一节点；其中，所述第一信号端在所述第一薄膜场效应晶体管导通时输出低电位信号；
第二薄膜场效应晶体管，其漏极连接所述第一信号端，源极连接所述拉高节点，栅极连接到所述第一节点；其中，所述第一信号端在所述第二薄膜场效应晶体管导通时输出低电位信号；
第三薄膜场效应晶体管，其漏极连接第二信号端，源极连接所述本级输出节点，栅极连接到第二节点；其中，所述第二信号端在所述第三薄膜场效应晶体管导通时输出低电位信号；
第四薄膜场效应晶体管，其漏极连接所述第二信号端，源极连接所述拉高节点，栅极连接到所述第二节点；其中，所述第二信号端在所述第四薄膜场效应晶体管导通时输出低电位信号；
节点电压控制模块，用于在所述移位寄存器单元处于下拉阶段时控制所述第一节点和第二节点轮流处于高电位状态。
需要说明的是在本发明实施例中，第一信号端和第二信号端连接的都是低电位信号VSS，但是第一信号端和第二信号端的信号并不限于此，只要第一信号端满足在所述第一薄膜场效应晶体管和第二薄膜场效应晶体管导通时输出低电位信号，第二信号端满足在所述第三薄膜场效应晶体管和第四薄膜场效应晶体管导通时输出低电位信号即可。
在本发明的具体实施例中，在节点电压控制模块的控制下，所述第一节点和第二节点轮流处于高电位状态，进而使得两组TFT(第一TFT和第二TFT为一组，第三TFT和第四TFT为一组)的栅极轮流处于高电位状态，因此，在任意一个下拉阶段，每组TFT的栅极只有部分时间处于高电位状态(开启时间减少)，相对于现有技术的在下拉阶段晶体管的栅极要一直处于高电位状态而言，大大降低了下拉晶体管的栅极占空比电压，提高了下拉晶体管的寿命，从而提高了整个移位寄存器单元的寿命。具体的，第一组TFT中的第一薄膜场效应晶体管和第二组TFT中的第三薄膜场效应晶体管是下拉晶体管。
图3、图5和图6分别为本发明实施例的三种不同的移位寄存器单元示意图，在图3中，第一TFT、第二TFT、第三TFT和第四TFT分别为：TFT M03、TFTM15、TFT M04、TFTM16；
在图5中，第一TFT、第二TFT、第三TFT和第四TFT分别为：TFT M4、TFT M2、TFT M16、TFTM15；
在图6中，第一TFT、第二TFT、第三TFT和第四TFT分别为：TFT M17、TFT M18、TFT M11、TFTM10；
在图3、图5和图6中的C1为电容，PU为拉高节点，PD1和PD2分别对应第一节点和第二节点。
根据移位寄存器的工作原理可以知道，在拉高节点处于高电位时，要使第一节点和第二节点处于低电位，因此本发明的具体实施例的移位寄存器单元，还包括：
第一关联单元，用于在所述拉高节点处于高电位时，输出低电位信号到所述第一节点和第二节点。
该第一关联单元比较简单的结构是包括两个TFT，这两个TFT的栅极都与拉高节点连接，而漏极都接收低电位信号VSS，而源极分别与第一节点和第二节点连接，这样，当拉高节点处于高电位时，这两个TFT都导通，分别通过低电位信号VSS拉低第一节点和第二节点。
如图3所示，第一关联单元包括的两个TFT分别为M13和M14；
如图5所示，第一关联单元包括的两个TFT分别为M6和M14；
在本发明的具体实施例中，该节点电压控制模块可以通过各种方式实现，下面对本发明实施例采用的一种方式说明如下。
所述节点电压控制模块包括
第一节点电压控制子模块包括：
第五薄膜场效应晶体管，其源极和栅极接收第一时钟控制信号，漏极连接到第一节点；
第六薄膜场效应晶体管，其漏极接收低电位信号VSS，源极连接到第二节点，栅极接收所述第一时钟控制信号；
第二节点电压控制子模块包括：
第七薄膜场效应晶体管，其源极和栅极接收第二时钟控制信号，漏极连接到第二节点；
第八薄膜场效应晶体管，其漏极接收低电位信号VSS，源极连接到第一节点，栅极接收所述第二时钟控制信号；
第二时钟控制信号和第一时钟控制信号的相位相反。
如图3所示，其中第五TFT、第六TFT、第七TFT和第八TFT分别为：M08、M07、M12和M11；在图5中，第五TFT、第六TFT、第七TFT和第八TFT分别为：M12、M11、M5和M10；在图3和图5中，第一时钟控制信号均为CLKB，第二时钟控制信号均为CLK，CLKB和CLK信号的波形如图4所示。
就以上的节点电压控制模块能够控制所述第一节点和第二节点轮流处于高电位状态说明如下。
假定第一节点电压控制子模块的第一时钟控制信号为A，第二节点电压控制子模块的第二时钟控制信号为B，A和B轮流处于高电位状态(即B为A的反相信号)，第一节点电压控制模块和第二节点电压控制模块的具体工作原理如下：
当A为高电位时，B为低电位，此时第一节点电压控制子模块中的第五薄膜场效应晶体管导通，将A输出到第一节点，使得第一节点处于高电位，同时第六薄膜场效应晶体管也会导通，将第二节点连接到低电位信号VSS，使得第二节点处于低电位；
当A为低电位时，B为高电位，此时第七薄膜场效应晶体管导通，将B输出到第二节点，使得第二节点处于高电位，同时第八薄膜场效应晶体管也会导通，将第一节点连接到低电位信号VSS，使得第一节点处于低电位；
通过上述的设计，即可使得第一节点和第二节点在下拉阶段轮流处于高电位，轮流控制两组TFT(第一TFT和第二TFT为一组，第三TFT和第四TFT为一组)的栅极轮流处于高电位状态，两组TFT轮流开启，进而输出低电位信号VSS到拉高节点和本级输出节点。
在本发明的具体实施例中，所述的移位寄存器单元还包括在复位信号的控制下，输出低电位信号到所述拉高节点和所述本级输出节点的第一复位单元。
所述第一复位单元包括：
第九薄膜场效应晶体管，漏极接收低电位信号VSS，源极连接拉高节点，栅极接收所述复位信号；
第十薄膜场效应晶体管，源极接收第一时钟控制信号，漏极连接第一节点，栅极接收所述复位信号；
第十一薄膜场效应晶体管，源极接收第二时钟控制信号，漏极连接第二节点，栅极接收所述复位信号。
上述的第九薄膜场效应晶体管用于在复位信号(可能是下一级移位寄存器单元的输出信号，也可能是其他信号)为高时，输出低电位信号VSS到拉高节点，拉低拉高节点的电位。
同时该第十TFT和第十一TFT的作用在于，将当前为高电位的控制信号输出到对应的节点(第一节点或第二节点)，通过处于高电位的第一节点或第二节点导通其中一组薄膜场效应晶体管TFT，输出低电位信号到PU节点和本级输出节点，实现双重拉低，保证复位效果。
如图3所示，第九TFT、第十TFT和第十一TFT分别为：M17、M06和M10。
本发明具体实施例中，所述节点电压控制模块的另一种具体实现方式如下：
所述节点电压控制模块包括第三节点电压控制子模块和第四节点电压控制子模块；
如图6所示，第三节点电压控制子模块包括：
第十二薄膜场效应晶体管TFT M14，源极和栅极接收一第三时钟控制信号CLK，漏极连接到第十三薄膜场效应晶体管TFT M7的栅极；
第十三薄膜场效应晶体管TFT M7，源极接收第三时钟控制信号CLK，漏极连接到第一节点PD1；
第十四薄膜场效应晶体管TFT M20，漏极接收低电位信号VSS，源极连接到第二节点PD2，栅极接收所述第三时钟控制信号CLK；
第四节点电压控制子模块包括：
第十五薄膜场效应晶体管TFT M9，源极和栅极接收一第四时钟控制信号，漏极连接到第十六薄膜场效应晶体管TFT M5的栅极；
第十六薄膜场效应晶体管TFT M5，源极接收第四时钟控制信号CLKB，漏极连接到第二节点PD2；
第十七薄膜场效应晶体管TFT M19，漏极接收低电位信号VSS，源极连接到第一节点PD1，栅极接收所述第四时钟控制信号CLKB；
第四时钟控制信号CLKB和第三时钟控制信号CLK的相位相反。
本发明具体实施例中，移位寄存器单元还包括：第二关联单元，用于在所述拉高节点处于高电位时使所述第十三薄膜场效应晶体管和第十六薄膜场效应晶体管都截止，同时向第一节点和第二节点输出低电位信号。
如图6所示，当PU节点处于高电位时，作为第二关联单元的M8和M15导通，输出一低电位信号到TFT M5和M7的栅极，来关闭TFT M5和M7，使得对应的高电位信号无法输出到第一节点和第二节点，保证了器件的正常运行。
这种方式下，移位寄存器单元也包括在复位信号的控制下，输出低电位信号到所述拉高节点和所述本级输出节点的第二复位单元，所述第二复位单元包括：
第十八薄膜场效应晶体管M2，源极接收低电位信号VSS，漏极连接拉高节点，栅极接收所述复位信号；
第十九薄膜场效应晶体管M4，源极接收低电位信号VSS，漏极连接本级输出节点，栅极接收所述复位信号。
本发明实施例还提供了一种栅极驱动装置，包括上述的移位寄存器单元。
本发明实施例还提供了一种显示装置，其特征在于，包括上述的栅极驱动装置。
下面以具体的电路来进一步详细说明本发明实施例的移位寄存器单元。
<例子一>
如图3所示，本发明实施例的移位寄存器单元中包括：
第一组下拉薄膜场效应晶体管，包括TFT M03和M15；
第二组下拉薄膜场效应晶体管，包括TFT M04和M16；
这两组TFT分别对应于第一节点PD1和第二节点PD2，当节点PD1和PD2交替处于高电位时，第一组TFT和第二组TFT交替导通。任意一组TFT导通时，都能够拉低PU节点和OUTPUT节点的电位。
进一步的，上述的移位寄存器单元中还包括由M08和M07组成的第一节点电压控制子模块和由M11和M12组成的第二电压控制子模块。第一节点电压控制子模块和第二节点电压控制子模块分别在第一时钟控制信号CLKB和第二时钟控制信号CLK的作用下对第一节点和第二节点的电位进行控制。具体地，在第一节点电压控制子模块中，薄膜场效应晶体管M08控制第一节点PD1的电位，薄膜场效应晶体管M07控制第二节点PD2的电位，当第一时钟控制信号CLKB处于高电位时，M08和M07都会导通，输出CLKB信号到PD1，低电位信号VSS会通过M07传给第二节点PD2，此时第一节点PD1为高电位，PD2为低电位，当CLKB信号处于低电位时，M08和M07都截止，此时PD1和PD2的电位由第二节点电压控制子模块控制。在第二节点电压控制子模块中，薄膜场效应晶体管M11控制第一节点PD1的电位，薄膜场效应晶体管M12控制第二节点PD2的电位，当第二时钟控制信号CLK处于高电位时，M11和M12都会导通，输出CLK信号通过M12输出到PD2，VSS信号通过M11输出到PD1，此时PD1为低电位，PD2为高电位；当CLK信号处于低电位时，M11和M12都截止，此时PD1和PD2的电位由第一节点电压控制子模块控制。
因此，当CLKB和CLK交替处于高电位时，PD1和PD2交替处于高电位。
如图3所示的电路结构中，还包括一关联单元，该关联单元包括：M13和M14，它们的栅极都与PU连接，漏极均接收VSS，源极分别与PD1和PD2连接，其作用是当PU处于高电位时M13和M14导通，进而使PD1和PD2点电位为低电位信号VSS。
如图3所示的电路结构中，还包括一复位单元，该复位单元包括以下的TFT：M06，M10和M17，其中复位信号端RESET输入高电位信号时，M06，M10和M17导通，其中M17的导通会拉低PU节点，而M06和M10导通，会将CLKB信号输入到PD1，将CLK信号输入到PD2，而由于CLKB和CLK总有一个处于高电位，因此或者TFT 03和M15导通，或者TFT 05和M16导通，进而拉低PU和OUTPUT。
图3所示的移位寄存器结构的信号时序如图4所示，结合图3和图4说明其具体工作过程如下：
第一阶段(即t1阶段)，当输入信号INUPUT为高电位，第一时钟信号CLKB为高电位，第二时钟信号CLK为低电位时，输入端的高电位通过M01，对C1进行充电；INPUT通过打开M05和M09，将PD1点和PD2点拉低。此时，由于PU点高电位，所以此时M13和M14均被打开，PD1点和PD2点为低电位，下拉模块M15，M16和M03，M04关闭。
第二阶段(即t2阶段)，当INPUT，CLKB为低电位时，第二时钟信号CLK为高电位时，此时在上述阶段被充电的电容C1，在自举效应的作用下，使拉高节点的电压进一步升高，维持M02的导通，把CLK的信号通过M02传输到栅极电压输出端OUTPUT。此时PU点始终为高电位，M13和M14打开，PD1和PD2点为低电位，M15，M16和M03，M04继续处于关闭状态，从而有助于高电位信号传输到输出端OUTPUT。
第三阶段(即t3阶段)，CLKB为高电位，CLK为低电位，同时RESET为高电位；此时RESET将M06，M10和M17打开，其中M17打开对PU点进行放电，从而实现PU点的关断。CLKB为高电位，M07打开，与M07的源极相连的PD2点被拉低。CLK为低电位，M11关闭，PD1点通过M06接收CLKB的输入为高电位，此时与PD1点相连的M15将PU点电位拉低，同时M03导通将OUTPUT拉低。该阶段PD2点为低电位，M16和M04关闭。该阶段通过M15和M03对PU点和OUTPUT点进行放电。
第四阶段(即t4阶段)，当CLK为高电位，CLKB为低电位时，此时由于PU点在前一时刻已被置于低电位，此时M02关闭，从而OUTPUT端无高电位输出。因CLK为高电位，此时M11和M12都打开，PD1点为低电位，M15，M03关闭，第一下拉模块关闭。而由于CLKB为低电位，M07关闭，此时CLK信号通过M12输出给第二节点PD2，PD2此时为高电位，因此M16和M04打开，PU点通过M16将其拉至低电位，OUTPUT通过M04将其拉至低电位，降低了噪声电压对他们的影响，保持了它们输出无噪声状态。该阶段通过M16和M04分别对PU点和OUTPUT点进行放电。
第五阶段(即t5阶段)，CLKB为高电位，CLK为低电位时，由于CLKB为高电位，M07和M08导通，PD2点通过M07管被拉低；而此时CLK为低电位，M11关闭，PD1点通过CLKB被置为高电位，此时M15将PU点电位拉低，M03将OUTPUT拉低。
在上述阶段所在的一帧显示中，除了上述五个阶段的其它阶段，该移位寄存器单元重复上述第四和第五阶段过程，直至下一帧显示开始。
PD1和PD2点分别通过两个开关薄膜场效应晶体管TFT M11和M07轮流处于高低电位，降低了下拉晶体管的开启时间，从而可以有效地增加移位寄存器的使用寿命。
<例子二>
如图5所示，为本发明实施例的移位寄存器单元的另一种实现方式的示意图。
如图5所示，本发明实施例的移位寄存器单元中也包括：
第一组TFT，包括TFT M15和M16；
第二组TFT，包括TFT M4和M2；
这两组TFT分别对应于第一节点PD1和第二节点PD2，当节点PD1和PD2交替处于高电位时，第一组TFT和第二组TFT交替导通。任意一组TFT导通时，都能够拉低PU节点和OUTPUT节点的电位。
进一步的，上述的移位寄存器单元中还包括由M11和M12组成的第一节点电压控制子模块和由M5和M10组成的第二电压控制子模块。节点PD2的电位由TFT M5控制，而节点PD1的电位由TFT M12控制，当CLK信号处于高电位时，M5会导通，输出CLK信号到PD2，当CLKB信号处于高电位时，M12会导通，输出CLK信号到PD1。
同时，在其中一个节点处于高电位时，会由另外设置的一个TFT来负责拉低另一个节点的电位，具体的，如图5所示，由于M5的栅极和源极接收CLK，因此当CLK处于高电位时，PD2处于高电位，而M10导通则会拉低PD1的电位，相反，当CLKB处于高电位时，PD1处于高电位，而M11导通则会拉低PD2的电位。
因此，当CLKB和CLK交替处于高电位时，PD1和PD2也相应的交替处于高电位。
如图5所示的电路结构中，还包括一关联单元，该关联单元包括：M6和M14，其栅极与PU连接，漏极均接收VSS，源极分别与PD2和PD1连接，当PU处于高电位时导通，分别输出低电位信号VSS到PD2和PD1。
如图5所示的电路结构中，复位单元包括以下的TFT：M7，M8，M9和M13，其中复位信号端RESET输入高电位信号时，M7，M8，M9和M13导通，其中M7的导通会拉低PU节点，M9的导通会拉低OUTPUT节点。
而M8和M13导通，会将CLK信号输入到PD1，将CLKB信号输入到PD2，而由于CLKB和CLK总有一个处于高电位，因此或者TFT M4和M2导通，或者TFT M15和M16导通，进而辅助拉低PU和OUTPUT。
而图5所示的移位寄存器单元的工作过程与图3所示结构基本相同，在此不做详细描述。
<例子三>
如图6所示，为本发明实施例的移位寄存器单元的另一种实现方式的示意图。
如图6所示，本发明实施例的移位寄存器单元中也包括：
第一组TFT，包括TFT M17和M18；
第二组TFT，包括TFT M 10和M11；
这两组TFT分别对应于节点PD1和PD2，当节点PD1和PD2交替处于高电位时，第一组TFT和第二组TFT交替导通。任意一组TFT导通时，都能够拉低PU节点和OUTPUT节点的电位。
而节点PD1的电位由TFT M14和M7控制，而节点PD2的电位由TFT M5和M9控制，当CLK信号处于高电位时，M14会导通，进而导通M7，由M7输出CLK信号到PD1，当CLKB信号处于高电位时，M9会导通，进而导通M5，由M5输出CLKB信号到PD2。
同时，在其中一个节点处于高电位时，会由另外设置的一个TFT来负责拉低另一个节点的电位，具体地，如图6所示，由于M7的源极接收CLK，因此当CLK处于高电位时，PD1处于高电位，而M20导通则会拉低PD2的电位，相反，当CLKB处于高电位时，PD2处于高电位，而M19导通则会拉低PD1的电位。
因此，当CLK和CLKB交替处于高电位时，PD1和PD2交替处于高电位。
如图6所示的电路结构中，还包括一关联单元，包括：M6、M8、M15和M16，其中：
M6和M16，其栅级与PU连接，源极分别连接PD2和PD1，漏极连接低电平信号VSS；M8和M15的栅极都连接PU，它们的源极分别连接PD_CN2和PD_CN1，漏极连接低电位信号VSS。
当PU处于高电位时M6和M16都导通，低电位信号VSS通过M6和M16分别输出到PD2和PD1，使PD2和PD1处在低电位。同时当拉高节点PU处于高电位时，M8和M15导通，会输出低电位信号VSS到TFT M5和M7的栅极，使得TFT M5和M7关闭，进而使得CLK和CLKB无法输出到PD1和PD2，保证了OUTPUT节点正常输出高电位信号。
如图6所示的电路结构中，复位单元包括以下的TFT：M2和M4，其中复位信号端RESET输入高电位信号时，M2和M4导通，其中M2的导通会拉低PU节点，M4的导通会拉低OUTPUT节点。
而图6所示的移位寄存器的工作过程在此不做详细描述。
以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离所附权利要求所限定的精神和范围的情况下，可做出许多修改、变化或等效，但都将落入本发明的保护范围内。

Claims (9)

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括一电容，所述电容的一端与一本级输出节点连接，所述电容的另一端与一拉高节点连接，所述移位寄存器单元还包括：
第一薄膜场效应晶体管，其漏极连接第一信号端，源极连接所述本级输出节点，栅极连接到第一节点；其中，所述第一信号端在所述第一薄膜场效应晶体管导通时输出低电位信号；
第二薄膜场效应晶体管，其漏极连接所述第一信号端，源极连接所述拉高节点，栅极连接到所述第一节点；其中，所述第一信号端在所述第二薄膜场效应晶体管导通时输出低电位信号；
第三薄膜场效应晶体管，其漏极连接第二信号端，源极连接所述本级输出节点，栅极连接到第二节点；其中，所述第二信号端在所述第三薄膜场效应晶体管导通时输出低电位信号；
第四薄膜场效应晶体管，其漏极连接所述第二信号端，源极连接所述拉高节点，栅极连接到所述第二节点；其中，所述第二信号端在所述第四薄膜场效应晶体管导通时输出低电位信号；
节点电压控制模块，用于在所述移位寄存器单元处于下拉阶段时控制所述第一节点和第二节点轮流处于高电位状态。
2.根据权利要求1所述的移位寄存器单元，其特征在于，还包括：
第一关联单元，用于在所述拉高节点处于高电位时，输出低电位信号到所述第一节点和第二节点。
3.根据权利要求1所述的移位寄存器单元，其特征在于：
所述节点电压控制模块包括第一节点电压控制子模块和第二节点电压控制子模块；
第一节点电压控制子模块包括：
第五薄膜场效应晶体管，其源极和栅极接收第一时钟控制信号，漏极连接到第一节点；
第六薄膜场效应晶体管，其漏极接收低电位信号，源极连接到第二节点，栅极接收所述第一时钟控制信号；
第二节点电压控制子模块包括：
第七薄膜场效应晶体管，其源极和栅极接收第二时钟控制信号，漏极连接到第二节点；
第八薄膜场效应晶体管，其漏极接收低电位信号，源极连接到第一节点，栅极接收所述第二时钟控制信号；
第二时钟控制信号和第一时钟控制信号的相位相反。
4.根据权利要求3所述的移位寄存器单元，其特征在于，还包括在复位信号的控制下，输出低电位信号到所述拉高节点和所述本级输出节点的第一复位单元，所述第一复位单元包括：
第九薄膜场效应晶体管，漏极接收低电位信号，源极连接拉高节点，栅极接收所述复位信号；
第十薄膜场效应晶体管，源极接收第一时钟控制信号，漏极连接第一节点，栅极接收所述复位信号；
第十一薄膜场效应晶体管，源极接收第二时钟控制信号，漏极连接第二节点，栅极接收所述复位信号。
5.根据权利要求1所述的移位寄存器单元，其特征在于：
所述节点电压控制模块包括第三节点电压控制子模块和第四节点电压控制子模块；
第三节点电压控制子模块包括：
第十二薄膜场效应晶体管，源极和栅极接收第三时钟控制信号，漏极连接到第十三薄膜场效应晶体管的栅极；
第十三薄膜场效应晶体管，源极接收第三时钟控制信号，漏极连接到第一节点；
第十四薄膜场效应晶体管，漏极接收低电位信号，源极连接到第二节点，栅极接收所述第三时钟控制信号；
第四节点电压控制子模块包括：
第十五薄膜场效应晶体管，源极和栅极接收第四时钟控制信号，漏极连接到第十六薄膜场效应晶体管的栅极；
第十六薄膜场效应晶体管，源极接收第四时钟控制信号，漏极连接到第二节点；
第十七薄膜场效应晶体管，漏极接收低电位信号，源极连接到第一节点，栅极接收所述第四时钟控制信号；
第四时钟控制信号和第三时钟控制信号的相位相反。
6.根据权利要求5所述的移位寄存器单元，其特征在于，还包括：
第二关联单元，用于在所述拉高节点处于高电位时使所述第十三薄膜场效应晶体管和第十六薄膜场效应晶体管都截止，同时向第一节点和第二节点输出低电位信号。
7.根据权利要求5所述的移位寄存器单元，其特征在于，还包括在复位信号的控制下，输出低电位信号到所述拉高节点和所述本级输出节点的第二复位单元，所述第二复位单元包括：
第十八薄膜场效应晶体管，漏极接收低电位信号，源极连接拉高节点，栅极接收所述复位信号；
第十九薄膜场效应晶体管，漏极接收低电位信号，源极连接本级输出节点，栅极接收所述复位信号。
8.一种栅极驱动装置，其特征在于，包括权利要求1-7中任意一项所述的移位寄存器单元。
9.一种显示装置，其特征在于，包括如权利要求8所述的栅极驱动装置。
CN201310065976.2A 2013-03-01 2013-03-01 移位寄存器单元、栅极驱动装置及显示装置 Expired - Fee Related CN103198781B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201310065976.2A CN103198781B (zh) 2013-03-01 2013-03-01 移位寄存器单元、栅极驱动装置及显示装置
JP2015559404A JP6313342B2 (ja) 2013-03-01 2013-05-21 シフトレジスタユニット、ゲート駆動装置及び表示装置
US14/370,419 US9502135B2 (en) 2013-03-01 2013-05-21 Shift register unit, gate driving apparatus and display device
PCT/CN2013/075993 WO2014131250A1 (zh) 2013-03-01 2013-05-21 移位寄存器单元、栅极驱动装置及显示装置
EP13866489.1A EP2963635B1 (en) 2013-03-01 2013-05-21 Shift register unit, gate electrode driving apparatus and display apparatus
KR1020147019355A KR101661479B1 (ko) 2013-03-01 2013-05-21 시프트 레지스터 유닛, 게이트 구동 장치 및 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310065976.2A CN103198781B (zh) 2013-03-01 2013-03-01 移位寄存器单元、栅极驱动装置及显示装置

Publications (2)

Publication Number Publication Date
CN103198781A CN103198781A (zh) 2013-07-10
CN103198781B true CN103198781B (zh) 2015-04-29

Family

ID=48721265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310065976.2A Expired - Fee Related CN103198781B (zh) 2013-03-01 2013-03-01 移位寄存器单元、栅极驱动装置及显示装置

Country Status (6)

Country Link
US (1) US9502135B2 (zh)
EP (1) EP2963635B1 (zh)
JP (1) JP6313342B2 (zh)
KR (1) KR101661479B1 (zh)
CN (1) CN103198781B (zh)
WO (1) WO2014131250A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456365A (zh) * 2013-08-30 2013-12-18 合肥京东方光电科技有限公司 移位寄存器单元、移位寄存器及显示装置
CN103489484B (zh) 2013-09-22 2015-03-25 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN103985341B (zh) * 2014-04-30 2016-04-20 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路和显示装置
CN104505048A (zh) * 2014-12-31 2015-04-08 深圳市华星光电技术有限公司 一种goa电路及液晶显示装置
CN105185339B (zh) * 2015-10-08 2017-12-29 京东方科技集团股份有限公司 移位寄存器单元、栅线驱动装置以及驱动方法
CN105185349B (zh) * 2015-11-04 2018-09-11 京东方科技集团股份有限公司 一种移位寄存器、栅极集成驱动电路及显示装置
CN105551421B (zh) * 2016-03-02 2019-08-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN105589604B (zh) 2016-03-08 2018-06-01 京东方科技集团股份有限公司 复位电路及其驱动方法、移位寄存器单元、栅极扫描电路
CN105810170B (zh) * 2016-05-30 2018-10-26 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅线驱动电路和阵列基板
CN105895047B (zh) * 2016-06-24 2018-10-19 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置、显示装置、控制方法
CN106057118A (zh) * 2016-06-30 2016-10-26 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN106297697B (zh) 2016-08-29 2017-09-15 京东方科技集团股份有限公司 移位寄存器及其操作方法
CN106205461B (zh) * 2016-09-30 2019-04-02 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106531048B (zh) * 2016-11-29 2020-03-27 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示面板和驱动方法
CN106504720B (zh) * 2017-01-04 2022-08-23 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
CN106601179B (zh) 2017-02-24 2019-11-22 京东方科技集团股份有限公司 移位寄存单元、移位寄存器、栅极驱动电路和显示面板
CN106991973B (zh) * 2017-05-19 2019-01-25 京东方科技集团股份有限公司 控制发光驱动电路及显示装置、驱动方法
CN107293269B (zh) * 2017-08-15 2019-06-21 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
JP7092279B2 (ja) * 2017-08-16 2022-06-28 京東方科技集團股▲ふん▼有限公司 アレイ基板行駆動回路
CN107633831B (zh) * 2017-10-18 2020-02-14 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN207781162U (zh) * 2018-01-19 2018-08-28 昆山国显光电有限公司 一种发光控制电路、发光控制驱动器以及显示装置
CN108257578A (zh) * 2018-04-16 2018-07-06 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动装置、显示装置
CN109166542B (zh) * 2018-09-26 2024-05-07 合肥鑫晟光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
JP7395503B2 (ja) 2019-01-09 2023-12-11 京東方科技集團股▲ふん▼有限公司 シフトレジスタ及びその駆動方法、ゲート駆動回路及び表示装置
CN111179837B (zh) * 2020-02-20 2021-08-24 京东方科技集团股份有限公司 一种移位寄存器、驱动方法、驱动电路及显示装置
CN111445833B (zh) * 2020-05-09 2022-09-13 合肥京东方卓印科技有限公司 移位寄存器单元及其控制方法、和栅极驱动电路
CN114155803A (zh) * 2020-09-07 2022-03-08 深圳市柔宇科技股份有限公司 一种扫描驱动电路与显示面板
KR102782272B1 (ko) * 2020-10-23 2025-03-17 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
CN116805470B (zh) * 2023-07-05 2024-05-24 上海和辉光电股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN116827333B (zh) * 2023-08-28 2023-11-03 苏州锴威特半导体股份有限公司 一种电平位移电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070296662A1 (en) * 2006-06-21 2007-12-27 Lee Min-Cheol Gate driving circuit and display apparatus having the same
CN102629463A (zh) * 2012-03-29 2012-08-08 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
CN102682699A (zh) * 2012-04-20 2012-09-19 京东方科技集团股份有限公司 栅极驱动电路及显示器
CN102708925A (zh) * 2011-05-26 2012-10-03 京东方科技集团股份有限公司 薄膜晶体管移位寄存器及其应用方法
CN102708818A (zh) * 2012-04-24 2012-10-03 京东方科技集团股份有限公司 一种移位寄存器和显示器

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143004B1 (ko) * 2005-06-13 2012-05-11 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
KR101166819B1 (ko) * 2005-06-30 2012-07-19 엘지디스플레이 주식회사 쉬프트 레지스터
DE102005033115A1 (de) * 2005-07-11 2007-01-25 Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Coburg Aggregateträger für eine Kraftfahrzeugtür
TWI316219B (en) * 2005-08-11 2009-10-21 Au Optronics Corp A three-level driving shift register
TWI320564B (en) * 2005-08-25 2010-02-11 Au Optronics Corp A shift register driving method
US7310402B2 (en) * 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
KR101217177B1 (ko) * 2006-06-21 2012-12-31 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시 장치
JP4990034B2 (ja) 2006-10-03 2012-08-01 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4970004B2 (ja) * 2006-11-20 2012-07-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置、並びに信号生成回路
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
TWI398852B (zh) * 2008-06-06 2013-06-11 Au Optronics Corp 可降低時脈偶合效應之移位暫存器及移位暫存器單元
JP5419762B2 (ja) * 2010-03-18 2014-02-19 三菱電機株式会社 シフトレジスタ回路
KR101308474B1 (ko) * 2010-04-19 2013-09-16 엘지디스플레이 주식회사 쉬프트 레지스터
CN102237029B (zh) * 2010-04-23 2013-05-29 北京京东方光电科技有限公司 移位寄存器、液晶显示器栅极驱动装置和数据线驱动装置
CN102254503B (zh) * 2010-05-19 2013-06-12 北京京东方光电科技有限公司 移位寄存器单元、显示器用栅极驱动装置及液晶显示器
CN102467891B (zh) * 2010-10-29 2013-10-09 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置及液晶显示器
KR101768485B1 (ko) * 2011-04-21 2017-08-31 엘지디스플레이 주식회사 쉬프트 레지스터
CN102682689B (zh) 2012-04-13 2014-11-26 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
KR101966381B1 (ko) * 2012-09-28 2019-04-05 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 평판표시장치
CN102903323B (zh) * 2012-10-10 2015-05-13 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示器件
CN102930814A (zh) * 2012-10-29 2013-02-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN102945657B (zh) * 2012-10-29 2014-09-10 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、阵列基板和显示装置
CN102945650B (zh) * 2012-10-30 2015-04-22 合肥京东方光电科技有限公司 一种移位寄存器及阵列基板栅极驱动装置
CN103021318B (zh) * 2012-12-14 2016-02-17 京东方科技集团股份有限公司 移位寄存器及其工作方法、栅极驱动装置、显示装置
CN104050935B (zh) * 2013-03-11 2016-12-28 瀚宇彩晶股份有限公司 移位寄存器、双向移位暂存装置及应用其的液晶显示面板
CN103258494B (zh) 2013-04-16 2015-10-14 合肥京东方光电科技有限公司 一种移位寄存器、栅极驱动装置和液晶显示装置
CN103258500B (zh) 2013-04-24 2015-02-04 合肥京东方光电科技有限公司 一种移位寄存单元及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070296662A1 (en) * 2006-06-21 2007-12-27 Lee Min-Cheol Gate driving circuit and display apparatus having the same
CN102708925A (zh) * 2011-05-26 2012-10-03 京东方科技集团股份有限公司 薄膜晶体管移位寄存器及其应用方法
CN102629463A (zh) * 2012-03-29 2012-08-08 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
CN102682699A (zh) * 2012-04-20 2012-09-19 京东方科技集团股份有限公司 栅极驱动电路及显示器
CN102708818A (zh) * 2012-04-24 2012-10-03 京东方科技集团股份有限公司 一种移位寄存器和显示器

Also Published As

Publication number Publication date
EP2963635B1 (en) 2018-04-11
EP2963635A4 (en) 2016-10-05
EP2963635A1 (en) 2016-01-06
CN103198781A (zh) 2013-07-10
US9502135B2 (en) 2016-11-22
KR101661479B1 (ko) 2016-09-30
KR20140127217A (ko) 2014-11-03
WO2014131250A1 (zh) 2014-09-04
US20150302935A1 (en) 2015-10-22
JP6313342B2 (ja) 2018-04-18
JP2016516254A (ja) 2016-06-02

Similar Documents

Publication Publication Date Title
CN103198781B (zh) 移位寄存器单元、栅极驱动装置及显示装置
CN105513525B (zh) 移位寄存器单元、移位寄存器、栅极驱动电路及显示装置
KR102080730B1 (ko) 양방향 스캐닝 게이트 구동 회로
CN103440839B (zh) 移位寄存单元、移位寄存器和显示装置
CN105118419B (zh) 一种显示装置、tft基板及goa驱动电路
CN103745700B (zh) 自修复型栅极驱动电路
JP6423957B2 (ja) Ｉｇｚｏ製造工程に基づくゲート電極駆動回路
CN104766575B (zh) 一种goa电路及液晶显示器
CN101976580B (zh) 可增加驱动能力的第n级移位寄存器及其方法
TWI404036B (zh) 液晶顯示器
CN104091572B (zh) 双下拉控制模块、移位寄存单元、栅极驱动器和显示面板
CN101878592B (zh) 半导体装置和显示装置
CN103944553B (zh) 一种输出缓冲器、栅极驱动电路及其控制方法
CN104809973B (zh) 一种可适应负阈值电压的移位寄存器及其单元
CN104599624B (zh) 移位寄存器及其驱动方法、栅极驱动电路
WO2017118141A1 (zh) 移位寄存器单元、栅极驱动电路和显示装置
CN105427786B (zh) 一种栅极驱动电路单元及栅极驱动电路
CN102097074B (zh) 栅极驱动电路
CN206249868U (zh) 移位寄存器、栅极驱动电路及显示面板
CN109658888A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN105741740B (zh) Goa单元及其驱动方法、goa电路、显示装置
CN110890077A (zh) 一种goa电路及液晶显示面板
CN103871348B (zh) 一种行集成电路
CN106531121A (zh) 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
CN112365855B (zh) Goa电路及液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150429

CF01 Termination of patent right due to non-payment of annual fee