CN103053013A - 半导体层叠基板、半导体芯片和半导体层叠基板的制造方法 - Google Patents

Abstract

一种半导体层叠基板，半导体层叠基板具备：基板，和具有不同于基板的热膨胀系数、在基板的上表面的多个区域形成的多个半导体层。各区域的半导体层具有作为非极性面或半极性面的生长面，沿着与基板的上表面平行、且相互垂直的第一轴和第二轴，具有不同的热膨胀系数。将通过该半导体层的弯曲量最大的点、与第一轴平行的方向的该半导体层的长度和曲率半径设为D1和ρ1。并且将通过该半导体层的弯曲量最大的点、与第二轴平行的方向的该半导体层的长度和曲率半径设为D2和ρ2时，D1、ρ1、D2和ρ2满足式1。

Description

半导体层叠基板、半导体芯片和半导体层叠基板的制造方法

技术领域

本发明涉及具备具有不同于基板的热膨胀系数的多个半导体层叠结构的半导体层叠基板、半导体芯片和半导体层叠基板的制造方法。

背景技术

具有VA族元素氮（N）的氮化物半导体，由于其能带隙（Band gap）的大小，有望成为短波长发光元件的材料。其中，氮化氮化镓类化合物半导体（GaN类半导体）的研究盛行，蓝色发光二极管（LED）、绿色LED、以及以GaN类半导体为材料的半导体激光器也在实用化（例如，参照专利文献1、2）。

GaN类半导体具有纤锌矿型晶体结构。图1示意性地表示GaN单元晶格。在Al_xGa_yIn_zN（x＋y＋z＝1、x≥0、y≥0、z≥0）半导体的晶体中，图1所示的Ga的一部分可以被Al和／或In取代。图2表示为了以4指数（六方晶指数）表征纤锌矿型晶体结构的面而通常使用的4个基本向量a₁、a₂、a₃、c。基本向量c沿[0001]方向延伸，该方向被称为“c轴”。与c轴垂直的面（plane：平面）称为“c面”或“（0001）面”。其中，“c轴”和“c面”也有时分别记为“C轴”和“C面”。

如图3A～图3D所示，纤锌矿型晶体结构除了c面以外，存在着代表性的结晶面方位。图3A表示（0001）面、图3B表示（10－10）面，图3C表示（11－20）面，图3D表示（10－12）面。在此，在表示密勒指数的括号内的数字左边标注的“－”表示“横杠（bar）”。（0001）面、（10－10）面、（11－20）面和（10－12）面分别为c面、m面、a面和r面。m面和a面是与c轴（基本向量c）平行的“非极性面”，r面是“半极性面”。

很久以来，利用GaN类半导体的发光元件和电子元件是通过“c面生长（c－plane growth）”制得的。在本说明书中，“X面生长”表示在与六方晶纤锌矿型结构的X面（X＝c、m、a、r等）垂直的方向上发生外延生长。有时将X面生长中的X面称为“生长面”。此外，也有时将通过X面生长形成的半导体的层称为“X面半导体层”。

在使用通过c面生长形成的半导体层叠结构制造发光元件或电子元件时，由于c面为极性面，所以在与c面垂直的方向（c轴方向）产生很强的内部极化。产生极化的理由在于，在c面中Ga原子和N原子的位置在c轴方向偏离。

例如，在发光元件的情况下，如果发光部产生这种极化，就会发生载流子的量子限制斯塔克效应。由于这种效果，发光部内的载流子的发光再结合概率降低，所以导致发光效率降低。

因此，近年来，活跃地研究着使GaN类半导体在m面或a面等非极性面、或者r面等半极性面上生长的技术（例如，参照专利文献3、4、5）。

先行技术文献

专利文献

专利文献1：日本特开2001-308462号公报

专利文献2：日本特开2003-332697号公报

专利文献3：日本特开2003-63897号公报

专利文献4：美国专利公开2009－0085055号公报

专利文献5：日本特许第2954743号公报

发明内容

发明要解决的课题

但是，在上述现有技术中，需求成本的降低。

本发明是上述现有技术完成的，其主要目的在于降低成本。

用于解决课题的方法

在本发明的实施方式中，半导体层叠基板是具备基板，和在基板的上表面的多个区域形成的多个半导体层的半导体层叠基板。各区域的半导体层具有作为非极性面或半极性面的生长面，沿着与基板的上表面平行、且相互垂直的第一轴和第二轴，具有不同的热膨胀系数或应力。将通过该半导体层的弯曲量最大的点、与第一轴平行的方向的该半导体层的长度和曲率半径设为D1和ρ1。并且，将通过该半导体层的弯曲量最大的点、与第二轴平行的方向的该半导体层的长度和曲率半径设为D2和ρ2时，D1、ρ1、D2和ρ2满足式1。

式1 $0.8D1\≤D2\frac{\sqrt{\mathrm{\ρ}1}}{\sqrt{\mathrm{\ρ}2}}\≤1.2D1$

在本发明的其他实施方式中，半导体芯片通过使用半导体层叠基板的半导体层，制作多个半导体元件或半导体电路元件，将半导体元件或半导体电路元件分割而制得。

在本发明的另一实施方式中，半导体层叠基板的制造方法是具备基板和多个半导体层的半导体层叠基板的制造方法。该制造方法包括：在基板上形成具有多个开口部的掩模的工序（A）；和在多个开口部形成多个半导体层的工序（B）。在工序（A）中，各开口部的半导体层具有作为非极性面或半极性面的生长面，沿着与基板的上表面平行、且相互垂直的第一轴和第二轴，具有不同的热膨胀系数或应力。并且，形成掩模，使得将与第一轴平行的方向的该半导体层的长度和曲率半径设为D1和ρ1、将与第二轴平行的方向的该半导体层的长度和曲率半径设为D2和ρ2时，D1、ρ1、D2和ρ2满足式2。

式2 $0.8D1\≤D2\frac{\sqrt{\mathrm{\ρ}1}}{\sqrt{\mathrm{\ρ}2}}\≤1.2D1$

发明效果

根据本发明的实施方式，能够削减成本。

附图说明

图1是示意性地表示GaN的单元晶格的图。

图2是表示为了以4指数（六方晶指数）表征纤锌矿型晶体结构的面而通常使用的4个基本向量a₁、a₂、a₃、c的图。

图3A是表示纤锌矿型晶体结构的（0001）面的图。

图3B是表示纤锌矿型晶体结构的（10－10）面的图。

图3C是表示纤锌矿型晶体结构的（11－20）面的图。

图3D是表示纤锌矿型晶体结构放热（10－12）面的图。

图4A是表示半导体层叠基板的截面图。

图4B是表示在图4A所示的半导体层叠基板上制作发光二极管元件的层叠结构的截面图。

图4C是表示对图4B所示的对制作有发光二极管的半导体层叠基板进行加工、制作有半导体芯片的层叠结构的截面图。

图5是表示半导体层叠基板的截面图。

图6A是表示制作半导体元件的工序中制作半导体层叠基板的工序的截面图。

图6B是表示图6A的半导体层叠基板的主面侧的表面的图。

图6C是表示制作半导体层的工序的截面图。

图6D是表示制作有半导体元件的半导体晶片的截面图。

图7A是表示在基板整个面上形成半导体层时的半导体层叠基板的截面图。

图7B是表示在基板上使半导体层选择性生长时的半导体层叠基板的截面图。

图8A是表示半导体层叠基板的主面侧的表面的图。

图8B是表示基板表面的半导体层部分的形状的示意图，是从上表面倾斜观察的图。

图8C是表示基板表面的半导体层部分的形状的示意图，从上表面倾斜观察的图。

图9A是表示在m面蓝宝石基板上使m面GaN半导体层结晶生长时的结晶轴的方向的图。

图9B是表示在a面蓝宝石基板上使m面GaN半导体层结晶生长时的结晶轴的方向的图。

图10A是表示本发明的实施方式1的半导体层叠基板的主面侧的表面的图。

图10B是沿着图10A的10B－10B的截面图。

图10C是沿着图10A的10C－10C的截面图。

图11A是表示本发明的实施方式1的半导体层的主面侧的表面的图。

图11B是沿着图11A的11B-11B的截面图。

图11C是沿着图11A的11C－11C的截面图。

图12A是表示本发明的实施方式1的半导体层叠基板的制造方法的图。

图12B是表示本发明的实施方式1的半导体层叠基板的制造方法的图。

图12C是表示本发明的实施方式1的半导体层叠基板的制造方法的图。

图12D是表示本发明的实施方式1的半导体层叠基板的制造方法的图。

图13A是表示本发明的实施方式1的半导体层叠基板的变形例的主面侧的表面的图。

图13B是表示本发明的实施方式1的半导体层叠基板的变形例的主面侧的表面的图。

图13C是表示本发明的实施方式1的半导体层叠基板的变形例的主面侧的表面的图。

图13D是表示本发明的实施方式1的半导体层叠基板的变形例的主面侧的表面的图。

图13E是表示本发明的实施方式1的半导体层叠基板的变形例的主面侧的表面的图。

图14A是表示本发明的实施方式3的半导体晶片的主面侧的表面的图。

图14B是表示图14A的半导体区域16的主面侧的表面的图。

图15A是表示沿着图14B的15A－15A的截面的一部分的截面图。

图15B是本发明的实施方式3的半导体芯片的截面图。

具体实施方式

在本发明的实施方式中，半导体层叠基板是具备基板，和具有不同于基板的热膨胀系数、在基板的上表面的多个区域的形成的多个半导体层的半导体层叠基板。各区域的半导体层具有作为非极性面或半极性面的生长面，沿着与基板的上表面平行、且相互垂直的第一轴和第二轴，具有不同的热膨胀系数。将通过该半导体层的弯曲量最大的点、与第一轴平行的方向的该半导体层的长度和曲率半径设为D1和ρ1。并且，将通过该半导体层的弯曲量最大的点、与第二轴平行的方向的该半导体层的长度和曲率半径设为D2和ρ2时，D1、ρ1、D2和ρ2满足式1。

式1 $0.8D1\≤D2\frac{\sqrt{\mathrm{\ρ}1}}{\sqrt{\mathrm{\ρ}2}}\≤1.2D1$

在某实施方式中，半导体层叠基板是具备基板、和在基板的上表面的多个区域形成的多个半导体层的半导体层叠基板。各区域的半导体层具有作为非极性面或半极性面的生长面，沿着与基板的上表面平行、且相互垂直的第一轴和第二轴，与基板之间产生的应力不同。将通过该半导体层的弯曲量最大的点、与第一轴平行的方向的该半导体层的长度和曲率半径设为D1和ρ1，将通过该半导体层的弯曲量最大的点、与第二轴平行的方向的该半导体层的长度和曲率半径设为D2和ρ2时，D1、ρ1、D2和ρ2满足式1。

式1 $0.8D1\≤D2\frac{\sqrt{\mathrm{\ρ}1}}{\sqrt{\mathrm{\ρ}2}}\≤1.2D1$

在某实施方式中，应力包括变形应力。

在某实施方式中，半导体层叠基板的D1与D2不同，ρ1与ρ2不同。

在某实施方式中，半导体层叠基板的D1与D2之比D1／D2基于式3规定。

式3 $\frac{D1}{D2}=\frac{\sqrt{\mathrm{\ρ}1}}{\sqrt{\mathrm{\ρ}2}}$

在某实施方式中，基于式4，半导体层叠基板的D1由ρ1和半导体层的最大弯曲量H_max规定。

式4 $D1\≈\sqrt{8H_{\max }\mathrm{\ρ}1}$

在某实施方式中，基于式5，半导体层叠基板的D2由ρ2和半导体层的最大弯曲量H_max规定。

式5 $D2\≈\sqrt{8H_{\max }\mathrm{\ρ}2}$

在某实施方式中，半导体层叠基板的半导体层的中心具有最大弯曲量H_max。

在某实施方式中，半导体层叠基板的基板为蓝宝石基板。

在某实施方式中，半导体层叠基板的基板的上表面为m面，第一轴为a轴，第二轴为c轴。

在某实施方式中，半导体层叠基板的基板的上表面为a面，第一轴为a轴，第二轴为c轴。

在某实施方式中，半导体层叠基板的半导体层的生长面为m面，第一轴为a轴，第二轴为c轴。

在某实施方式中，半导体层叠基板的半导体层是GaN类半导体层。

在某实施方式中，半导体层叠基板的半导体层由Al_xGa_yIn_zN（x＋y＋z＝1，x≥0，y≥0，z≥0）构成。

在某实施方式中，半导体层叠基板的D1和D2在0.5cm以上3cm以下。

在某实施方式中，半导体层叠基板的D1和D2在2.8cm以上12.5cm以下。

在某实施方式中，半导体层叠基板从半导体层的上表面观察的形状为在与第一轴大致平行的方向具有2条边、在与第二轴大致平行的方向具有2条边的大致四边形。

在某实施方式中，半导体芯片通过使用半导体层叠基板的半导体层，制作多个半导体元件或半导体电路元件，将半导体元件或半导体电路元件分割而制得。

在本发明的实施方式中，半导体层叠基板的制造方法是具备基板、和具有不同于基板的热膨胀系数的多个的半导体层的半导体层叠基板的制造方法。半导体层叠基板的制造方法包括：在基板上形成具有多个开口部的掩模的工序（A）和在多个开口部形成多个半导体层的工序（B）。在工序（A）中，各开口部的半导体层具有作为非极性面或半极性面的生长面，沿着与基板的上表面平行、且相互垂直的第一轴和第二轴具有不同的热膨胀系数。并且，形成掩模，使得将与第一轴平行的方向的该半导体层的长度和曲率半径设为D1和ρ1、将与第二轴平行的方向的该半导体层的长度和曲率半径设为D2和ρ2时，D1、ρ1、D2和ρ2满足式2。

式2 $0.8D1\≤D2\frac{\sqrt{\mathrm{\ρ}1}}{\sqrt{\mathrm{\ρ}2}}\≤1.2D1$

在本发明的实施方式中，半导体层叠基板的制造方法是具备基板、和多个半导体层的半导体层叠基板的制造方法。半导体层叠基板的制造方法包括：在基板上形成具有多个开口部的掩模的工序（A）和在多个开口部形成多个半导体层的工序（B）。在工序（A）中，各开口部的半导体层具有作为非极性面或半极性面的生长面，沿着与基板的上表面平行、且相互垂直的第一轴和第二轴，与基板之间产生的应力不同。形成掩模，使得将与第一轴平行的方向的该半导体层的长度和曲率半径设为D1和ρ1，将与第二轴平行的方向的该半导体层的长度和曲率半径设为D2和ρ2时，D1、ρ1、D2和ρ2满足式5。

以下以GaN半导体为中心进行说明，但是对于其他的GaN类半导体、氮化物半导体等半导体也同样。

如果能够选择半导体的非极性面作为生长面，就不会在发光部的层厚方向（结晶生长方向）发生极化，也不会发生量子限制斯塔克效应，所以能够制造高效率的发光元件。即使在选择半极性面作为生长面的情况下，也能够大幅度降低量子限制斯塔克效应的贡献。

此外，对于电子元件也同样，通过c面生长的半导体层叠结构的沟道（channel）中，由于在结晶生长方向发生极化，所以即使在不施加栅极电压的状态下，也会出现二维电子气体层，得到利用正常导通（normally on）而动作的晶体管。但是，在使用非极性面或半极性面制作高电子迁移率的晶体管时，由于在沟道部分不会产生由于极化而引起的压电电场，所以能够抑制在不施加栅极电压的状态下的二维电子气体层的出现，可以制作能够正常关闭（normally off）动作的高电子迁移度晶体管。也能够期待电子迁移率的改善。

这种非极性面或半极性面的半导体元件，有在m面GaN等非极性或半极性的GaN基板上使非极性面或半极性面的GaN半导体层结构外延生长而制作的元件、以及在蓝宝石基板或Si基板等不同种的基板上使非极性面或半极性面的GaN半导体层结构异质外延生长而制作的元件。在不同种的基板上的结晶生长中，关于m面蓝宝石基板上的m面GaN半导体层结构、以及a面蓝宝石基板上的m面GaN半导体层结构等，能够获得良好的结晶性。

通常GaN基板价格昂贵，很难准备大口径的基板，所以期望在蓝宝石基板或Si基板等廉价、能够实现大口径化的基板上制作GaN半导体层结构。如果实现大口径化，成本就会下降，所以在GaN半导体元件的制造中，在大口径不同种的基板上形成GaN半导体层结构的半导体层叠基板是有效的。

图4A、图4B、图4C表示在不同种的半导体层叠基板、以及在该半导体层叠基板上形成发光二极管元件制作半导体芯片的半导体层叠基板。

图4A是表示半导体层叠基板的截面图，图4B是表示在图4A所示的半导体层叠基板上制作有发光二极管元件的层叠结构的截面图，图4C是表示对图4B所示的制作有发光二极管的半导体层叠基板进行加工、制作有半导体芯片的层叠结构的截面图。

在图4A、图4B、图4C所示的截面图中，例如，在由m面蓝宝石基板构成的基板1上，准备例如层叠有由m面GaN构成的缓冲层2的半导体层叠基板3。在其主面上，形成由GaN形成的n型导电层4、由InGaN和GaN形成的量子阱构成的活性层5、以及层叠有由GaN形成的p型导电层6的半导体层叠结构7。半导体层叠结构7是m面生长的层叠结构。在p型导电层6之上形成p型阳极电极层8，在p型导电层6、活性层5和n型导电层4的一部分被除去而露出的n型导电层4的主面上形成n型阴极电极层9。图4B的半导体晶片10具有形成半导体元件11的区域和形成划片线（Scribe line）12的区域。通过对划片线12的区域进行切割加工，将半导体晶片分割，制作图4C的半导体芯片13。

图4A、图4B、图4C中记载的半导体层叠基板、半导体晶片和半导体芯片，简化以平坦的形状图示，但是实际上发生弯曲。这种现象的原因在于因基板与其上层叠的半导体层的材料的差异而产生的变形应力或热应力等，例如热膨胀系数之差，使半导体层在高温下结晶生长后，恢复到常温时，各层产生应力而发生弯曲。图5是表示半导体层叠基板的截面图，表示在由不同种材料构成的基板1上层叠半导体层15而成的半导体层叠基板3发生弯曲时的状态。例如，在c面蓝宝石基板上使c面GaN半导体层结晶生长而成的状态。已知基板1的厚度t_sub和半导体层15的厚度t_film与弯曲量H和曲率半径ρ密切相关（例如，参照专利文献3）。在此，半导体层15是加入了缓冲层2、或者缓冲层2和半导体层叠结构7的层。

在不同种的基板上制作半导体元件的方法是最常规的方法。图6A、图6B、图6C、图6D表示对其进行进一步改进的半导体元件的制作方法。如图6A、图6B所示，在基板1上制作例如由SiO₂膜构成的掩模14形成的图案，选择性地使缓冲层2结晶生长，制作半导体层叠基板3。如图6C所示，在缓冲层2上进一步选择性地结晶生长，制作半导体层15，如图6D所示，使用该半导体层15制作半导体元件11。在使用该结构时，能够减少由于基板的热膨胀系数与层叠的半导体层的热膨胀系数之差引起的基板的弯曲所造成的半导体层裂纹（例如，参照专利文献4、5）。

但是，在图4A、图4B、图4C所记载的半导体层叠基板中，伴随基板的大口径化，由于热膨胀系数之差引起的弯曲量增大，存在后续工序中加工困难的技术问题。特别是蓝宝石基板硬，加工困难，通过增加厚度来降低弯曲的对策并不能说充分。

通常，在基板的弯曲量增大时，在曝光工序中弯曲量超过焦点深度的界限，所以会发生抗蚀剂图案的图案崩溃的问题。于是，难以在宽范围的区域内对合焦点，由于缩小一次的曝光面积、进行分割曝光，所以处理能力变差。在通常的2英寸的蓝宝石基板上使GaN半导体层结晶生长的晶片的弯曲量为30μm左右，用通常的分段曝光装置（Stepper）用于形成1μm左右的线宽的图案的焦点深度为正负1μm以下。本发明的发明人注意到，在大口径化至4英寸、6英寸的情况下，基板的厚度为1mm左右时，弯曲量接近200μm，所以大口径化的基板的弯曲量的技术问题变得严重。

此外，在对基板的背面进行研磨使其变薄的研磨工序时，从后弯突出的部分研磨，所以研磨量偏差变得过大，所以例如在具有200μm的弯曲量的情况下，偏差也相当于200μm。

图7A是表示在基板1整个面上形成有半导体层15时的基板1的弯曲的半导体层叠基板的截面图，图7B是表示在基板1上使半导体层15选择性生长时的基板1的弯曲的半导体层叠基板的截面图。曲率半径ρ大致由基板1和半导体层15的材料参数和厚度决定，所以在相同的基板1上形成相同的半导体层15时，曲率半径基本相同。因此，图7B所示的半导体层叠基板，在部分地未形成半导体层15的部位应力缓和，所以基板1整体的弯曲量H减小。

这样，图6A、图6B、图6C、图6D所记载的半导体元件，虽然基板整体的弯曲量H的降低具有成效，但是在使非极性面或半极性面的半导体膜生长时，未考虑热膨胀系数和变形沿着面内的结晶轴有所不同，基板面内弯曲量不均匀，基板整体发生变形。

图8A是表示半导体层叠基板的主面侧的表面的图，表示在基板1的主面上半导体层15选择性生长了的半导体层叠基板，半导体层的形状为沿着主面内正交的2个轴、第一轴和第二轴具有长度D1、D2的长方形。即，D1和D2可以不同。在半导体层15中，在第一轴方向和第二轴方向上热膨胀系数和变形存在差异的情况下，该半导体层叠基板在成膜后，基于第一轴方向和第二轴方向上不同的曲率半径ρ1、ρ2，具有不同的弯曲量H1、H2。即，ρ1和ρ2可以不同。图8B、图8C是表示基板表面的半导体层部分的形状的示意图，是从上表面倾斜观察的图。在此，H1、H2、ρ1、ρ2是通过长方形的弯曲量最大的点P、与第一轴、第二轴平行的截面上的弯曲量和曲率半径。

作为在半导体层叠基板面内热膨胀系数具有各向异性的例子，有在蓝宝石基板的主面之上使非极性m面GaN半导体层生长的情况。

如图9A所示，在m面蓝宝石基板的主面上具有正交的蓝宝石a轴和蓝宝石c轴，在m面GaN半导体层，c轴沿着上述蓝宝石基板的a轴配置、a轴沿着上述蓝宝石基板的c轴配置并结晶生长。或者，如图9B所示，在a面蓝宝石基板的主面上具有正交的蓝宝石c轴和蓝宝石m轴，在m面GaN半导体层，c轴沿着上述蓝宝石基板的c轴配置、a轴沿着上述蓝宝石基板的m轴配置并结晶生长。

在c面生长的GaN半导体层的情况下，由于晶体结构为点旋转对称结构，所有优选半导体膜的形状为正方形或圆形、六边形等点旋转对称结构。但是，像m面GaN半导体层那样，与生长面平行的2条正交的轴上热膨胀系数和变形存在差异的情况下，如果以同样的结构制作，弯曲量就会出现各向异性，第一轴方向和第二轴方向的弯曲量不同。

在弯曲量不同时，需要与弯曲量大的轴方向的弯曲量相匹配对工序进行调整，所以研磨工序和曝光工序中的限制增多，精度下降，成本升高。为了使相对于基板面积的有效半导体层的面积最大，需要使2个轴方向上的弯曲量相等。

此外，在一个二极管或一个晶体管中形成一个选择生长半导体膜的方法中，用于将一个个半导体层分离的掩模区域的面积相对于半导体膜的面积增大，成本升高。

此外，由选择生长形成的非极性面或半极性面的半导体膜的边缘部分的区域，沿着a轴方向、c轴方向等掩模图案的形状，显现出各种面，所以与c面生长时相比，存在原子组成和膜厚变得不均匀、波长等元件特性难以控制的技术问题。如果将边缘蚀刻除去，虽然能够除去膜厚和组成不稳定的区域，但是由于面积损耗的原因导致成本升高。

本发明的发明人为了提供一种减小半导体层叠基板的弯曲、并且使面内的弯曲量均匀、曝光工序的吞吐量良好、研磨工序中的研磨偏差小、有效地利用基板面积、容易实现基板的大口径化的半导体层叠基板和半导体芯片，进行了深入研究。

根据本发明的实施方式，通过在基板上形成未层叠半导体层的区域，形成对基板的应力缓和的区域，能够减少基板整体的弯曲量。此时，通过规定形成的半导体层的尺寸，基板的弯曲量在基板面内变得均匀。

由此，曝光工序的限制得到缓解，能够以良好的处理能力制作微细的掩模图案，在研磨工序中能够均匀地对基板整体进行研磨。

并且，根据本发明的实施方式，能够与曝光工序中的焦点深度、和研磨工序所能够允许的研磨厚度偏差的允许值相对应，使基板的弯曲量在面内均匀地制作，所以能够将用于制作元件的半导体层的面积设定为最大值，能够降低成本。

根据本发明的实施方式，由于能够将选择生长的面積设定为弯曲能够允许的最大的面积，所以能够减小由选择生长形成的半导体层周边结晶品质差的部分的面积相对于总面积的比例，能够有效地利用基板面积制作芯片。

如上所述，本发明的实施方式解决了基板大口径化时由于弯曲所引起的技术问题，具有降低成本的效果。

下面，参照附图对本发明的实施方式进行说明。

（实施方式1）

图10A是表示本发明的实施方式1的半导体层叠基板的主面侧的表面的图。图10B、图10C是半导体层叠基板的截面图。在图10A、图10B、图10C中，对于与图4A、图4B、图4C和图6A、图6B、图6C、图6D相同的构成元素标注相同的符号。

如图10A所示，本实施方式的半导体层叠基板例如具有下述结构：在由m面蓝宝石基板构成的基板1之上，通过结晶生长形成有一个或多个例如由m面GaN构成的半导体层15。从基板1的主面侧的表面观察，半导体层15为长方形的形状，其一边沿着本说明书中称为第一轴的轴配置，另一边沿着本说明书中称为第二轴的与第一轴方向正交的轴配置。第一轴方向和第二轴方向位于沿着半导体层叠基板的主面的面内。例如，在m面蓝宝石基板上结晶生长有m面GaN半导体层的半导体层叠基板中，第一轴方向是m面GaN半导体层的c轴方向、m面蓝宝石基板的a轴方向。第二轴方向是m面GaN半导体层的a轴方向、m面蓝宝石基板的c轴方向。在本实施方式中，具有如下特征：半导体层15的热膨胀系数具有各向异性，第一轴方向和第二轴方向的热膨胀系数不同。与基板1之间产生的变形应力也存在各向异性，在第一轴方向和第二轴方向上不同。即，与基板1之间产生的应力也存在各向异性，在第一轴方向和第二轴方向上不同。

图11A是表示半导体层15的主面侧的表面的图。图11B、图11C是半导体层叠基板的截面图。

如上所述，半导体层15呈长方形的形状。在半导体层15中，弯曲最大的点P可以是长方形的中心，也可以不是中心。将点P时的弯曲量设为H_max。通过点P的、第一轴方向放的长方形的边的长度为D1，第二轴方向的长方形的边的长度为D2。由于半导体层15为长方形的形状，所以D1和D2不同。

图11B是沿着图11A中通过点P的11B－11B的截面图。图11C是沿着图11A中11C―11C的截面图。在图11B中，ρ1沿着截面11B－11B的、点P上的半导体层叠基板的曲率半径。在图11C中，ρ2是沿着截面11C―11C的、点P上的半导体层叠基板的曲率半径。

图10A中的10B－10B是将半导体层叠基板沿着第一轴方向横切的线，图10A中的10C－10C是将半导体层叠基板沿着第二轴方向横切的线。图10B是沿着图10A的10B－10B的截面图，图10C是沿着图10A的10C－10C的截面图。同样，ρ1、ρ2是半导体层叠基板的曲率半径。

像这样，在热膨胀系数等物性常数不同的两种材料层叠并发生弯曲的情况下，在此产生的内部应力σ（T）依赖于温度，如式6所示。

式6 $\mathrm{\σ}\left(T\right)=\frac{E_{\mathrm{sub}}{t}_{\mathrm{sub}}^2}{6{\mathrm{\ρ}}_T{t}_{\mathrm{film}}(1-v_{\mathrm{sub}})}$

在此，E_sub为基板的杨氏模量，t_sub、t_film分别为基板和半导体层的膜厚，ρ_T为温度T时的曲率半径，ν_sub为基板的泊松比。

在基板上使半导体层以温度T_g结晶生长、在恢复到常温T_a的情况下，该层叠结构中产生的热应力是温度T_a时相对于温度T_g时的内部应力的变化量，可以如式7表示。

式7Δσ＝(σ(T_g)-σ(T_a))(T_g-T_a)

此外，该半导体层中产生的热应力可以利用基板的热膨胀系数α_sub与半导体层的热膨胀系数α_film、半导体膜的杨氏模量和泊松比、E_film和ν_film以式8表示。

式8 $\mathrm{\σ}=\frac{E_{\mathrm{film}}({\mathrm{\α}}_{\mathrm{film}}-{\mathrm{\α}}_{\mathrm{sub}})}{1-v_{\mathrm{film}}}(T_a-T_g)$

例如，在热应力起支配作用的情况下，得到式9，关于常温时的曲率半径ρ，导出式10的关系式。

式9 $\frac{E_{\mathrm{film}}({\mathrm{\α}}_{\mathrm{film}}-{\mathrm{\α}}_{\mathrm{sub}})}{1-v_{\mathrm{film}}}(T_a-T_g)=\mathrm{\Δ\σ}$

$=(\mathrm{\σ}\left(T_g\right)-\mathrm{\σ}\left(T_a\right))(T_g-T_a)=-\mathrm{\α}\left(T_a\right)(T_g-T_a)=\frac{E_{\mathrm{sub}}{t}_{\mathrm{sub}}^2}{6{\mathrm{\ρ}}_{T_a}{t}_{\mathrm{film}}(1-v_{\mathrm{sub}})}(T_a-T_g)$

式10 $\mathrm{\ρ}=\frac{E_{\mathrm{sub}}{t}_{\mathrm{sub}}^2(1-v_{\mathrm{film}})}{6E_{\mathrm{film}}{t}_{\mathrm{film}}({\mathrm{\α}}_{\mathrm{film}}-{\mathrm{\α}}_{\mathrm{sub}})(1-v_{\mathrm{sub}})}$

另一方面，弯曲量H与曲率半径ρ和半导体层的长度D之间具有式11的关系。

式11 $H=\frac{D^2}{8\mathrm{\ρ}}$

该式11如下推导。在图11B的截面图中，在适用勾股定理的情况下，得到下述关系式。

式12 ${\mathrm{\ρ}1}^2={\left(\frac{1}{2}D1\right)}^2+{(\mathrm{\ρ}1-H_{\max })}^2$

式13 $0=\frac{1}{4}{D1}^2-2\mathrm{\ρ}1H_{\max }+{H_{\max }}^2$

式14 ${2\mathrm{\ρ}1H}_{\max }=\frac{1}{4}({D1}^2+4{H_{\max }}^2)$

由于D＞＞H_max，所以导出式15。

式15 ${2\mathrm{\ρ}1H}_{\max }=\frac{1}{4}{D1}^2$

因此，将式15变形，导出式16。

式16 $H_{\max }=\frac{{D1}^2}{8\mathrm{\ρ}1}$

式16表示第一轴方向上弯曲量H_max、曲率半径ρ1和半导体层的长度D1的关系。同样，第二轴方向上弯曲量H_max、曲率半径ρ2和半导体层的长度D2的关系由式17表示。

式17 $H_{\max }=\frac{{D2}^2}{8\mathrm{\ρ}2}$

因此，如果使得半导体层的长方形的长宽比在第一轴方向的曲率半径ρ1和第二轴方向的曲率半径ρ2中具有式18的关系，则能够使第一轴方向的弯曲量H1与第二轴方向的弯曲量H2同等。

式18 $\frac{D1}{D2}=\frac{\sqrt{\mathrm{\ρ}1}}{\sqrt{\mathrm{\ρ}2}}$

在此情况下，第一轴方向的弯曲量H1和第二轴方向的弯曲量H2均为H_max，相等。

在此，实际上需要使成品率达到80％以上，对于D1的设计值的允许范围为±20％。

根据式18，半导体层的长方形的面积D1×D2为式19。

式19 $D1\×D2={D2}^2\frac{\sqrt{\mathrm{\ρ}1}}{\sqrt{\mathrm{\ρ}2}}$

因此，考虑到半导体层的长方形的面积D1×D2的允许范围在±20％以内，为式20。

式20 $0.8D1\×D2\≤{D2}^2\frac{\sqrt{\mathrm{\ρ}1}}{\sqrt{\mathrm{\ρ}2}}\≤1.2D1\×D2$

将式20简化，得到式1。

式1 $0.8D1\≤D2\frac{\sqrt{\mathrm{\ρ}1}}{\sqrt{\mathrm{\ρ}2}}\≤1.2D1$

因此，如果规定半导体层的长方形的尺寸使其满足式1，就能够得到实用上半导体层的弯曲量的最大值在基板面内均匀的半导体层叠基板。

在本实施方式中，由于能够使第一轴方向和第二轴方向的半导体层叠基板的半导体层的弯曲量的最大值基本相同，所以在半导体层叠基板的整个区域内，作为基板的最上面或最下面的半导体层的中心区域附近的高度基本均匀。作为基板的最下面或最上面的半导体层的各区域附近的高度也基本均匀，半导体层叠基板整体的弯曲量减小，并且整体上获得平坦的形状。

在研磨工序中，通常从基板背面最突出的部分磨削，但是在本实施方式中，由于基板背面在基板整体上均匀突出，不易产生做得极薄或极厚的部位，容易控制。并且，在曝光工序中，由于基板整体的弯曲量变小，如果将半导体层设定为能够将弯曲量容纳在曝光装置的焦点深度内的尺寸，则能够对于基板面的整个区域使多个半导体层15同时曝光。此时，能够将未层叠半导体层15的区域（利用掩模14形成图案的区域）缩减至最小限度，将半导体层的面积设定为最大，所以能够提高处理能力，增大芯片的产量。此外，在基板全体的弯曲量大于焦点深度的情况下，即便在将一个半导体层分割为多个进行曝光的情况下，由于曝光面与光源的距离均匀，所以焦点对合变得容易。由此，能够将未层叠半导体层的区域缩减至最小限度，将半导体层的面积设定为最大，所以能够增大芯片的产量。

作为本实施方式的一例，在所期望的基板上使所期望的半导体层在整个面上生长，沿着通过基板中心的截面，测量沿着热膨胀系数存在差异的正交的2个轴的弯曲量，求取曲率半径，假定在整个面上生长了半导体膜时的曲率半径与在图案形成后的开口部结晶生长的半导体层的曲率半径相等，能够确定半导体层的边的长度之比。

采用该方法时，即便在热膨胀系数或杨氏模量、泊松比、变形量等基板或半导体层的物性常数难以准确计量的情况下，也能够设定最佳泊松比。另外，在层叠多层不同种材料的半导体层的结构的情况下、或是出现变形而导致应力的影响大的情况下，也能够以良好的精度设定适当的尺寸比。作为半导体层，即使仅有缓冲层，其效果已经足够，但是优选在层叠为包括n型导电层或活性层、甚至p型导电层的半导体层，接近半导体层叠基板的状态下，设计尺寸比，效果也很显著。

其中，在本实施方式中，作为基板，例示了m面蓝宝石基板，但是也可以为由a面蓝宝石基板、硅基板、SiC基板等其他材料构成的基板。作为半导体层，例示了m面GaN半导体层，但是只要是在第一轴方向和第二轴方向上热膨胀系数不同的膜即可使用，可以是通式Al_xGa_yIn_zN（x＋y＋z＝1、x≥0、y≥0、z≥0）所示的GaN类半导体层。例如，在a面蓝宝石基板上形成m面GaN半导体层15的情况下，第一轴方向是m面GaN半导体层的c轴方向、m面蓝宝石基板的c轴方向，第二轴方向是m面GaN半导体层的a轴方向、m面蓝宝石基板的m轴方向。

此外，作为本实施方式的制造方法，可以采用与现有技术相同的方法制造，在基板上形成具有第一轴方向为D1、轴的第二轴方向为D2的尺寸的直径、具有开口部、例如由氧化膜构成的掩模图案，使半导体层在开口部分结晶生长，以半导体层在掩模图案上不连续的方式选择性地形成。如果半导体层在掩模图案上连续，则该区域上就会作用应力，所以优选尽可能不连续。

下面，参照图12A、图12B、图12C、图12D，描述本实施方式的具体的的制造方法。图12A、图12B、图12C、图12D是表示本实施方式的半导体层叠基板的制造方法的图。

首先，准备结晶生长用的由蓝宝石基板构成的基板1（图12A）。接着，在基板1上形成用于选择生长的、由氧化膜构成的掩模14（图12B）。用于选择生长的掩模14的开口部，在本发明中具有长宽比例D1／D2。特别是，在GaN类半导体层的m面上，由于a轴方向的阶段生长速度快，所以通过使面内的a轴方向为掩模14的开口部的长边方向，能够实现掩模14上的抑制了GaN多晶沉积的良好的选择生长。用磷酸清洗基板1，之后充分进行水洗并干燥。使进行清洗后的基板1尽量不与空气接触，设置在MOCVD装置的反应室中。

反应室与气体供给装置连接，各种气体（原料气体、载气、掺杂气体）从气体供给装置被供给到反应室的内部。并且，反应室上连接有气体排出装置，通过气体排出装置（回转泵）进行反应室的排气。通过进行结晶生长，特别是减压生长，掩模14上的多晶沉积得到抑制，在m面生长中，优选200Torr以上500Torr以下的压力。在该压力下，也能够抑制特别是氧气等的混入。减压生长通过利用气体排出阀控制气体的排气而进行。

接着，对基板1进行热清洁（Thermal Cleaning）。具体而言，将流量为4slm以上10slm以下的氢和流量为3slm以上8slm以下的氮（N₂）作为载气，将流量为4slm以上10slm以下的氨作为VA族原料，一边向反应室内供给，一边将基板1加热至850℃，由此实施基板1上表面的清洁处理。

接着，在反应室内，通过MOCVD法，进行GaN类半导体层的结晶生长。

首先，一边向反应室内供给原料气体和载气，一边形成缓冲层2（图12C）。将基板温度下降至500℃，作为原料气体，供给作为IIIA族原料的流量为10sccm以上40sccm以下的三甲基镓（TMG）或者三乙基镓（TEG）、作为VA族原料的流量为4slm以上10slm以下的氨，使GaN缓冲层生长30nm。

接着，一边向反应室内供给原料气体、n型掺杂剂和载气，将基板1加热至1100℃左右，形成厚度1μm以上4μm以下的由n型GaN构成的n型导电层4。作为原料气体，供给作为IIIA族原料的流量为10sccm以上40sccm以下的三甲基镓（TMG）或者三乙基镓（TEG）、作为VA族原料的流量为4slm以上10slm以下的氨。作为用于供给n型掺杂剂Si的原料，供给流量为10sccm以上30sccm以下硅烷，作为载气，供给流量为4slm以上10slm以下的氢和流量为3slm以上8slm以下的氮。通过本生长条件，仅在掩模开口部选择性地形成由n型GaN构成的n型导电层4。

接着，为了形成GaN／InGaN多重量子阱活性层5，将基板1的温度冷却至低于800℃。在该冷却工序中，停止供给硅烷和TMG（或TEG），继续供给流量为15slm以上20slm以下的氨。并且，停止供给载气中的氢，仅供给作为载气的流量为15slm以上20slm以下的氮。在此，在停止供给氢后，直至GaN阻挡层和In_xGa_1－xN（0＜x＜1）阱层的形成完成，再次开始供给氢。这样停止供给氢是为了在形成In_xGa_{1 -x}N（0＜x＜1）阱层的工序中增加进入层内的In的量。

在基板1的温度被冷却至低于800℃、温度稳定时，再次开始作为Ga的原料气体的TMG（或TEG）的供给，流量为4sccm以上10sccm以下。由此，形成GaN阻挡层。

接着，在保持基板1温度的状态下，开始供给三甲基铟（TMI），形成In_xGa_1-xN（0＜x＜1）阱层。此时，向反应室内供给流量为15slm以上20slm以下的氮、流量为15slm以上20slm以下的氨、流量为4sccm以上10sccm以下的TMG（或TEG）和流量为300sccm以上600sccm以下的TMI，氢的供给停止。In_xGa_1－xN（0＜x＜1）阱层的厚度典型地优选为5nm以上，作为GaN阻挡层的厚度，优选设定与In_xGa_1－xN（0＜x＜1）阱层的厚度相对应的值。例如，在In_xGa_1－xN（0＜x＜1）阱层的厚度为9nm的情况下，GaN阻挡层的厚度为15nm以上30nm以下。之后，将GaN阻挡层和In_xGa_1－xN（0＜x＜1）阱层交替分别堆积3层以上。由此，形成GaN阻挡层和In_xGa_1－xN（0＜x＜1）阱层层叠有3周期以上的、作为发光部的GaN／InGaN多重量子阱活性层5。形成3周期以上是因为，In_xGa_1－xN（0＜x＜1）阱层的层数多时，有助于发光再结合的能够捕捉载体的体积增大，元件的效率提高。

在形成GaN／InGaN多重量子阱活性层5中的全部的In_xGa_1－xN（0＜x＜1）阱层后，停止供给TMI，再次开始供给氢。由此，作为载气，向反应室内供给流量为3slm以上8slm以下的氮和流量为4slm以上10slm以下的氢。进一步使生长温度上升至1000℃，供给作为原料气体的TMG（或TEG）和氨、作为p型掺杂剂的镁的原料Cp2Mg（二环戊二烯基镁），从而形成由p型GaN构成的p型导电层6（图12D）。其中，调节Cp2Mg供给量、TMG（或TEG）供给量等各条件，使得p型GaN内所含的镁浓度达到4.0×10¹⁸cm^-3以上1.8×10¹⁹cm^-3以下，更优选达到6.0×10¹⁸cm^-3以上9.0×10¹⁸cm^-3以下。

作为各条件的调节方法，例如可以将生长温度控制在1000℃附近、在使TMG（或TEG）供给量一定的基础上控制Cp2Mg供给量。例如，可以供给流量为5sccm以上10sccm以下的TMG（或TEG）、供给流量为4sccm以上10slm以下的氨、供给流量为10sccm以上100sccm以下的Cp2Mg。

其中，在p型GaN中，在从上表面起深度为20nm左右（厚度20nm左右的最上面区域）中可以含有浓度高于1.8×10¹⁹cm^-3的镁。在这种情况下，可以使p型GaN中除最上面区域以外的区域的镁浓度为4.0×10¹⁸cm^-3以上1.8×10¹⁹cm^-3以下、优选为6.0×10¹⁸cm^-3以上9.0×10¹⁸cm^-3以下。如果使p侧电极所接触的GaN层的最上面区域中p型掺杂剂的浓度局部升高，则能够最大程度降低接触电阻。并且，通过进行这种杂质掺杂，能够降低电流—电压特性的面内不均衡性，获得能够降低驱动电压在芯片间的不均衡的优点。

此外，从半导体层叠基板上表面观察的半导体层的形状优选为长方形，但是只要是接近规定的尺寸比的长方形并且能够接受的形状，可以进行变形。例如，可以适当选择图13A、图13B、图13C、图13D所示的大致四边形、椭圆形、多边形、平行四边形等。但是，但是考虑到切割等后续工序的简便程度，为四边形、大致四边形或平行四边形时能够最有效地利用基板面积，所以优选。此外，如图13E所示为平行四边形的情况下，设定底边的长度与高度之比使其为D1与D2之比，也能够获得同样的效果。

此外，例如在厚度0.5mm以上2mm以下的蓝宝石基板上使2μm以上10μm以下左右的GaN半导体层外延生长时，为了将弯曲量抑制在作为曝光工序的焦点深度的例如1μm以上2μm以下的程度，半导体层的尺寸D1、D2为0.5cm以上3.0cm以下是适宜的尺寸。

此外，蓝宝石基板通过研磨工序大多情况下被研磨为100μm左右的厚度后进行安装，如果蓝宝石基板的弯曲量大，则研磨后的蓝宝石基板的厚度出现不均匀，蓝宝石基板的厚度极薄的部位不能作为制品使用。从该观点来看，希望蓝宝石基板的弯曲量控制在70μm以下，优选在40μm以下。例如，在厚度0.5mm以上2mm以下的蓝宝石基板上使2μm以上10μm以下程度的GaN半导体层外延生长时，为了将弯曲量控制在40μm以上70μm以下的程度，半导体层的寸D1、D2为2.8cm以上12.5cm以下是适宜的尺寸。

（实施方式2）

在本实施方式中，实施方式1所示的图11A、图11B、图11C中的、半导体层15的第一轴方向的尺寸D1和第二的轴方向的尺寸D2，分别基于第一轴方向的曲率半径ρ1和第二轴方向的曲率半径ρ2规定为式4和式5。

式4 $D1\≈\sqrt{8H_{\max }\mathrm{\ρ}1}$

式5 $D2\≈\sqrt{{8H}_{\max }\mathrm{\ρ}2}$

在此，H_max是半导体层的最大弯曲量，能够设定所希望的弯曲量。例如，如果设定曝光装置的焦点深度，则能够不受基板侧的弯曲所带来的限制进行曝光。

例如，在厚度0.5mm以上2mm以下的蓝宝石基板使2μm以上10μm以下程度的GaN半导体层外延生长时，为了将弯曲量控制在1μm以上2μm以下的程度，半导体膜的尺寸D1、D2为0.5cm以上3.0cm以下是适宜的。

此外，例如如果考虑到研磨工序后蓝宝石基板的厚度的不均匀，希望蓝宝石基板的弯曲量控制在70μm以下，优选在40μm以下。例如，在厚度0.5mm以上2mm以下的蓝宝石基板上使2μm以上10μm以下程度的GaN半导体层外延生长时，半导体层的尺寸D1、D2为2.8cm以上12.5cm以下是适宜的尺寸。

作为本实施方式的实施方法，与实施方式1同样，可以在所期望的基板整个面上使所期望的半导体层在整个面结晶生长，测量其曲率半径，确定其值、所期望的最大弯曲量，并且利用式4、式5确定半导体层的此尺寸D1和D2。

（实施方式3）

图14A、图14B、图15A、图15B是表示本发明的实施方式3的半导体晶片和半导体芯片的图。图14A是表示基板1上制作半导体区域16时的半导体晶片10的主面侧的表面的图，图14B是表示图14A的具有多个半导体元件11的半导体区域16的主面侧的表面的图。图15A是表示沿着图14B的15A－15A的截面的一部分的截面图，图15B是本发明的实施方式3的半导体芯片的截面图。

本实施方式的半导体芯片使用实施方式1和2中作制的半导体层叠基板制作，如图14A所示，形成有单体或具有电路结构（回路构成）的半导体元件11的半导体区域16在基板1上配置有多个。优选长方形形状的半导体区域16以纵向横向在基板上排列。在此，半导体元件11可以是发光二极管或半导体激光器等发光元件，可以是晶体管、二极管等电子元件，也可以是将它们彼此连接而成的电路元件。

图14B表示制作半导体元件11、具备用于将它们分离的划片线12区域的半导体区域16，是将图14A所示的半导体晶片10中制作的半导体区域16的一个放大表示的图。半导体元件11优选为长方形形状，在半导体区域16上以纵向横向排列配置。

图15A表示沿着图14B的15A－15A的截面的一部分区域，基板1上半导体区域16所包括的半导体元件11形成有多个。半导体元件11是本实施方式中制作的发光二极管。

在缓冲层2上具备：包括n型导电层4、活性层5和p型导电层6的半导体层叠结构7；将p型导电层6、活性层5和n型导电层4的一部分除去而形成的n型阴极电极层9；和在p型导电层6上形成的p型阳极电极层8。

如图15B所示，半导体元件11沿着划片线12被切割加工，分割为半导体芯片13。

通过这样的方式，所制作的半导体芯片13是在选择生长后的半导体区域16上制作多个半导体元件11，之后进行切割（dicing），分割为芯片而成的。与在一个半导体区域制作一个半导体芯片的例子，或者仅使半导体活性区域选择性地进行结晶生长、将多个活性区域结合作为一个芯片工作的例子相比，本实施方式的半导体芯片不会受到结晶品质差的区域的影响。因此，不会发生由于选择生长所造成的半导体层的周边部分的组成和膜厚的不均匀，特性稳定。并且，由于能够使不形成半导体层的区域（利用掩模14形成图案的区域）为最小限度，所以能够有效地利用基板的表面积。

其中，实际的m面不必须为与m面完全平行的面，可以从m面倾斜规定的角度。倾斜角度由氮化物半导体层中实际的主面的法线与m面（不倾斜时的m面）的法线所形成的角度规定。实际的主面可以从m面（不倾斜时的m面）向c轴方向和a轴方向所表示的向量的方向倾斜。倾斜角度θ的绝对值在c轴方向上可以在5°以下的范围内，优选在1°以下的范围内。并且，在a轴方向上可以在5°以下的范围内，优选在1°以下的范围内。即，在本发明中，“m面”包括在±5°的范围内从m面（不倾斜时的m面）向规定方向倾斜的面。可以认为如果在这种倾斜角度的范围内，虽然氮化物半导体层的主面整体从m面倾斜，但是在微观上露出多个m面区域。由此，可以认为从m面以绝对值5°以下的角度倾斜的面，具有与m面同样的性质。通过使倾斜角度θ的绝对值在5°以下，能够降低由于压电电场所带来的内部量子效率的降低。

本发明的半导体层叠基板和半导体芯片，在不同种材料基板上形成掩模图案，使半导体层选择生长，通过以基板的曲率半径为基础设定半导体层的尺寸比和尺寸，在基板面内能够使弯曲量均匀。由此，能够防止在大口径基板中出现的曝光工序或研磨工序中的元件的不合适。

产业上的利用可能性

本发明的实施方式的半导体层叠基板例如能够用于显示装置、照明装置、LCD背光源的光源等。

附图符号说明

1   基板

2   缓冲层

3   半导体层叠基板

4   n型导电层

5   活性层

6   p型导电层

7   半导体层叠结构

8   p型阳极电极层

9   n型阴极电极层

10  半导体晶片

11  半导体元件

12  划片线（scribe line）

13  半导体芯片

14  掩模

15  半导体层

16  半导体区域

Claims (20)

1.一种半导体层叠基板，其特征在于，包括：

基板；和

多个半导体层，所述半导体层具有与所述基板不同的热膨胀系数，形成于所述基板的上表面的多个区域，

各所述区域的半导体层具有作为非极性面或半极性面的生长面，沿着与所述基板的上表面平行、且相互垂直的第一轴和第二轴具有不同的热膨胀系数，将通过该半导体层的弯曲量最大的点、与所述第一轴平行的方向的该半导体层的长度和曲率半径设为D1和ρ1，将通过该半导体层的弯曲量最大的点、与所述第二轴平行的方向的该半导体层的长度和曲率半径设为D2和ρ2时，D1、ρ1、D2和ρ2满足下述式1，

式1 $0.8D1\≤D2\frac{\sqrt{\mathrm{\ρ}1}}{\sqrt{\mathrm{\ρ}2}}\≤1.2D1.$

2.一种半导体层叠基板，其特征在于，包括：

基板；和

在所述基板的上表面的多个区域形成的多个半导体层，

各所述区域的半导体层具有作为非极性面或半极性面的生长面，沿着与所述基板的上表面平行、且相互垂直的第一轴和第二轴，与所述基板之间产生的应力不同，将通过该半导体层的弯曲量最大的点、与所述第一轴平行的方向的该半导体层的长度和曲率半径设为D1和ρ1，将通过该半导体层的弯曲量最大的点、与所述第二轴平行的方向的该半导体层的长度和曲率半径设为D2和ρ2时，D1、ρ1、D2和ρ2满足下述式1，

式1 $0.8D1\≤D2\frac{\sqrt{\mathrm{\ρ}1}}{\sqrt{\mathrm{\ρ}2}}\≤1.2D1.$

3.如权利要求2所述的半导体层叠基板，其特征在于：

所述应力包括变形应力。

4.如权利要求1～3中任一项所述的半导体层叠基板，其特征在于：

所述D1与所述D2不同，所述ρ1与ρ2不同。

5.如权利要求1～4中任一项所述的半导体层叠基板，其特征在于：

所述D1与D2之比D1／D2基于下述式3规定，

式3 $\frac{D1}{D2}=\frac{\sqrt{\mathrm{\ρ}1}}{\sqrt{\mathrm{\ρ}2}}.$

6.如权利要求1～5中任一项所述的半导体层叠基板，其特征在于：

基于式4，所述D1由所述ρ1和所述半导体层的最大弯曲量H_max规定，

式4 $D1\≈\sqrt{8H_{\max }\mathrm{\ρ}1}.$

7.如权利要求1～6中任一项所述的半导体层叠基板，其特征在于：

基于式5，所述D2由所述ρ2和所述半导体层的最大弯曲量H_max规定，

式5 $D2\≈\sqrt{8H_{\max }\mathrm{\ρ}2}.$

8.如权利要求6或7所述的半导体层叠基板，其特征在于：

所述半导体层的中心具有所述最大弯曲量H_max。

9.如权利要求1～8中任一项所述的半导体层叠基板，其特征在于：

所述基板是蓝宝石基板。

10.如权利要求1～9中任一项所述的半导体层叠基板，其特征在于：

所述基板的上表面为m面，所述第一为a轴，所述第二轴为c轴。

11.如权利要求1～10中任一项所述的半导体层叠基板，其特征在于：

所述基板的上表面为a面，所述第一轴为a轴，所述第二轴为c轴。

12.如权利要求1～11中任一项所述的半导体层叠基板，其特征在于：

所述半导体层的生长面为m面，所述第一轴为a轴，所述第二轴为c轴。

13.如权利要求1～12中任一项所述的半导体层叠基板，其特征在于：

所述半导体层是GaN类半导体层。

14.如权利要求1～13中任一项所述的半导体层叠基板，其特征在于：

所述半导体层由Al_xGa_yIn_zN构成，其中，x＋y＋z＝1，x≥0，y≥0，z≥0。

15.如权利要求1～14中任一项所述的半导体层叠基板，其特征在于：

所述D1和所述D2为0.5cm以上3cm以下。

16.如权利要求1～15中任一项所述的半导体层叠基板，其特征在于：

所述D1和所述D2为2.8cm以上12.5cm以下。

17.如权利要求1～16中任一项所述的半导体层叠基板，其特征在于：

所述半导体层从上表面观察的形状为在与所述第一轴大致平行的方向具有两条边、在与所述第二轴大致平行的方向具有两条边的大致四边形。

18.一种半导体芯片，其特征在于：

使用权利要求1～17中任一项所述的半导体层叠基板的所述半导体层，制作多个半导体元件或半导体电路元件，将所述半导体元件或所述半导体电路元件分割进行制作。

19.一种半导体层叠基板的制造方法，所述半导体层叠基板具备：基板；和具有与所述基板不同的热膨胀系数的多个半导体层，该制造方法的特征在于：

所述半导体层叠基板的制造方法包括：

在所述基板上形成具有多个开口部的掩模的工序（A）；和

在所述多个开口部形成所述多个半导体层的工序（B），其中

在所述工序（A）中形成掩模，使得各所述开口部的半导体层具有作为非极性面或半极性面的生长面，沿着与所述基板的上表面平行、且相互垂直的第一轴和第二轴具有不同的热膨胀系数，将与所述第一轴平行的方向的该半导体层的长度和曲率半径设为D1和ρ1，将与所述第二轴平行的方向的该半导体层的长度和曲率半径设为D2和ρ2时，D1、ρ1、D2和ρ2满足下述式2，

式2 $0.8D1\≤D2\frac{\sqrt{\mathrm{\ρ}1}}{\sqrt{\mathrm{\ρ}2}}\≤1.2D1.$

20.一种半导体层叠基板的制造方法，所述半导体层叠基板具备基板和多个半导体层，该制造方法的特征在于：

所述半导体层叠基板的制造方法包括：

在所述基板上形成具有多个开口部的掩模的工序（A）；和

在所述多个开口部形成所述多个半导体层的工序（B），其中

在所述工序（A）中形成掩模，使得各所述开口部的半导体层具有作为非极性面或半极性面的生长面，沿着与所述基板的上表面平行、且相互垂直的第一轴和第二轴，与所述基板之间产生的应力不同，将与所述第一轴平行的方向的该半导体层的长度和曲率半径设为D1和ρ1，将与所述第二轴平行的方向的该半导体层的长度和曲率半径设为D2和ρ2时，D1、ρ1、D2和ρ2满足下述式2，

式2 $0.8D1\≤D2\frac{\sqrt{\mathrm{\ρ}1}}{\sqrt{\mathrm{\ρ}2}}\≤1.2D1.$

Images