CN103039132B - 陶瓷多层基板及其制造方法 - Google Patents
陶瓷多层基板及其制造方法 Download PDFInfo
- Publication number
- CN103039132B CN103039132B CN201180036960.8A CN201180036960A CN103039132B CN 103039132 B CN103039132 B CN 103039132B CN 201180036960 A CN201180036960 A CN 201180036960A CN 103039132 B CN103039132 B CN 103039132B
- Authority
- CN
- China
- Prior art keywords
- layer
- inner conductor
- ceramic
- restraint layer
- restraint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 204
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000004020 conductor Substances 0.000 claims abstract description 220
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 28
- 239000011147 inorganic material Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims description 74
- 238000005245 sintering Methods 0.000 claims description 19
- 241000446313 Lamella Species 0.000 claims description 12
- 239000000843 powder Substances 0.000 claims description 12
- 229910010293 ceramic material Inorganic materials 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 10
- 239000004615 ingredient Substances 0.000 claims description 6
- 238000009434 installation Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 299
- 239000000463 material Substances 0.000 description 19
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 10
- 238000010304 firing Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000033228 biological regulation Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000002562 thickening agent Substances 0.000 description 4
- 229910000859 α-Fe Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000002788 crimping Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009766 low-temperature sintering Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 208000037656 Respiratory Sounds Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000000240 adjuvant effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Inorganic materials [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 1
- CSSYLTMKCUORDA-UHFFFAOYSA-N barium(2+);oxygen(2-) Chemical compound [O-2].[Ba+2] CSSYLTMKCUORDA-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052810 boron oxide Inorganic materials 0.000 description 1
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 1
- 239000000292 calcium oxide Substances 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 235000019994 cava Nutrition 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种表面的平坦性良好、且元器件安装性优异的陶瓷多层基板及能高效制造该陶瓷多层基板的制造方法。构成为包括：层叠的多个陶瓷层（1）；多个内部导体（3），该多个内部导体（3）隔着陶瓷层进行层叠，配置成从层叠方向看时至少一部分彼此重叠；以及约束层（2），该约束层（2）配置在与内部导体不同的层，从层叠方向看时与内部导体重叠区域相重叠，且该约束层（2）的平面面积为内部导体重叠区域的平面面积的2倍以下，该约束层（2）包含未烧结的无机材料粉末而成，该内部导体重叠区域中，从层叠方向看时彼此重叠的内部导体中的至少2层相重叠。使约束层（2）的平面面积为陶瓷层（1）的平面面积的1/2以下。将约束层（2）配置成覆盖内部导体重叠区域的全部。
Description
技术领域
本发明涉及陶瓷多层基板及其制造方法，详细而言，涉及表面的平坦性良好、元器件安装性优异的陶瓷多层基板及其制造方法。
背景技术
近年来，以三维方式配置布线导体的陶瓷多层基板广泛用于各种用途。
而且，作为这种陶瓷多层基板中的一种，提出了具有如下结构的陶瓷多层基板：在层叠有多个陶瓷层的层叠体的内部配置有通孔导体和内部导体，在表面形成有外部电极，并且，经由通孔导体使内部导体和外部电极相连接（参照专利文献1）。
此外，在具有专利文献1那样的结构的陶瓷多层基板中，在寻求电子元器件的小型化和高性能化的过程中，存在使陶瓷层变薄、密集形成内部电路要素的趋势。
然而，在沿层叠方向重叠配置有内部导体的区域中，与未配置有内部导体的区域相比，基板表面隆起成凸状，有损陶瓷多层基板的平坦性（共面性）。其结果是，在陶瓷多层基板的表面上装载电子元器件（表面安装元器件）时，存在元器件安装不良的问题。
现有技术文献
专利文献
专利文献1：国际公开第2005/067359号公报
发明内容
发明所要解决的技术问题
本发明解决上述问题，其目的在于提供一种表面的平坦性良好、且元器件安装性优异的陶瓷多层基板及能高效制造该陶瓷多层基板的陶瓷多层基板的制造方法。
解决技术问题所采用的技术方案
为了解决上述问题，本发明的陶瓷多层基板的特征在于，包括：
层叠的多个陶瓷层；
多个内部导体，该多个内部导体隔着所述陶瓷层进行层叠，配置成从层叠方向看时至少一部分彼此重叠；以及
约束层，该约束层配置在与所述内部导体不同的层，从层叠方向看时该约束层与内部导体重叠区域相重叠，且该约束层的平面面积为所述内部导体重叠区域的平面面积的2倍以下，该约束层包含未烧结的无机材料粉末而成，该内部导体重叠区域中，从层叠方向看时彼此重叠的所述内部导体中的至少2层相重叠。
另外，在本发明中，在特别想要确保基板表面的共面性的区域，需要形成约束层，使其从层叠方向看时与上述内部导体重叠区域相重叠，但在没有特别需要确保基板表面的共面性的区域，即使在存在从层叠方向看时内部电极彼此重叠的内部导体重叠区域的情况下，也可以构成为不形成从层叠方向看时与内部导体重叠区域相重叠的约束层。
在本发明的陶瓷多层基板中，优选为，所述约束层的平面面积为所述陶瓷层的平面面积的1/2以下。
此外，优选为，从层叠方向看时，所述约束层配置成覆盖所述内部导体重叠区域的全部。
此外，优选为，所述约束层配置在从层叠方向看时要重叠的对象即所述内部导体与基板表面之间的、内部导体与基板表面间的距离较短的部分。
此外，优选为，从层叠方向看时彼此重叠的所述内部导体是线圈导体。
此外，优选为，所述陶瓷层由包含玻璃成分的陶瓷材料形成。
此外，本发明的陶瓷多层基板的制造方法的特征在于，具备：
（a）制作未烧结的层叠体的工序，该层叠体包括：
包含基板用陶瓷材料粉末的多个基板用陶瓷生片层；
内部导体，该内部导体配置在至少2层的所述基板用陶瓷生片层上，从层叠方向看时至少一部分与配置在其他所述基板用陶瓷生片层上的内部导体相重叠；以及
约束层，该约束层配置在与所述内部导体不同的层，从层叠方向看时该约束层与内部导体重叠区域相重叠，且该约束层的平面面积为所述内部导体重叠区域的平面面积的2倍以下，该约束层包含有在所述基板用陶瓷材料粉末的烧结温度下不会烧结的无机材料粉末，该内部导体重叠区域中，从层叠方向看时彼此重叠的所述内部导体中的至少2层相重叠，
（b）在所述基板用陶瓷材料粉末会烧结、但所述无机材料粉末不会烧结的温度下，将所述未烧结的层叠体进行烧成的工序。
在本发明的陶瓷多层基板的制造方法中，通过将包含所述无机材料粉末的无机材料糊料涂布在所述基板用陶瓷生片层上，来形成所述约束层。
发明效果
本发明的陶瓷多层基板配置有：层叠的多个陶瓷层；多个内部导体，该多个内部导体隔着陶瓷层进行层叠，配置成从层叠方向看时至少一部分彼此重叠；以及约束层，该约束层配置在与内部导体不同的层，从层叠方向看时该约束层与内部导体重叠区域相重叠，该约束层包含未烧结的无机材料粉末而成，该内部导体重叠区域中，从层叠方向看时彼此重叠的内部导体中的至少2层相重叠，因此，能高效地使基板表面的共面性（平坦性）优异的基板表面变平坦。
利用本发明来改善基板表面的共面性是基于以下说明的理由。
首先，在制造陶瓷多层基板的情况下，将在表面上形成有作为内部导体的导体图案的陶瓷生片进行层叠、压接，从而形成层叠体（在烧成后成为陶瓷多层基板的未烧成的层叠体），若考虑该层叠体，则例如对于配置有内部导体的区域，在其上侧区域及下侧区域中，对陶瓷生片相比其他区域进行更强的冲压，厚度变薄。
而且，在烧成后陶瓷层的烧结密度一定、即配置有内部导体的区域的上侧区域及下侧区域中，相比其他区域进行更强的冲压而厚度变薄的区域的厚度与其他区域基本相同，在基板表面上形成凸状的隆起。特别是在多个内部导体以从层叠方向看时相互重叠的方式进行层叠的情况下，该凸状的隆起累积，基板表面的共面性相应大幅下降。
与此不同的是，在本发明中，配置有约束层的部分的陶瓷层在与其主面平行的方向上基本不收缩，仅在厚度方向上大幅收缩，因此，通过将约束层配置成从层叠方向看时与上述内部导体重叠区域相重叠，从而在烧成工序中，使得与约束层重叠的部分的陶瓷层在厚度方向上大幅收缩，吸收因内部导体的重叠而导致的陶瓷层的变形，可改善基板表面的共面性。
此外，例如，在以含有玻璃成分的低温烧结陶瓷材料为主要成分的陶瓷层用的低温烧成陶瓷生片上涂布以Ag、Cu等为导电成分的导电性糊料，形成外部导体图案和内部导体图案，将这些低温烧成陶瓷生片进行层叠以形成层叠体，将该层叠体进行一体烧成（同时烧成），在利用上述方法来制造陶瓷多层基板的情况下，导体材料（导电性糊料）与陶瓷材料的收缩行为不同。
通常，首先，从导体材料来看，在烧成开始后300～400℃下，导体材料中的粘合树脂等有机物发生热分解，之后，Ag、Cu等金属成分进行烧结而开始收缩，在700～800℃下烧结收缩结束。
另一方面，以玻璃、陶瓷为主要成分的低温烧成陶瓷生片在比导体材料要高100℃以上、即500℃以上时开始烧结收缩，在900～1100℃下烧结收缩结束。
即，在陶瓷材料正式烧结收缩的温度区域中，导体材料（内部导体）的烧结收缩基本已结束或者处于烧结收缩的峰值已过的状态。
因而，在陶瓷材料的烧结收缩温度区域中，烧结收缩已结束、且不会再进一步收缩的导体材料（内部导体）以对抗（顶住）收缩的方式进行动作，同时，配置在与内部导体不同的层上且从层叠方向看时与内部导体重叠区域相重叠的约束层在与其主面平行的方向上也不会收缩，因此，可抑制陶瓷层弯曲而隆起成凸状。
另外，如本申请的权利要求3所规定的那样，优选为，将约束层配置成覆盖上述内部导体重叠区域的全部，但即使在将约束层配置成与内部导体重叠区域的一部分相重叠的情况下，也能相应地吸收因内部导体的重叠而导致的陶瓷层的变形，从而能有利于改善共面性。
此外，在约束层的平面面积超过上述内部导体重叠区域的平面面积的2倍时，在内部导体周边的陶瓷层产生较大的凹陷，还可能会产生裂纹，因此，优选使约束层的平面面积为上述内部导体重叠区域的平面面积的2倍以下。
此外，通过使约束层的平面面积为陶瓷层的平面面积的1/2以下，能更可靠地获得变形和翘曲较少、共面性优异的陶瓷多层基板。
另外，此处所说的约束层的平面面积，
（a）在仅配置有1个约束层的情况下，是指其平面面积的值，
（b）在配置有多个约束层的情况下，俯视时当各约束层没有重叠时，是指各约束层的平面面积的总计值，
（c）在配置有多个约束层、且俯视时有几层约束层配置成在从层叠方向看时彼此重叠的情况下，是指在俯视陶瓷多层基板时的、配置有约束层的区域的面积、即内部导体的投影区域的面积的值（对于内部导体重叠的区域、也不对该重叠面积乘以重叠的约束层的层数的值）。
此外，在将约束层配置成从层叠方向看时、覆盖内部导体重叠区域的全部的情况下，可充分且可靠地吸收因内部导体的重叠而导致的陶瓷层的变形，进一步提高陶瓷多层基板的共面性。
另外，在将约束层配置成覆盖内部导体重叠区域的一部分的情况下，也可相应地改善共面性，这与上述的一样。
此外，通过将约束层配置在从层叠方向看时要重叠的对象即内部导体与基板表面之间的、内部导体与基板表面间的距离较短的部分，从而能进一步可靠地改善共面性。
即，受在层叠方向上重叠的内部导体的影响而形成的凸状的隆起容易形成在靠近内部导体的部分的基板表面上，因此，通过将约束层配置在从层叠方向看时要重叠的对象即内部导体与基板表面之间的、内部导体与基板表面间的距离较短的部分，从而可高效地抑制、防止在基板表面上形成凸状的隆起，提高共面性。
另外，若将约束层配置成在与内部导体之间隔着3～4层左右的陶瓷层，则位于约束层与内部导体之间的3～4层陶瓷层在烧成工序中沿厚度方向大幅收缩，从而能更可靠地吸收因内部导体的重叠而导致的陶瓷层的变形。
此外，在陶瓷多层基板内配置线圈导体而构成线圈的情况下，由于同一形状的线圈导体（内部导体）配置成在层叠方向上重叠，因此，基板表面的、与配置有所述线圈导体的区域相对应的区域容易隆起而形成凸状，但通过对这种陶瓷多层基板应用本发明，可获得共面性优异的陶瓷多层基板，是特别有意义的。
此外，作为构成所述陶瓷层的材料，通过使用含有玻璃成分的陶瓷材料，从而能经过例如1000℃以下的较低温度下的烧成工序而高效地制造特性高的陶瓷多层基板，是有意义的。
此外，玻璃成分从陶瓷层扩散到约束层而使约束层与陶瓷层的接合强度提高，且约束层防止陶瓷层在与主面平行的方向上收缩，其结果是，促进陶瓷层朝厚度方向收缩，吸收在烧成工序中的陶瓷层的变形（厚度的增大），能提高共面性，在这点上是有意义的。
此外，由于本发明的陶瓷多层基板的制造方法制作未烧结的层叠体，将该未烧结的层叠体在基板用陶瓷材料粉末会烧结、但无机材料粉末不会烧结的温度下进行烧成，该层叠体包括：多个基板用陶瓷生片层；内部导体，该内部导体配置在至少2层的所述基板用陶瓷生片层上，从层叠方向看时至少一部分与配置在其他基板用陶瓷生片层上的内部导体相重叠；以及约束层，该约束层形成在与内部导体不同的层，从层叠方向看时该约束层与内部导体重叠区域相重叠，且该约束层的平面面积为内部导体重叠区域的平面面积的2倍以下，该约束层包含有基板用陶瓷材料粉末的烧结温度下不会烧结的无机材料粉末，该内部导体重叠区域中，从层叠方向看时彼此重叠的内部导体中的至少2层相重叠，因此，能高效地制造基板表面的共面性优异的陶瓷多层基板。
此外，在通过将包含无机材料粉末的无机材料糊料涂布在基板用陶瓷生片层上、来形成约束层的情况下，可容易将约束层形成为任意图案，能使本发明更有实际效果。
附图说明
图1是示意性表示本发明的实施方式1所涉及的陶瓷多层基板的结构的图。
图2A是用于说明本发明的实施方式1的陶瓷多层基板中内部导体重叠的区域的图。
图2B是用于说明本发明的实施方式1的陶瓷多层基板中内部导体重叠的区域的其他图。
图3是表示为了评价本发明的陶瓷多层基板的特性而制作的试料的结构的图。
图4是示意性表示本发明的实施方式2所涉及的陶瓷多层基板的结构的图。
具体实施方式
以下示出本发明的实施方式，对本发明的特征进一步进行详细说明。
[实施方式1]
图1是示意性表示本发明的实施方式1所涉及的陶瓷多层基板的结构的图。
该陶瓷多层基板10包括作为基材层的陶瓷层1、配置于层间的内部导体3、形成于表面的外部导体4、及层间连接用的通孔导体5。另外，配置于不同层的内部导体3和外部导体4经由通孔导体5而彼此电连接。
此外，配置有包含实质上未烧结的无机材料粉末而成的约束层2，该约束层2与内部导体3配置在不同层，从层叠方向看时，该约束层2与如下区域相重叠，该区域是从层叠方向看时彼此重叠的内部导体3中的至少2层相重叠的区域（内部导体重叠区域）。
此外，在本实施方式1的陶瓷多层基板10中，在3处配置有约束层2，各约束层2（2a、2b、2c）分别构成为各自的平面面积是上述内部导体重叠区域的平面面积的2倍以下。
另外，对约束层2的配置位置、配置数没有特别限制，可根据需要确定配置位置、配置数。
此外，在陶瓷多层基板10的表面上安装有表面安装型电子元器件6a、半导体元件6b。
电子元器件6a经由焊料11与外部导体4进行机械连接和电连接。此外，半导体元件6b经由焊料8与外部导体4进行电连接。
在该陶瓷多层基板10中，作为基材层的陶瓷层1支配陶瓷多层基板10的基板特性。
陶瓷层1的厚度（烧成后的厚度）通常优选在5μm～100μm的范围内。
作为构成陶瓷层1的材料，有利地使用包含玻璃的、例如能在1000℃以下的较低温度下烧结的低温烧结陶瓷材料。另外，作为能进行低温烧结的陶瓷材料，可使用例如像氧化钡、氧化硅、氧化铝、氧化钙、及氧化硼的混合物那样、在烧成工序中生成玻璃的组成物。此外，作为代替，也可使用例如将作为填料的氧化铝那样的陶瓷、硼硅酸盐类玻璃或起到烧结辅助剂作用的氧化硅那样的玻璃进行混和而成的材料。
此外，作为构成约束层2的材料，使用以保持未烧结的状态含有无机材料的材料，该无机材料在构成陶瓷层1的陶瓷材料的烧结温度下不会烧结且具有高烧结温度。例如，可使用氧化铝、氧化锆、氧化镁、多铝红柱石、石英等氧化物类无机材料粉末、或氮化硼等非氧化物类无机材料粉末等。
此外，通常，通过利用对陶瓷层进行烧成的工序，同时对将导电性糊料印刷成规定形状的内部导体图案进行烧成，从而形成内部导体。而且，作为用于形成该内部导体的导电性糊料，例如使用以Ag、Ag‐Pd、Ag‐Pt、Cu、Au、Pt、Al等金属粉末、合金粉末为导电材料的主要成分、使这种金属粉末分散在有机载剂中而形成为糊料状的材料。
此外，在本实施方式1的陶瓷多层基板10中，所谓“从层叠方向看时彼此重叠的内部导体中的至少2层相重叠的内部导体重叠区域”，若参照示意性表示内部导体和约束层的配置方式的图2A进行说明，则在2层内部导体3（3a、3b）隔着陶瓷层1正对配置的情况下，俯视时，一内部导体3a所占的区域与另一内部导体3b所占的比例相等，因此，形成有内部导体3a或3b的区域（即，图2A中为“A””所示的区域）成为内部导体重叠区域。在此情况下，在即使内部导体为3层以上、也将它们正对配置时，“内部导体重叠区域A”与内部导体为2层的情况相同。
另一方面，例如，如图2B所示，隔着陶瓷层1配置有3层内部导体3（3a、3b、3c），上下内部导体3a、3c在与层叠方向正交的方向上错开位置而配置，中央的内部导体3b形成为比内部导体3a、3c要宽的区域，从层叠方向看时，上下内部导体3a、3c重叠配置，在此情况下，将内部导体3a和3b相重叠的区域A1、内部导体3b和内部导体3c相重叠的区域A2这两个区域包含在内的区域A12成为“内部导体重叠区域A”。
接下来，对具有图1所示的结构的本发明的实施方式1所涉及的陶瓷多层基板10的制造方法进行说明。
在制造陶瓷多层基板10时，首先，准备要成为陶瓷层1的、例如烧成后的厚度为5μm～100μm左右的多个基板用陶瓷生片。
接下来，在规定的基板用陶瓷生片上形成用于配置通孔导体5的贯穿孔。然后，通过在该贯穿孔中填充导电性糊料，来形成通孔导体5。
此外，在规定的基板用陶瓷生片上以规定的图案印刷导电性糊料，从而形成要成为内部导体、外部导体的导体膜。
此外，在规定的基板用陶瓷生片上的规定位置，以规定图案形成例如厚度为1～10μm左右的约束层图案，该规定位置是要成为从层叠方向看时彼此重叠的内部导体中的至少2层相重叠的内部导体重叠区域。
另外，在形成约束层时，优选使用印刷约束层形成用无机材料糊料的方法，该约束层形成用无机材料糊料以在构成基板用陶瓷生片的陶瓷材料的烧结温度下不会实质上烧结的氧化铝粉末等难烧结性的无机材料粉末为主要成分。
此外，作为无机材料，可使用在构成基板用陶瓷生片的陶瓷材料的烧结温度下不会烧结的氧化锆等其他材料。
接下来，如上所述，将形成有通孔导体、导体膜、约束层图案中的任1种或2种以上的基材用陶瓷生片、以及未形成有它们的基材用陶瓷生片进行层叠并进行压接，从而形成在烧成后成为图1所示结构的陶瓷多层基板的层叠体。
另外，在对上述层叠体进行压接时，例如使用静水压冲压方法。
接下来，在构成基板用陶瓷生片的陶瓷材料粉末会烧结、但构成约束层的无机材料粉末不会实质上烧结的温度下，对上述那样形成的压接后的层叠体进行烧成。具体而言，例如，在还原性气氛中，在最高温度为900～1000℃的温度条件下进行烧成。在烧成工序中，配置有约束层的部分的陶瓷层在与其主面平行的方向上基本不收缩，仅在厚度方向上大幅收缩，从而可吸收陶瓷层的变形，抑制基板表面隆起成凸状。
另外，在该烧成工序中，为了防止整个层叠体的翘曲、变形，也可以将层叠体在沿层叠方向加压的状态下进行烧成。
由此，可得到具有图1所示那样的结构的陶瓷多层基板（安装电子元器件6a、半导体元件6b等之前的陶瓷多层基板）10。
在该陶瓷多层基板10中，如上所述，在层叠的陶瓷层1的层间的总计3处配置有约束层2（2a、2b、2c）。
然后，将约束层2（2a）与位于其下方的总计3层的内部导体3对应配置。
此外，将约束层2（2b）与位于其上方的3层的内部导体3对应配置。
进一步地，将约束层2（2c）与位于其下方的2层的内部导体3对应配置。
利用这些约束层2（2a、2b、2c），可在想确保基板表面的共面性的区域中确保足够的共面性。
另外，在本发明的陶瓷多层基板中，约束层2并不是在有至少2层内部导体3彼此重叠的内部导体重叠区域存在的情况下必须配置的层，根据与其他布线导体等的平衡，有时无需进行配置。即，可考虑整体的平衡，选择因内部导体的相互重叠而导致基板表面的共面性下降特别成问题的部分来配置约束层2。由此，能高效地制作共面性优异的陶瓷多层基板。
另外，在上述陶瓷多层基板的制造方法中，对制造各陶瓷多层基板的情况进行了说明，但通常，大多使用如下所谓的加工多个的制造方法，即形成包含多个陶瓷多层基板的集成层叠体，在烧成前或烧成后对其进行分割，从而获得多个陶瓷多层基板。
另外，在应用上述加工多个的制造方法的情况下，优选对烧成前的集成层叠体预先形成分割线，该分割线用于使之后实施的分割工序变容易。
此外，在本实施方式1中，虽然通过对陶瓷生片进行层叠来形成未烧成的层叠体，但也可以采用通过重复涂布含有基板用陶瓷材料粉末的浆液的工序、来形成未烧成的层叠体的方法。
在上述那样制造的、本实施方式1的陶瓷多层基板10中，由于在与配置有内部导体3的层不同的层上配置有约束层2，该约束层2含有实质上未烧结的无机材料粉末而成的约束层2，使其从层叠方向看时与内部导体重叠区域A相重叠，因此，可吸收隔着陶瓷层1层叠的多个内部导体3的影响，确保基板表面的平坦性（共面性）。
此外，由于使约束层2的平面面积为内部导体重叠区域A的平面面积的2倍以下，因此，可防止内部导体3周边的陶瓷层1中产生较大的凹陷，从而获得未产生裂纹的、共面性优异的陶瓷多层基板10。
[特性评价]
为了确认本发明的效果，制作了如图3示意性示出那样的如下试料（表1中试料编号为2～6的试料）10s，其包括：
（a）15层厚度为20μm的陶瓷层1、
（b）2层厚度为10μm的内部导体3、
（c）1层厚度为2μm的约束层2，
其具有在隔着陶瓷层1正对的位置上配置2层内部导体3、在其上方经由3层陶瓷层1配置约束层2、且在约束层2上配置1层陶瓷层1的结构，陶瓷层1的平面面积（基板面积）为14mm2。该试料10s为将100mm×100mm的集成基板烧成后进行切割而制作的基板。
[表1]
此外，为了进行比较，制作了未包括约束层的试料（表1中试料编号为1的试料）、及约束层2的平面面积超过内部导体3的平面面积的2倍的试料（表1中试料编号为7的试料）。
<共面性>
然后，为了评价共面性，对表1的试料编号为1～7的各试料测定了基板表面的最低部分与最高部分的高度差（μm）。在表1示出测定结果作为共面性。共面性是对上述集成基板进行切割而得到的试料10s的共面性的平均值。
如表1所示，在未包括约束层的试料编号为1的试料（比较例）中，共面性超过70μm，在未配置约束层的情况下，可确认出无法确保足够的平坦性。
此外，若像试料编号为7的试料那样，约束层2的平面面积超过内部导体3的平面面积的2倍，则可看到内部导体3周边的陶瓷层1大幅凹陷，还会产生裂纹。
<确认约束层的面积对于陶瓷层的平面面积的影响>
在具有图3所示的结构的试料中，保持内部导体重叠区域A与约束层2的平面面积的比例为1:1，使内部导体3的平面面积与约束层2的平面面积变化，制作出约束层2的面积相对于陶瓷层（陶瓷多层基板）的平面面积的比例发生变化的试料（表2中试料编号为8～13的试料）。另外，该表2的试料也是陶瓷层的平面面积（基板面积）为14mm2的试料。
[表2]
然后，对表2中试料编号为8～13的试料检查了共面性（μm）、非直线性变形（μm）、翘曲（μm）。非直线性变形、翘曲是对集成基板进行测定得到的值。将其结果在表2中一并示出。
另外，非直线性变形（μm）是通过以下方法求出的值。首先，对X、Y分别求出与试料的4边的理论值的偏差。然后，将X的最大偏差与最小偏差的绝对值之和的1/2的值、Y的最大偏差与最小偏差的绝对值之和的1/2的值进行比较，设较大的值为非直线性变形（μm）。
在烧成工序中层叠体包括约束层的情况下，与未包括约束层的情况相比，所得到的烧结体中，有作为层叠体整体产生较大的变形、翘曲的趋势，但如表2所示，对于使约束层的平面面积为陶瓷层的平面面积（基板面积）的1/2以下的试料编号为8～11的试料的情况，可确认出变形、翘曲较小，且共面性优异。
另一方面，对于使约束层的平面面积超过陶瓷层的平面面积（基板面积）的1/2、表2中试料编号为12及13的试料的情况，可看出虽然在可实用的范围内，但变形、翘曲稍微较大，共面性也有少许下降的趋势。
此外，使内部导体重叠区域A的平面面积与约束层的平面面积相同，将约束层的位置错开，使两者重叠的比例变化，从而制作出表3的试料编号为14～16的试料。另外，该表3的试料也是陶瓷层的平面面积（基板面积）为14mm2的试料。
然后，对试料编号为14～16的试料检查了共面性。将其结果在表3中一并示出。
[表3]
如表3所示，对于约束层覆盖内部导体重叠区域A的整个面的试料编号为14的试料的情况，共面性为22μm，特别良好，但对于约束层覆盖内部导体重叠区域A的一部分的试料编号为15、16的情况，也可确认出共面性得到改善。
此外，在实施方式1的陶瓷多层基板中，由于将约束层配置在从层叠方向看时要重叠的对象即内部导体与基板表面之间的、内部导体与基板表面间的距离较短的部分，因此，能可靠地改善共面性。即，受多个内部导体的影响而形成的凸状的隆起容易形成在靠近内部导体的部分的基板表面上，因此，通过将约束层配置在从层叠方向看时要重叠的对象即内部导体与基板表面之间的、内部导体与基板表面间的距离较短的部分，从而可高效地改善共面性。
此外，在本发明中，优选将约束层配置成在约束层与内部导体之间隔着3～4层左右的陶瓷层。这是由于，通过使3～4层左右的陶瓷层介于内部导体与约束层之间，从而利用这些陶瓷层在厚度方向的收缩，充分且柔性地吸收因内部导体的重叠而导致的陶瓷层的变形，能高效地改善共面性。
此外，在本发明中，也可根据需要将2层以上的约束层重叠配置。在此情况下，能增强吸收陶瓷层的变形的能力。
另外，优选将约束层不配置在作为陶瓷多层基板的最外层的位置。这是由于，陶瓷层与约束层是不同的材料，接合强度容易不够，此外，陶瓷多层基板的表面很有可能受到来自外部的力，容易成为裂纹、破裂的原因。
此外，优选将约束层配置成不与内部导体接触。这是由于，可能成为例如在2层的内部导体中一内部导体与约束层相接触、另一内部导体与陶瓷层相接触的状态，即，因上下的收缩率及烧结收缩行为的差异，可能会使内部导体发生浮动（lifting）。
[实施方式2]
图4是表示本发明的其他实施方式（实施方式2）所涉及的陶瓷多层基板的结构的主视剖视图。
该陶瓷多层基板10a包括作为基材层的陶瓷层1、配设于层间的内部导体3、形成于表面的外部导体4、及层间连接用的通孔导体5。另外，配置于不同层的内部导体3和外部导体4经由通孔导体5而彼此电连接。
此外，位于陶瓷多层基板10a的厚度方向的中央区域的、从层叠方向看时彼此重叠的多个内部导体3（3c）是由未特别图示的通孔导体进行连接而形成线圈L的线圈导体。
而且，在该陶瓷多层基板10a中，陶瓷层1例如由铁氧体陶瓷构成。作为铁氧体陶瓷，例如可使用Fe-Ni-Zn-Cu类、Fe-Zn-Cu类、或Fe-Mn-Zn类的组成物。
另外，在该陶瓷多层基板10a中，也可由铁氧体陶瓷构成所有的陶瓷层1，或者，也可由铁氧体陶瓷仅构成用来构成线圈L所位于的部分的陶瓷层，其他陶瓷层由电介质陶瓷或绝缘体陶瓷构成，其中，该线圈L由内部导体3（3c）构成。
此外，在该陶瓷多层基板10a中，在与内部导体3为不同层的、靠近基板表面的层上，配置有含有实质上未烧结的无机材料粉末而成的约束层2，使约束层2从层叠方向看时与构成线圈L的多个内部导体3（3c）相重叠。
此外，在图4中，示出如下状态：在陶瓷多层基板10的表面上通过焊料11安装有表面安装型的电子元器件6a，通过焊球8安装有半导体元件6b。
像本实施方式2的情况那样，对于配置多个线圈导体作为内部导体3（3c）而在内部形成有线圈L的陶瓷多层基板10a的情况，由于同一形状的线圈导体（内部导体）3(3c)配置成在层叠方向上重叠，因此，基板表面的、与配置有线圈导体（内部导体）3(3c)的区域相对应的区域容易隆起而成为凸状，但通过应用本发明，可获得共面性优异的陶瓷多层基板，因此，是有意义的。
另外，本发明并不限于上述实施方式1及2，对于构成陶瓷多层基板的陶瓷层的层数、约束层和内部导体等的配置方式、构成陶瓷层、内部导体、约束层等的材料、陶瓷多层基板的制造工序中的具体条件等，可在发明的范围内施加各种应用，变形。
标号说明
1陶瓷层
2约束层
3、3a、3b、3c内部导体
4外部导体
5通孔导体
6a电子元器件
6b半导体元件
8焊球
10、10a陶瓷多层基板
11焊料
A内部导体重叠区域
L线圈
Claims (9)
1.一种陶瓷多层基板，其特征在于，包括：
层叠的多个陶瓷层；
多个内部导体，该多个内部导体隔着所述陶瓷层进行层叠，配置成从层叠方向看时至少一部分彼此重叠；以及
约束层，该约束层配置在与所述内部导体不同的层，从层叠方向看时该约束层与内部导体重叠区域相重叠，且该约束层的平面面积为所述内部导体重叠区域的平面面积的2倍以下，该约束层形成为包含未烧结的无机材料粉末，该内部导体重叠区域中，从层叠方向看时彼此重叠的所述内部导体中的至少2层相重叠。
2.如权利要求1所述的陶瓷多层基板，其特征在于，
所述约束层的平面面积为所述陶瓷层的平面面积的1/2以下。
3.如权利要求1所述的陶瓷多层基板，其特征在于，
从层叠方向看时，所述约束层配置成覆盖所述内部导体重叠区域的全部。
4.如权利要求2所述的陶瓷多层基板，其特征在于，
从层叠方向看时，所述约束层配置成覆盖所述内部导体重叠区域的全部。
5.如权利要求1～4中任一项所述的陶瓷多层基板，其特征在于，
所述约束层配置在从层叠方向看时要重叠的对象即所述内部导体与基板表面之间的、内部导体与基板表面间的距离较短的部分。
6.如权利要求1～4中任一项所述的陶瓷多层基板，其特征在于，
从层叠方向看时彼此重叠的所述内部导体是线圈导体。
7.如权利要求1～4中任一项所述的陶瓷多层基板，其特征在于，
所述陶瓷层由包含玻璃成分的陶瓷材料形成。
8.一种陶瓷多层基板的制造方法，其特征在于，具备：
(a)制作未烧结的层叠体的工序，该层叠体包括：
包含基板用陶瓷材料粉末的多个基板用陶瓷生片层；
内部导体，该内部导体配置在至少2层的所述基板用陶瓷生片层上，从层叠方向看时至少一部分与配置在其他所述基板用陶瓷生片层上的内部导体相重叠；以及
约束层，该约束层形成在与所述内部导体不同的层，从层叠方向看时该约束层与内部导体重叠区域相重叠，且该约束层的平面面积为所述内部导体重叠区域的平面面积的2倍以下，该约束层包含有在所述基板用陶瓷材料粉末的烧结温度下不会烧结的无机材料粉末，该内部导体重叠区域中，从层叠方向看时彼此重叠的所述内部导体中的至少2层相重叠，
(b)在所述基板用陶瓷材料粉末会烧结、但所述无机材料粉末不会烧结的温度下，将所述未烧结的层叠体进行烧成的工序。
9.如权利要求8所述的陶瓷多层基板的制造方法，其特征在于，
通过将包含所述无机材料粉末的无机材料糊料涂布在所述基板用陶瓷生片层上，来形成所述约束层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010170396 | 2010-07-29 | ||
| JP2010-170396 | 2010-07-29 | ||
| PCT/JP2011/066061 WO2012014692A1 (ja) | 2010-07-29 | 2011-07-14 | セラミック多層基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103039132A CN103039132A (zh) | 2013-04-10 |
| CN103039132B true CN103039132B (zh) | 2016-01-20 |
Family
ID=45529908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180036960.8A Expired - Fee Related CN103039132B (zh) | 2010-07-29 | 2011-07-14 | 陶瓷多层基板及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9380699B2 (zh) |
| JP (1) | JP5382225B2 (zh) |
| CN (1) | CN103039132B (zh) |
| WO (1) | WO2012014692A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6195479B2 (ja) * | 2013-06-21 | 2017-09-13 | 日本特殊陶業株式会社 | 多層セラミック基板およびその製造方法 |
| JP6323047B2 (ja) * | 2014-02-18 | 2018-05-16 | 株式会社村田製作所 | 樹脂多層基板およびその製造方法 |
| WO2017124200A2 (en) * | 2016-01-20 | 2017-07-27 | Jaquet Technology Group Ag | Manufacturing method for a sensing element and sensor device |
| WO2021206019A1 (ja) * | 2020-04-07 | 2021-10-14 | 株式会社村田製作所 | 多層基板およびその製造方法 |
| KR102636727B1 (ko) * | 2023-06-07 | 2024-02-15 | 주식회사 미코세라믹스 | 세라믹 서셉터 및 그 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1477687A (zh) * | 2002-08-23 | 2004-02-25 | 清华大学 | 一种制备零收缩率低温共烧陶瓷多层基板的工艺 |
| CN101772994A (zh) * | 2007-07-26 | 2010-07-07 | 株式会社村田制作所 | 多层陶瓷基板及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508665A (en) * | 1994-10-31 | 1996-04-16 | Motorola, Inc. | Oscillator operable in a high impedance mode |
| US5866240A (en) * | 1997-03-06 | 1999-02-02 | Sarnoff Corporation | Thick ceramic on metal multilayer circuit board |
| US6207234B1 (en) * | 1998-06-24 | 2001-03-27 | Vishay Vitramon Incorporated | Via formation for multilayer inductive devices and other devices |
| US7569162B2 (en) * | 2003-11-14 | 2009-08-04 | Murata Manufacturing Co., Ltd. | Electrically conductive paste and multilayer ceramic substrate |
| JPWO2005067359A1 (ja) | 2003-12-26 | 2007-07-26 | 株式会社村田製作所 | セラミック多層基板 |
| CN100553413C (zh) * | 2005-05-12 | 2009-10-21 | 株式会社村田制作所 | 多层陶瓷基板 |
| JP4840447B2 (ja) * | 2006-06-14 | 2011-12-21 | 株式会社村田製作所 | 積層型セラミック電子部品 |
| JP2007335732A (ja) * | 2006-06-16 | 2007-12-27 | Ngk Spark Plug Co Ltd | 多層セラミック基板の製造方法 |
| JP2008135523A (ja) * | 2006-11-28 | 2008-06-12 | Kyocera Corp | 多層基板およびその製造方法 |
| US20090116662A1 (en) * | 2007-11-06 | 2009-05-07 | Fortemedia, Inc. | Audio processing method and system |
| JP2009181987A (ja) | 2008-01-29 | 2009-08-13 | Kyocera Corp | セラミック多層基板の製造方法 |
-
2011
- 2011-07-14 WO PCT/JP2011/066061 patent/WO2012014692A1/ja active Application Filing
- 2011-07-14 JP JP2012526417A patent/JP5382225B2/ja not_active Expired - Fee Related
- 2011-07-14 CN CN201180036960.8A patent/CN103039132B/zh not_active Expired - Fee Related
-
2013
- 2013-01-28 US US13/751,358 patent/US9380699B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1477687A (zh) * | 2002-08-23 | 2004-02-25 | 清华大学 | 一种制备零收缩率低温共烧陶瓷多层基板的工艺 |
| CN101772994A (zh) * | 2007-07-26 | 2010-07-07 | 株式会社村田制作所 | 多层陶瓷基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103039132A (zh) | 2013-04-10 |
| JP5382225B2 (ja) | 2014-01-08 |
| US9380699B2 (en) | 2016-06-28 |
| US20140036467A1 (en) | 2014-02-06 |
| JPWO2012014692A1 (ja) | 2013-09-12 |
| WO2012014692A1 (ja) | 2012-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100383378B1 (ko) | 모놀리식 세라믹 기판, 이의 제조 방법 및 설계 방법, 및전자 장치 | |
| JP6214930B2 (ja) | 多層配線基板 | |
| KR101532114B1 (ko) | 적층 세라믹 전자부품 | |
| KR20110083624A (ko) | 세라믹 적층 부품과 그 제조 방법 | |
| JP4597585B2 (ja) | 積層電子部品及びその製造方法 | |
| CN103039132B (zh) | 陶瓷多层基板及其制造方法 | |
| JP4277275B2 (ja) | セラミック積層基板および高周波電子部品 | |
| JP2006140537A (ja) | 配線基板およびその製造方法 | |
| CN105144856B (zh) | 多层布线基板及其制造方法、以及探针卡用基板 | |
| WO2014156393A1 (ja) | 絶縁性セラミックペースト、セラミック電子部品およびその製造方法 | |
| JP3818030B2 (ja) | 多層基板の製造方法 | |
| JP2008041828A (ja) | 積層電子部品 | |
| JP3981270B2 (ja) | 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法 | |
| JP2005268672A (ja) | 基板 | |
| JP5457207B2 (ja) | 基板内蔵用部品及びその製造方法並びに配線基板 | |
| US7646578B2 (en) | Filter circuit and filter device | |
| JP4765330B2 (ja) | 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法 | |
| JP2007173651A (ja) | 積層セラミックコンデンサ、コンデンサ内蔵多層配線基板、および積層電子装置 | |
| JP2002232142A (ja) | 多層配線基板およびその製造方法 | |
| JP5230565B2 (ja) | 配線基板 | |
| JP2012156314A (ja) | 多層配線基板 | |
| JP2004146818A (ja) | セラミック積層基板および高周波電子部品 | |
| JP5668370B2 (ja) | セラミック電子部品、及びその製造方法 | |
| JP2735746B2 (ja) | 誘電体磁器組成物及び多層アルミナ質配線基板並びに半導体素子収納用パッケージ | |
| JP2002015620A (ja) | 導体組成物およびこれを用いた配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160120 Termination date: 20210714 |