[go: up one dir, main page]

CN103022014A - 具有天线的封装模块构造及其制造方法 - Google Patents

具有天线的封装模块构造及其制造方法 Download PDF

Info

Publication number
CN103022014A
CN103022014A CN2012104372396A CN201210437239A CN103022014A CN 103022014 A CN103022014 A CN 103022014A CN 2012104372396 A CN2012104372396 A CN 2012104372396A CN 201210437239 A CN201210437239 A CN 201210437239A CN 103022014 A CN103022014 A CN 103022014A
Authority
CN
China
Prior art keywords
antenna
substrate
package module
circuit substrate
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012104372396A
Other languages
English (en)
Inventor
曹登揚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2012104372396A priority Critical patent/CN103022014A/zh
Publication of CN103022014A publication Critical patent/CN103022014A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Details Of Aerials (AREA)

Abstract

本发明是具有天线的封装模块结构及其制造方法。公开一种具有天线的封装模块构造，所述封装模块构造包含：一封装模块，包含：一电路基板，具有一上表面及一第一侧面；至少一芯片，设置于所述电路基板的上表面；一封胶体，覆盖所述电路基板的部分上表面及所述芯片；一基板馈入点，裸露于所述电路基板的所述第一侧面；及一基板接地点，裸露于所述第一侧面；以及一立体盘绕天线，包含：一天线本体，具有一立体迂回绕线形状，以盘绕固定于所述封装模块的封胶体及电路基板上；一天线馈入点，电性连接所述基板馈入点；及一天线接地点，电性连接所述基板接地点。

Description

具有天线的封装模块构造及其制造方法
技术领域
本发明是有关于一种封装模块构造及其制造方法，特别是有关于一种用以发射/接收电磁波及改善散热性能的具有天线的封装模块构造及其制造方法。
背景技术
现今，随着高度整合性模块的发展，无线通讯的封装模块通常整合了多个芯片及电子组件在同一封装基板上，其中包含无线通讯芯片及功率放大器(power amplifier)在内，因此，整个封装内的功率消耗量大幅增加，通常，芯片封装时必须搭配散热片以排除芯片及功率放大器操作时所带来的热能，以避免产生过热的情况进而导致操作芯片及功率放大器的损坏。而天线通讯系统中最前端的组件-天线，则通常另外安置于模块之外，例如以物理沉积或电镀方式形成一薄金属层于封胶体外表面上做为天线。
再者，关于天线与封装模块之间的连接，例如天线的馈入(feed-in)与接地(grounding)等，主要是靠导通孔(via hole)来穿过封胶体以电性连接到封装基板上对应的接点，换言之，必须再加上封胶钻孔与电镀填孔的两道手续，而这些手续的精确度问题也提高了制作成本。另外，在物理沉积或电镀工艺制作薄金属层的天线于封装模块的表面时，需要另外的光掩膜以图案化薄金属层形成天线，然而光掩膜的使用会增加制作成本，还会有沉积厚度不均或形状不一致等问题。此外，以上述工艺制作的天线图案于封装模块的表面，只有一个二维的平面，故提供的散热效果较差。
故，有鉴于发射/接收电磁波及散热的需要，天线与封装模块之间的连接容易度问题以及无线通讯的封装模块的小型化趋势等，有必要提供一种更能兼顾发射/接收电磁波及改善散热性能的具有天线的封装模块构造及其制造方法，以解决现有技术所存在的问题。
发明内容
有鉴于此，本发明提供一种具有天线的封装模块构造及其制造方法，以解决现有技术所存在的发射/接收电磁波及散热问题。
本发明的主要目的在于提供一种具有天线的封装模块构造及其制造方法，其利用立体盘绕天线具有一预制成型的S形立体迂回绕线形状，以表面固定技术设置于封装模块的外表面，以增加天线的总长度及总表面积，进而同时提升发射/接收电磁波及散热的效能。
为达成本发明的前述目的，本发明一实施例提供一种具有天线的封装模块构造，其中所述封装模块构造包含：一封装模块及一立体盘绕天线。所述封装模块包含：一电路基板，具有一上表面及一第一侧面；至少一芯片；一封胶体；一基板馈入点，及一基板接地点。所述芯片设置于所述电路基板的上表面。所述封胶体覆盖所述电路基板的部分上表面及所述芯片。所述基板馈入点裸露于所述电路基板的所述第一侧面。所述基板接地点裸露于所述第一侧面。所述立体盘绕天线包含：一天线本体；一天线馈入点，及一天线接地点。所述天线本体具有一立体迂回绕线形状，以盘绕固定于所述封装模块的封胶体及电路基板。所述天线馈入点电性连接所述基板馈入点。所述天线接地点电性连接所述基板接地点。
再者，本发明另一实施例提供另一种具有天线的封装模块构造的制造方法，其中所述制造方法包含步骤：提供一封装模块，其具有一电路基板、至少一芯片、一封胶体、一基板馈入点及一基板接地点，其中所述基板馈入点及基板接地点裸露于所述电路基板的一第一侧面；提供一立体盘绕天线，其具有一天线本体、一天线馈入点及一天线接地点，所述天线本体具有一立体迂回绕线形状；以及通过表面固定技术将所述天线本体盘绕固定组装在所述封装模块的封胶体及电路基板，其中所述天线馈入点电性连接所述基板馈入点，及所述天线接地点电性连接所述基板接地点。
与现有技术相比较，本发明的具有天线的封装模块构造及其制造方法，这样所述天线不但同时具有发射/接收电磁波及散热的效能，也可简化所述天线与封装模组的接合组装过程。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1A是本发明一实施例封装模块构造的立体图。
图1B是本发明一实施例封装模块构造的剖视图(沿y-z平面)。
图1C是本发明一实施例封装模块构造的剖视图(沿x-z平面)。
图2是本发明另一实施例封装模块构造的接合放大图(沿y-z平面)。
图3A-3D是本发明一实施例制造方法各步骤的剖面示意图。
图4是本发明另一实施例制造方法的表面固定步骤的剖面示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如「上」、「下」、「顶」、「底」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」、「周围」、「中央」、「水平」、「横向」、「垂直」、「纵向」、「轴向」、「径向」、「最上层」或「最下层」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1A所示，本发明一实施例的封装模块构造主要包含一封装模块1及一立体盘绕天线2。所述封装模块1包含一电路基板10及一封胶体12。所述电路基板10具有一上表面、一第一侧面、一第二侧面及一第三侧面，在图1A中，所述第一侧面与所述第二侧面相对设置，而所述第一侧面与所述第三侧面相邻设置，所述第一侧面与所述第二侧面例如指前、后二侧面，所述第一侧面与所述第三侧面例如指左、右二侧面。所述封胶体12覆盖所述电路基板10的上表面及设置于所述上表面的各式电子组件，例如一芯片11(未示于图中，示于图1B中)。所述封胶体12使用模塑化合物(molding compound)，例如：环氧树酯(epoxy resin)，经由注模成型，以保护所述电路基板10及所述芯片11，避免受到外力侵害、氧化等等。
再者，所述立体盘绕天线2包含一天线本体20，所述天线本体20具有一预制成型的立体迂回绕线形状，例如是S形的立体迂回绕线形状，以盘绕固定于所述封装模块的封胶体12及电路基板10。在本实施例中，所述天线本体20包含：多个侧枝区段201、多个顶枝区段202、多个底枝区段203及一末枝区段204。所述多个侧枝区段201沿一第一维方向(z)设置于所述封胶体12及所述电路基板10的第一侧面与第二侧面。所述多个顶枝区段202沿一第二维方向(y)设置于所述封胶体12的上表面，并分别与所述侧枝区段201相连接。所述多个底枝区段203沿一第三维方向(x)设置于所述电路基板10的第一侧面与第二侧面，以连接一部份相邻的所述侧枝区段201，例如连接第二及第三个的所述侧枝区段201。所述末枝区段204沿所述第二维方向(y)设置于所述封胶体12及电路基板10的第三侧面(如右侧面)，并与最后一个的所述底枝区段203相连接，因此构成一S形立体迂回绕线形状，其中所述第一维方向(z)、第二维方向(y)及第三维方向(x)彼此垂直且共同构成一个传统三维座标系统；所述多个侧枝区段201可用来支撑所述多个顶枝区段202，各所述侧枝区段201与所述顶枝区段202的夹角均约为90度，所述侧枝区段201可用来支撑所述多个顶枝区段202且夹住所述封装模块1的第一侧面与第二侧面，以固定于所述封装模块1上。所述多个顶枝区段202、多个底枝区段203及所述末枝区段204除了主要用以发射/接收电磁波外，也可用来增加散热表面积，与用来夹住所述封装模块1的第一、第二及第三侧面，以固定于所述封装模块1上。
在本实施例中，所述天线本体20的各区段具有相同截面积厚度，其截面积厚度可以增加，但设计时应该考量所述封装模块1应该轻薄短小的原则及限制(特别是沿z-方向)，所述天线本体20的各区段的截面形状例如为方形、矩形、圆形，或也可以是其他截面形状(如正多边形或星形)或厚度以同时改善发射/接收电磁波效能，与增加散热表面积，并且达成夹住固定所述封装模块1的目的。所述天线本体20的材质为各种金属或合金，例如为铜或其合金，并可在其外表面镀上镍等抗氧化层。
请参照图1B所示，本发明一实施例的封装模块构造沿着y-z平面的剖视图中，可更清楚看见所述封装模块1，还包含至少一芯片11；一基板馈入点13；一基板接地点14，以及一被动组件15。所述芯片11例如为无线通讯芯片，所述芯片11设置于所述电路基板10的上表面。所述基板馈入点13裸露于所述电路基板10的第一侧面(如前侧面)。所述基板接地点14裸露于所述第一侧面并邻近于所述基板馈入点13。所述被动组件15设置于所述电路基板10的上表面，并电性连接于所述芯片11。所述电路基板10的上表面及下表面各包含多个焊垫101、101’，且上表面未有所述多个焊垫101的地方还设置有一102阻焊层。此外，所述电路基板10的内部可以包含：至少一内电路层104、至少一介电层105及至少一导通孔106。所述至少一内电路层104及至少一介电层105相互交替堆迭。所述至少一介电层105包覆所述内电路层104。所述至少一导通孔106位于所述介电层105内，使得所述内电路层104之间，或所述内电路层104与所述焊垫101、101’之间形成电性连接。在本实施例中，所述基板馈入点13为所述电路基板10上表面侧边的一焊垫101(或所述内电路层104侧边的一裸露电路)，所述基板接地点14为所述电路基板10的内电路层104侧边的一裸露电路(与所述下表面的一焊垫101’电性连接以达成接地的目的)。再者，所述芯片11与所述多个焊垫101之间通过导线103形成电性连接，及所述被动组件15的端子与所述多个焊垫101之间可透过锡球或预焊料形成电性连接。
如图1B所示，所述立体盘绕天线2还包含一天线馈入点21、一天线接地点22、一第一表面固定焊料31及一第二表面固定焊料32。所述天线馈入点21以表面固定技术(surface mount technology，SMT)电性连接所述基板馈入点13。所述天线接地点22亦以表面固定技术电性连接所述基板接地点14。例如，所述基板馈入点13及天线馈入点22之间通过所述第一表面固定焊料31电性连接。所述基板接地点14及天线接地点22之间通过所述第二表面固定焊料32电性连接。所述第一表面固定焊料31及第二表面固定焊料32可为锡膏。并且从图1B中可看到所述立体盘绕天线2的天线本体20中的多个顶枝区段202的其中一个，与所述多个侧枝区段201的其中两个形成一倒U字型，跨接在所述封装模块1的上表面、第一侧面与第二侧面，因此，也可以用以夹住以固定所述封装模块1。而所述多个顶枝区段202与所述多个侧枝区段201主要用以发射/接收电磁波。
请参照图1C所示，本发明一实施例的封装模块构造沿着x-z平面的剖视图中，可看到所述立体盘绕天线2的天线本体20中的多个顶枝区段202与末枝区段204，分别在所述封装模块1的上表面及第三侧面(右侧面)。所述末枝区段204除了用以发射/接收电磁波外，还可以增加散热表面积，与夹住以固定所述封装模块1。
请参照图2所示，本发明另一实施例的封装模块构造沿着y-z平面的局部放大图中，大致沿用相同于图1A至1C的元件名称及图号，但所述基板馈入点13及基板接地点14分别为一导电插槽；所述天线馈入点21及天线接地点22分别为一导电插销。所述基板馈入点13及基板接地点14(导电插槽)各包含：一长形插槽131、141；一球形卡孔132、142，以及一导电薄层133、143。所述长形插槽131、141具有一入口端及一末端。所述球形卡孔132、142位于所述长形插槽131、141的所述末端，并与所述长形插槽131、141相连通。所述导电薄层133、143形成于所述长形插槽131、141及所述球形卡孔132、142的内壁上。所述导电薄层133、143的硬度小于所述导电插销的硬度。所述导电薄层133、143的材质例如为锡或其合金。
再者，所述天线馈入点21及天线接地点22(导电插销)各包含：一长形插销211、221及一球形卡销212、222，所述长形插销211、221具有一前端及一末端，所述末端固设于所述天线本体20靠近所述导电插槽的一表面(即内表面)上。所述球形卡销212、222一体连接于所述长形插销211、221的前端。所述导电插销的材质例如为铜或其合金。利用所述导电插槽13、14及导电插销21、22的对应组装配置，所述封装模块1及所述立体盘绕天线2可利用表面组装技术(SMT)工艺方式彼此卡接，因此不需要另外设计复杂的组装方法，所以可以简化组装步骤的复杂度，并能达到降低成本的目的。
请参照图3A-3D所示，本发明一实施例提供一种具有天线的封装模块构造的制造方法，其中所述制造方法包含步骤：
如图3A所示，提供一电路基板10，其提供一基板馈入点13及一基板接地点14，其中所述电路基板10的上表面及下表面各包含多个焊垫101、101’，且上表面未有所述多个焊垫101的地方设置有一阻焊层102，此外，所述电路基板10的内部包含至少一内电路层104；至少一介电层105包覆所述内电路层104，以及至少一导通孔106位于所述介电层105内，使得所述内电路层104之间，或所述内电路层104与所述焊垫101、101’之间电性连接。所述基板馈入点13及基板接地点14裸露于所述电路基板10的第一侧面，为减少电性连接的复杂度，所述基板馈入点13及所述基板接地点14可以相邻设置于所述电路基板的第一侧面。
如图3B所示，可利用黏胶或胶带将至少一芯片11及至少一被动组件15黏接至所述电路基板10的上表面的一阻焊层102上，再以打线机(wire bondcapillary)打上导线103，使得所述芯片11电性连接于所述多个焊垫101，但不以此为限，亦可利用焊锡将所述芯片11电性连接于所述多个焊垫101。再以焊锡将所述被动组件15的端子电性连接于所述多个焊垫101上。
如图3C所示，灌入一封胶体12，其中所述封胶体12使用模塑化合物(molding compound)，例如：环氧树酯(epoxy resin)，经由注模成型，以包覆保护所述电路基板10的部分上表面及所述芯片11与被动组件15，避免受到外力侵害、氧化等等。
如图3D所示，提供一立体盘绕天线2，其具有一天线本体20、一天线馈入点21及一天线接地点22，所述天线本体20具有一立体迂回绕线形状，例如是S形立体迂回绕线形状，以及通过表面固定技术(SMT)将所述天线本体20盘绕固定组装在所述封装模块1的封胶体12及电路基板10，其中所述天线馈入点21电性连接所述基板馈入点13，及所述天线接地点22电性连接所述基板接地点14(如图3D所示)，其中电性连接方式可以是透过所述第一及第二表面固定焊料31、32，如锡膏，使得成组的馈入点或接地点的金属互相接合，因此所述封装模块1及所述立体盘绕天线2可利用表面组装技术(SMT)工艺方式彼此卡接，不需要另外开发复杂的组装方法，所以可以简化组装步骤的复杂度，并能达到降低成本的目的。
或者，如图4所示，所述基板馈入点13及基板接地点14也可以是成组的导电插槽，所述天线馈入点21及天线接地点22也可以是成组的导电插销，导电插槽可以与导电插销相互卡接。利用所述导电插槽及导电插销的对应组装配置，所述封装模块1及所述立体盘绕天线2可利用表面组装技术(SMT)工艺方式彼此卡接，因此不需要另外开发复杂的组装方法，所以同样可以简化组装步骤的复杂度，并能达到降低成本的目的。
如上所述，相较于现有具有天线的封装模块构造，虽能发射/接收电磁波，却需花费额外的工艺以制作并组装，需要较高成本并无法有良好散热效果等缺点，本发明所揭示所述具有天线的封装模块构造通过一S形立体迂回绕线形状，其确实可以有效提高散热效果，并采用表面组装技术(SMT)工艺方式，进而提高接合容易性。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (10)

1.一种具有天线的封装模块构造，其特征在于：所述封装模块构造包含：
一封装模块，包含：
一电路基板，具有一上表面及一第一侧面；
至少一芯片，设置于所述电路基板的上表面；
一封胶体，覆盖所述电路基板的部分上表面及所述芯片；
一基板馈入点，裸露于所述电路基板的所述第一侧面；及
一基板接地点，裸露于所述第一侧面；以及
一立体盘绕天线，包含：
一天线本体，具有一立体迂回绕线形状，以盘绕固定于所述封装模块的封胶体及电路基板；
一天线馈入点，电性连接所述基板馈入点；及
一天线接地点，电性连接所述基板接地点。
2.如权利要求1所述的具有天线的封装模块构造，其特征在于：所述天线本体包含：
多个侧枝区段，沿一第一维方向设置于所述封胶体及所述电路基板的所述第一侧面以及与所述第一侧面相对的第二侧面；
多个顶枝区段，沿一第二维方向设置于所述封胶体的上表面，并分别与所述侧枝区段相连接；以及
多个底枝区段，沿一第三维方向设置于所述电路基板的所述第一侧面以及与所述第一侧面相对的第二侧面，以连接一部份相邻的所述侧枝区段。
3.如权利要求2所述的具有天线的封装模块构造，其特征在于：所述天线本体另包含：
一末枝区段，沿所述第二维方向设置于所述封胶体及与电路基板的第一侧面相邻的第三侧面，并与最后一个的所述底枝区段相连接。
4.如权利要求1所述的具有天线的封装模块构造，其特征在于：所述基板馈入点及天线馈入点之间另包含一第一表面固定焊料；所述基板接地点及天线接地点之间另包含一第二表面固定焊料。
5.如权利要求1所述的具有天线的封装模块构造，其特征在于：所述基板馈入点及基板接地点分别为一导电插槽；所述天线馈入点及天线接地点分别为一导电插销。
6.如权利要求5所述的具有天线的封装模块构造，其特征在于：所述导电插槽包含：
一长形插槽，具有一入口端及一末端；
一球形卡孔，位于所述长形插槽的所述末端，并与所述长形插槽相连通；以及
一导电薄层，形成于所述长形插槽及所述球形卡孔的内壁上。
7.如权利要求6所述的具有天线的封装模块构造，其特征在于：所述导电薄层的硬度小于所述导电插销的硬度。
8.如权利要求7所述的具有天线的封装模块构造，其特征在于：所述导电薄层的材质为锡或其合金。
9.如权利要求5所述的具有天线的封装模块构造，其特征在于：所述导电插销包含：
一长形插销，具有一前端及一末端，所述末端固设于所述天线本体靠近所述导电插槽的一表面上；以及
一球形卡销，一体连接于所述长形插销的前端。
10.一种具有天线的封装模块构造的制造方法，其特征在于：所述制造方法包含步骤：
提供一封装模块，其具有一电路基板、至少一芯片、一封胶体、一基板馈入点及一基板接地点，其中所述基板馈入点及基板接地点裸露于所述电路基板的一第一侧面；
提供一立体盘绕天线，其具有一天线本体、一天线馈入点及一天线接地点，所述天线本体具有一立体迂回绕线形状；以及
通过表面固定技术将所述天线本体盘绕固定组装在所述封装模块的封胶体及电路基板，其中所述天线馈入点电性连接所述基板馈入点，及所述天线接地点电性连接所述基板接地点。
CN2012104372396A 2012-11-06 2012-11-06 具有天线的封装模块构造及其制造方法 Pending CN103022014A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012104372396A CN103022014A (zh) 2012-11-06 2012-11-06 具有天线的封装模块构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012104372396A CN103022014A (zh) 2012-11-06 2012-11-06 具有天线的封装模块构造及其制造方法

Publications (1)

Publication Number Publication Date
CN103022014A true CN103022014A (zh) 2013-04-03

Family

ID=47970434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012104372396A Pending CN103022014A (zh) 2012-11-06 2012-11-06 具有天线的封装模块构造及其制造方法

Country Status (1)

Country Link
CN (1) CN103022014A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI549359B (zh) * 2014-12-10 2016-09-11 矽品精密工業股份有限公司 電子組件
WO2017193592A1 (zh) * 2016-05-13 2017-11-16 华为技术有限公司 设置有天线的集成电路封装装置及其制造方法
CN108054163A (zh) * 2017-01-13 2018-05-18 日月光半导体制造股份有限公司 半导体封装设备
CN111786702A (zh) * 2020-07-10 2020-10-16 歌尔科技有限公司 一种nfc模组及可穿戴设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1279521A (zh) * 1999-06-24 2001-01-10 株式会社村田制作所 表面安装天线和使用它的通信设备
CN2884558Y (zh) * 2006-02-16 2007-03-28 哗裕实业股份有限公司 无线讯号传输用的天线结构
TW200933758A (en) * 2008-01-17 2009-08-01 En-Min Jow Semiconductor package with antenna and manufacture method thereof
CN102044532A (zh) * 2010-09-16 2011-05-04 日月光半导体制造股份有限公司 无线通信模块及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1279521A (zh) * 1999-06-24 2001-01-10 株式会社村田制作所 表面安装天线和使用它的通信设备
CN2884558Y (zh) * 2006-02-16 2007-03-28 哗裕实业股份有限公司 无线讯号传输用的天线结构
TW200933758A (en) * 2008-01-17 2009-08-01 En-Min Jow Semiconductor package with antenna and manufacture method thereof
CN102044532A (zh) * 2010-09-16 2011-05-04 日月光半导体制造股份有限公司 无线通信模块及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI549359B (zh) * 2014-12-10 2016-09-11 矽品精密工業股份有限公司 電子組件
WO2017193592A1 (zh) * 2016-05-13 2017-11-16 华为技术有限公司 设置有天线的集成电路封装装置及其制造方法
US11049823B2 (en) 2016-05-13 2021-06-29 Huawei Technologies Co., Ltd. Integrated circuit package apparatus deployed with antenna and method for manufacturing integrated circuit package apparatus
CN108054163A (zh) * 2017-01-13 2018-05-18 日月光半导体制造股份有限公司 半导体封装设备
CN108054163B (zh) * 2017-01-13 2019-09-06 日月光半导体制造股份有限公司 半导体封装设备
CN111786702A (zh) * 2020-07-10 2020-10-16 歌尔科技有限公司 一种nfc模组及可穿戴设备

Similar Documents

Publication Publication Date Title
US10170458B2 (en) Manufacturing method of package-on-package structure
US7550857B1 (en) Stacked redistribution layer (RDL) die assembly package
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
US11134570B2 (en) Electronic module with a magnetic device
US6900527B1 (en) Lead-frame method and assembly for interconnecting circuits within a circuit module
US11942263B2 (en) Supportable package device and package assembly
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
CN102341899A (zh) 具有多种ic封装构造的无引线阵列塑料封装
US20180374827A1 (en) Semiconductor assembly with three dimensional integration and method of making the same
US8125061B2 (en) Semiconductor package and method of manufacturing the same
CN103022014A (zh) 具有天线的封装模块构造及其制造方法
CN102412225B (zh) Bga半导体封装及其制造方法
US20050263311A1 (en) Method and apparatus for stacking electrical components using outer lead portions and exposed inner lead portions to provide interconnection
KR20120056624A (ko) 반도체 패키지
JP6093093B2 (ja) 半導体モジュール
US20160172762A1 (en) Electronic module
US20090001529A1 (en) Package stacking using unbalanced molded tsop
CN111739876B (zh) 封装天线结构、其制作方法和电子设备
TWM540449U (zh) 多功能系統級封裝的堆疊結構（一）
US8084847B2 (en) Prefabricated lead frame and bonding method using the same
US20090004783A1 (en) Method of package stacking using unbalanced molded tsop
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
CN109768023A (zh) 具有表面安装结构的扁平无引线封装体
JP2009088557A (ja) 半導体装置
CN202651098U (zh) 半导体封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130403