CN103021470A - 取样相位校正方法和使用此取样相位校正方法的储存系统 - Google Patents
取样相位校正方法和使用此取样相位校正方法的储存系统 Download PDFInfo
- Publication number
- CN103021470A CN103021470A CN2011102822454A CN201110282245A CN103021470A CN 103021470 A CN103021470 A CN 103021470A CN 2011102822454 A CN2011102822454 A CN 2011102822454A CN 201110282245 A CN201110282245 A CN 201110282245A CN 103021470 A CN103021470 A CN 103021470A
- Authority
- CN
- China
- Prior art keywords
- storage device
- sampling phase
- command signal
- data
- device controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/10—Monitoring; Testing of transmitters
- H04B17/11—Monitoring; Testing of transmitters for calibration
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种取样相位校正方法和使用此取样相位校正方法的储存系统,该方法包含:使一储存装置控制器传送一第二命令信号,来读取一储存装置内的一内容;根据该内容,使该储存装置控制器传送一第一命令信号及具有一第三取样相位的一第三数据信号给该储存装置;以及根据该储存装置相对应该第一命令信号及该第三数据信号所响应给该储存装置控制器的一响应信息,来判断该储存装置控制器对该储存装置的数据传输是否有错误,以判断该第三取样相位是否恰当;其中,该第二命令信号使用一第二时钟来传送,该第一命令信号使用一第一时钟来传送,该第二时钟慢于该第一时钟。
Description
技术领域
本发明涉及取样相位校正方法以及使用此取样相位校正方法的储存系统,特别涉及自储存装置控制器写入数据至储存装置时的取样相位校正方法以及使用此取样相位校正方法的储存系统。
背景技术
一般来说,一个SD(Secure Digital)储存装置会包含一SD卡控制器以及一SD存储卡。两者间的主要通信信号有:时钟信号(CLK)、命令信号(CMD)和数据信号(DAT)。根据SD卡的规格,命令信号和数据信号需要在时钟信号(由控制器提供)的同步下发送和接收。亦即要保证命令信号与数据信号两者与时钟信号间存在一定的相位(Phase)关系,否则会导致传输不正确,进而造成控制器与SD存储卡通信失败。图1绘示了现有技术中数据取样的示意图。如图1所示,当接收端的采样点在“10”时的相位是最佳的,而“0”、“1”、“n-1”、“n”时是最差的并且很可能造成数据取样错误。
一般而言,储存装置中会有两个影响数据传输准确度的因素。其中一个是数据传输速度,当数据传输越快,有效数据采样范围(如图1中的有效数据区域)就越小,也就越容易造成传输双方取样数据的错误。然而,随着SD存储卡速度的提高(举例来说,SD3.0卡规范中引入UHS-I传输模式,时钟信号频率最高可达208MHz),有效数据的取样范围就会变小,取样点稍有偏差就容易会造成数据取样错误。另一个则是信号传输路径,随着电路板间的信号传输线长度和阻抗等的不同,命令信号、数据信号和时钟信号等相位关系就会随着这些应用环境的不同而有所差异,亦容易造成信息传输错误。
图2绘示了现有技术之SD储存装置以及此SD储存装置写入数据(TX)和读取数据(RX)的示意图。如图2所示,SD储存装置包含了SD卡控制器201以及SD存储卡205。而信号的传输在“写入”数据和“读取”数据这两种模式中会有不一样的处理方式。在写入数据的流程中,时钟信号、命令信号以及数据信号都是同向的,因此相位上比较好掌控。然而,在实际运用上,当传输速度较高时,很容易因为电路板的布线或阻抗等环境因素造成传输质量不佳进而造成传输失败。因此实际上很难用同一个固定的相位在不同的环境下作稳定传输。然而,SD规范中并没有提出修正此类问题的机制。
而在读取数据过程中,时钟/命令信号由SD卡控制器先送给SD存储卡,SD存储卡在收到时钟/命令信号之后才会响应对应的数据。SD卡控制器从送出时钟/命令信号到收到SD存储卡送出的命令/数据的延迟时间为2*(Tpad+Tpcb),其中Tpad为SD卡控制器201内部的信号延迟加上连接垫(如202、204)所造成的信号延迟,而Tpcb为印刷电路板线路203所造成的信号延迟。这些延迟时间会随着电路板、连接垫的不同甚至温度等环境因素而变得不可预测,如果再加上前述的有效数据范围因为时钟频率变高而变小的效应,那就很容易使得SD卡控制器无法接收到SD存储卡所送出的正确数据。SD 3.0规格有提出一方法来改善此类问题,其利用一命令信号CMD19来执行相关的测试,以判断目前采用的信号采样相位是否可以正确读取数据。然而SD储存装置在DDR传输模式并下没有支持CMD19,因此无法利用CMD19执行相关的测试。除此之外,无论是写入数据或是读取数据的相位测试,都必须建立在命令信号可以正确接收的基础上。然而,SD 3.0规格及相关技术并未留意到命令信号是否可正确接收的问题。
发明内容
因此,本发明的一目的为提供一种用于写入数据的取样相位校正方法。
本发明的另一目的为提供一种命令信号的取样相位校正方法。
本发明的又一目的为提供一种用于读取数据的取样相位校正方法。
本发明的一实施例揭露了一种取样相位校正方法,包含:使一储存装置控制器传送一第二命令信号,来读取一储存装置内的一内容;根据该内容,使该储存装置控制器传送一第一命令信号及具有一第三取样相位的一第三数据信号给该储存装置;以及根据该储存装置相对应该第一命令信号及该第三数据信号所响应给该储存装置控制器的一响应信息,来判断该储存装置控制器对该储存装置的数据传输是否有错误,以判断该第三取样相位是否恰当;其中,该第二命令信号使用一第二时钟来传送,该第一命令信号使用一第一时钟来传送,该第二时钟慢于该第一时钟。
本发明的又一实施例揭露了一种取样相位校正方法,该取样相位校正方法包含:使一储存装置控制器传送一第三命令信号给一储存装置;通过改变该第三命令信号的高低两位准的时间周期及根据该储存装置相对应该第三命令信号对该储存装置控制器的响应,来选取一命令取样相位;使一储存装置控制器传送具有该命令取样相位的一第一命令信号给一储存装置;经由一命令信号线,该储存装置响应一响应信息给该储存装置控制器;经由一数据线,该储存装置传送具有一第三取样相位的一第三数据信号给该储存装置控制器以作为一第三接收数据;以及根据该响应信息以及该第三接收数据来判断该储存装置控制器是否正确的自该储存装置接收信号,从而判断该第三取样相位是否恰当。
本发明的又一实施例揭露了一种储存系统,包含:一储存装置;以及一储存装置控制器,传送一第二命令信号来读取一储存装置内的一内容,且根据该内容传送一第一命令信号及具有一第三取样相位的一第三数据信号给该储存装置,该储存装置控制器还根据该储存装置所响应的一响应信息,来判断该储存装置控制器对该储存装置的数据传输是否有错误,以判断该第三取样相位是否恰当;其中,该储存装置控制器使用一第二时钟来传送该第二命令信号,并使用一第一时钟来传送该第一命令信号,该第二时钟慢于该第一时钟。
根据上述的实施例,本发明提供了写入数据的取样相位校正方法来改善现有技术中未对写入数据时的取样相位进行校正的缺点。还提供了命令信号的取样相位校正方法以及读取数据的取样相位校正方法,让数据无论是写入或读取时,都能更为精确。
附图说明
图1绘示了现有技术中数据取样的示意图。
图2绘示了现有技术中SD储存装置写入数据和读取数据的示意图。
图3绘示了根据本发明的实施例的命令信号取样相位校正方法的示意图。
图4绘示了根据本发明的实施例的命令信号取样相位校正方法的流程图。
图5绘示了现有技术中,时钟信号、命令信号以及数据信号的关系示意图。
图6绘示了根据本发明的实施例的用于写入数据的取样相位校正方法的流程图。
图7绘示了根据本发明的实施例的用于读取数据的取样相位校正方法的流程图。
图8绘示了根据本发明的实施例的如何挑选较佳的取样相位的示意图。
图9绘示了根据本发明的实施例的SD储存装置的示意图。
主要组件符号说明
201SD卡控制器 203印刷电路板线路
205SD存储卡 901工作周期调整单元
具体实施方式
在以下的实施例中,本发明分别提出了命令信号(CMD)的取样相位校正方法、数据写入(传输(TX))时的数据取样相位校正方法以及数据读取(接收(RX))时的数据取样相位校正方法。熟知此项技艺者当可根据以下的教示进行各种校正方法的组合或润饰,此类变化均应在本发明所涵盖的范围之内。
图3绘示了根据本发明的实施例的命令信号取样相位校正方法的示意图。在现有技术中,命令信号的工作周期(duty cycle)皆为50%(亦即命令信号的低位准和高位准的时间周期相当),如命令信号A。如此一来,无论是利用相位0-N中的哪一个来取样,都会得到相同的结果,因此无从分辨相位0-N的好坏。因此,在本发明的一实施例中,将命令信号的工作周期调整为不等于50%,如命令信号B。如此,可以让相位取样结果有所差异。以图3所示的命令信号B为例,相位N-2至N便为较不好的相位,因此将其从可选择的相位中去除,如此可以确保命令信号传送时,以较好的相位来取样进行。在一实施例中,命令信号可用CMD13来实现。根据SD规范,当SD存储卡发现收到的命令有CRC的错误时,将不会对该命令进行响应(Response)。响应的起始位为“0”,因此SD卡控制器可以在一定时间内检查命令信号传收线上是否收到“0”,从而判定当时的相位是否可以让SD存储卡接受到正确的CMD13。
图4绘示了根据本发明的实施例的命令信号取样相位校正方法的流程图。如图4所示,其包含了:
步骤401
开始相位校正流程。
步骤403
从SD卡控制器传送CMD13给SD存储卡。如前所述,步骤403中的CMD13的工作周期可以设置为不等于50%,亦即其高低两位准具有不同的时间周期。
步骤405
记录现今相位下的测试结果。
步骤407
判断是否所有相位均已测试。若是则到步骤409,若否则回到步骤403。
步骤409
选择最适当的相位。
以下将说明根据本发明的实施例的用于写入(传送(TX))数据的数据取样相位校正方法。于此之前,将先说明现有技术中写入数据时,时钟信号、命令信号以及数据信号的关系。图5绘示了现有技术中写入数据时,时钟信号、命令信号以及数据信号的关系示意图。当写入数据时,其流程可如下所示:SD卡控制器向SD存储卡发送写入命令,SD存储卡收到命令后会传送一个回应给控制器。SD存储卡对收到的数据和CRC进行校验后,发送CRC状态告知SD卡控制器是否成功收到数据。前述步骤都是在SD卡控制器提供的时钟同步下完成。
根据前述的信号关系,根据本发明的实施例的数据传送的数据取样相位校正方法使SD卡控制器以正常的工作时钟来传送一命令信号CMD 27给SD存储卡。CMD27是SD规范中要求支持的一个命令,其作用是让SD卡控制器可以修改SD卡内的CSD寄存器(Card Specific Data register)。而在此之前,若无法确认命令信号是否可以正确地由SD卡控制器传送给SD存储卡,可以利用图3的方法和图4的流程来选取一传送命令信号的最适当的相位。通过这个CMD27命令,SD卡控制器可以通过检查SD存储卡送回的响应与CRC状态来确认SD卡控制器对SD存储卡的数据传输是否有任何错误发生,以判断相对的一取样相位是否恰当。而为了确保SD卡控制器可以得到正确的CSD寄存器内容,SD卡控制器可在传送命令信号CMD27之前使用一个较慢速的时钟对SD存储卡传送命令信号CMD9来获取。此慢速时钟的速度目的是让SD卡控制器能正确无误的读取到CSD寄存器内容。根据SD规范,当SD存储卡接收到CMD27且接收到的数据与CSD寄存器内容有误时,SD存储卡并不会将CSD覆盖,因此本实施例测试数据传送取样相位的过程中可以保证SD存储卡的原始内容不会被修改。而为了确保SD存储卡送回的响应与CRC状态可以由SD卡控制器正确接收,SD存储卡亦可以一个较慢速的时钟来送回相关信息。
根据本发明的实施例的用于写入(传输)数据的取样相位校正方法可如图6所示,其包含了下列之步骤:
步骤601
传送CMD9来取得正确的CSD寄存器内容。
步骤603
进行命令信号取样相位测试,亦即进行图3和图4所示的命令信号取样相位测试步骤。
须注意的是,步骤603在其它实施例中可予以省略,仅执行步骤601,605-611。或是先执行完步骤605后再执行步骤603。
步骤605
使SD卡控制器传送CMD27给SD存储卡,让SD卡控制器修改SD存储卡的内容(此例中为CSD寄存器的内容)。
步骤607
通过检查SD存储卡送回的响应与CRC状态数据来确认数据传输是否有任何错误发生,并记录测试结果。
步骤609
判断是否所有相位均已测试。若是则到步骤611,若否则回到步骤603。
步骤611
选择最适当的相位。
以下将说明根据本发明的实施例的用于读取(接收)数据的取样相位校正方法。本发明之一实施例让SD卡控制器传送命令信号ACMD13给SD存储卡。ACMD13是SD规范中规定SD存储卡需要支持的命令,SD卡控制器通过ACMD13此命令信号可以向SD存储卡获取卡状态信息(CARD STATUS)。SD存储卡收到ACMD13后,会通过命令信号线向SD卡控制器传送响应,并通过数据线向SD卡控制器发送卡状态信息,并包含CRC状态。SD卡控制器可以通过收到的数据和CRC状态做校验,判定由数据线所传回的卡状态信息是否正确。存储卡控制器同时也通过SD存储卡传回的响应(也包含CRC状态)来得知命令信号在线的接受能力是否有问题。若响应与卡状态信息都正确接受,说明现今取样相位下的数据接收能力没有问题。
图7绘示了根据本发明之实施例的用于读取(接收)数据的取样相位校正方法的流程图。
步骤701
开始相位校正流程。
步骤703
使SD卡控制器传送ACMD 13给SD存储卡。
而在此之前,若无法确认命令信号是否可以正确地由SD卡控制器传送给SD存储卡,可以利用图3的方法和图4的流程来选取一传送命令信号的最适当的相位。
步骤705
使SD卡控制器接收SD存储卡所响应的信息,例如CRC状态或卡状态信息。而SD存储卡所响应的信息为何,依步骤703中传送哪一命令信号来决定。
步骤707
记录现今相位下的测试结果。
步骤709
判断是否所有相位均已测试。若是则到步骤711,若否则回到步骤703。
步骤711
选择最适当的相位。
须注意的是,前述的本发明所提出的所有校正方法并不受限于要待所有相位都测试完后才选出最恰当的相位,亦可只测试一部分后,便从已测试的相位中选出最适合的相位。
图8绘示了根据本发明的实施例的如何挑选较佳的取样相位的示意图。其中一选择的判断方式为:若有多个数据或命令取样相位被判断为恰当取样相位,则判定多个恰当取样相位中,具有最大连续恰当取样相位的取样相位群的中间的取样相位为一较佳取样相位。以图8为例,数据取样相位0-1和5-15皆被判断为恰当数据取样相位(其中15与0可视为连续),则具有最大连续恰当取样相位的取样相位群中(5→15→1)中间的数据取样相位11为一较佳取样相位。又如,若0-2,4-12皆被判断为恰当取样相位,则具有最大连续取样相位的取样相位群中(4-12)中间的取样相位8为一较佳取样相位。又如,若0-1,4-11皆被判断为恰当取样相位,则具有最大连续恰当取样相位的数据取样相位群(4-11)中的中间的数据取样相位7或8为较佳取样相位。亦即若恰当取样相位群中,具有最大连续取样相位的取样相位群其连续取样相位的个数为N;且若N为奇数,则较佳取样相位为其中的第(N+1)/2个取样相位;且若N为偶数,则较佳取样相位为其中的第(N/2)或第(N/2)+1个取样相位。
前述的校正方法可运用在图2所示的硬件装置上,其可以固件的方式来达成,例如在SD卡控制器201中写入固件来完成前述的校正方法。又或者,可以利用硬件的方式来达成。举例来说,可如图9所示增加一工作周期调整单元901来调整命令信号的工作周期,以完成图3和图4所示的命令信号取样相位校正方法。此外,熟知此项技艺者还可根据本发明所提供实施例的教示,将前述校正方法运用在其它储存系统上,其亦不脱离本发明的范围。
根据上述的实施例,本发明提供了写入数据时的取样相位校正方法来改善现有技术中未对写入数据时的取样相位进行校正的缺点。还提供了命令信号取样相位校正方法以及读取数据时的取样相位校正方法,让数据无论是写入或读取时,都能更为精确。以上所述虽以SD卡及其控制器为例,但不以此为限。
以上所述仅为本发明的较佳实施例,凡依本发明申请专利范围所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (15)
1.一种取样相位校正方法,包含:
使一储存装置控制器传送一第二命令信号,来读取一储存装置内的一内容;
根据所述内容,使所述储存装置控制器传送一第一命令信号及具有一第三取样相位的一第三数据信号给所述储存装置;以及
根据所述储存装置相对应所述第一命令信号及所述第三数据信号所响应给所述储存装置控制器的一响应信息,来判断所述储存装置控制器对所述储存装置的数据传输是否有错误,以判断所述第三取样相位是否恰当;
其中,所述第二命令信号使用一第二时钟来传送,所述第一命令信号使用一第一时钟来传送,所述第二时钟慢于所述第一时钟。
2.根据权利要求1所述的取样相位校正方法,其中,所述响应信息使用一第四时钟来传送,所述第四时钟慢于所述第一时钟。
3.根据权利要求1所述的取样相位校正方法,其中,所述储存装置为一SD存储卡,其中,所述第一命令信号为符合SD规范的CMD27命令,所述第二命令信号为符合SD规范的CMD9命令,所述内容储存于一CSD寄存器中。
4.根据权利要求1所述的取样相位校正方法,还包含:
使所述储存装置控制器传送一第三命令信号给所述储存装置;以及
通过改变所述第三命令信号的高低两位准的时间周期及根据所述储存装置相对应所述第三命令信号对所述储存装置控制器的响应,来选取一命令取样相位;
其中,所述第二命令信号使用所述命令取样相位来传送。
5.根据权利要求1所述的取样相位校正方法,还包含:
通过改变所述第三数据信号的高低两位准的时间周期及根据所述响应信息,来选取一第三数据取样相位。
6.根据权利要求5所述的取样相位校正方法,还包含:
若有多个第三取样相位被判断为恰当取样相位,则根据所述恰当取样相位中具有最大连续取样相位的数据取样相位群的中间取样相位来选取所述第三数据取样相位。
7.根据权利要求1所述的取样相位校正方法,还包含:
使所述储存装置控制器传送一第五命令信号给所述储存装置;以及
经由一命令信号线,所述储存装置响应一响应信息给所述储存装置控制器;
经由一数据线,所述储存装置传送具有一第六取样相位的一第六数据信号给所述储存装置控制器以作为一第六接收数据;以及
根据所述响应信息以及所述第六接收数据来判断所述储存装置控制器是否正确地自所述储存装置接收信号,从而判断所述第六取样相位是否恰当。
8.根据权利要求7所述的取样相位校正方法,其中,所述第五命令信号为符合SD规范的ACMD13命令。
9.根据权利要求7所述的取样相位校正方法,还包含:
通过改变所述第六数据信号的高低两位准的时间周期及根据所述响应信息,来选取一第六数据取样相位。
10.一种取样相位校正方法,所述取样相位校正方法包含:
使一储存装置控制器传送一第三命令信号给一储存装置;
通过改变所述第三命令信号的高低两位准的时间周期及根据所述储存装置相对应所述第三命令信号对所述储存装置控制器的响应,来选取一命令取样相位;
使一储存装置控制器传送具有所述命令取样相位的一第一命令信号给一储存装置;
经由一命令信号线,所述储存装置响应一响应信息给所述储存装置控制器;
经由一数据线,所述储存装置传送具有一第三取样相位的一第三数据信号给所述储存装置控制器以作为一第三接收数据;以及
根据所述响应信息以及所述第三接收数据来判断所述储存装置控制器是否正确地自所述储存装置接收信号,从而判断所述第三取样相位是否恰当。
11.根据权利要求10所述的取样相位校正方法,还包含:
通过改变所述第三数据信号的高低两位准的时间周期,并根据所述响应信息以及所述第三接收数据,来选取一第三数据取样相位。
12.根据权利要求11所述的取样相位校正方法,还包含:
若有多个第三取样相位被判断为恰当取样相位,则根据所述恰当取样相位中具有最大连续取样相位的数据取样相位群的中间取样相位来选取所述第三数据取样相位。
13.一种储存系统,包含:
一储存装置;以及
一储存装置控制器,传送一第二命令信号来读取一储存装置内的一内容,且根据所述内容传送一第一命令信号及具有一第三取样相位的一第三数据信号给所述储存装置,所述储存装置控制器还根据所述储存装置所响应的一响应信息,来判断所述储存装置控制器对所述储存装置的数据传输是否有错误,以判断所述第三取样相位是否恰当;
其中,所述储存装置控制器使用一第二时钟来传送所述第二命令信号,并使用一第一时钟来传送所述第一命令信号,所述第二时钟慢于所述第一时钟。
14.根据权利要求13所述的储存系统,其中,所述储存装置控制器传送一第三命令信号给所述储存装置,并通过改变所述第三命令信号的高低两位准的时间周期及根据所述储存装置相对应所述第三命令信号对所述储存装置控制器的响应来选取一命令取样相位;其中,所述第二命令信号使用所述命令取样相位来传送。
15.根据权利要求14所述的储存系统,其中,所述储存装置控制器通过改变所述第三数据信号的高低两位准的时间周期及根据所述响应信息,来选取一第三数据取样相位。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110282245.4A CN103021470B (zh) | 2011-09-21 | 2011-09-21 | 取样相位校正方法和使用此取样相位校正方法的储存系统 |
TW100140409A TWI453588B (zh) | 2011-09-21 | 2011-11-04 | 取樣相位校正方法,使用此取樣相位校正方法的儲存系統 |
US13/609,243 US20130070829A1 (en) | 2011-09-21 | 2012-09-10 | Sampling phase calibrating method, storage system utilizing the sampling phase calibrating method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110282245.4A CN103021470B (zh) | 2011-09-21 | 2011-09-21 | 取样相位校正方法和使用此取样相位校正方法的储存系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103021470A true CN103021470A (zh) | 2013-04-03 |
CN103021470B CN103021470B (zh) | 2016-08-03 |
Family
ID=47880647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110282245.4A Active CN103021470B (zh) | 2011-09-21 | 2011-09-21 | 取样相位校正方法和使用此取样相位校正方法的储存系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130070829A1 (zh) |
CN (1) | CN103021470B (zh) |
TW (1) | TWI453588B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104240748A (zh) * | 2013-06-19 | 2014-12-24 | 瑞昱半导体股份有限公司 | 数据信号的过取样方法及其过取样装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8972818B2 (en) * | 2012-10-05 | 2015-03-03 | Qualcomm Incorporated | Algorithm for optimal usage of external memory tuning sequence |
JP6640696B2 (ja) * | 2016-10-20 | 2020-02-05 | キオクシア株式会社 | インターフェースシステム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030222803A1 (en) * | 1999-12-28 | 2003-12-04 | Shai Cohen | Duty cycle adapter |
CN1770752A (zh) * | 2004-09-28 | 2006-05-10 | 迈克纳斯公司 | 用于载频恢复的方法及电路 |
US20110093753A1 (en) * | 2009-10-20 | 2011-04-21 | Renesas Electronics Corporation | Phase calibration circuit, memory card control device, and phase calibration method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6627444B1 (en) * | 2000-08-07 | 2003-09-30 | Smiths Detection - Toronto Ltd. | Method and solid phase calibration sample for calibration of analytical instructions |
US8654885B2 (en) * | 2006-06-06 | 2014-02-18 | Qualcomm Incorporated | Fast in-phase and quadrature imbalance calibration |
US7969337B2 (en) * | 2009-07-27 | 2011-06-28 | Lsi Corporation | Systems and methods for two tier sampling correction in a data processing circuit |
US8305835B2 (en) * | 2010-12-14 | 2012-11-06 | Advanced Micro Devices, Inc. | Memory elements having configurable access duty cycles and related operating methods |
-
2011
- 2011-09-21 CN CN201110282245.4A patent/CN103021470B/zh active Active
- 2011-11-04 TW TW100140409A patent/TWI453588B/zh active
-
2012
- 2012-09-10 US US13/609,243 patent/US20130070829A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030222803A1 (en) * | 1999-12-28 | 2003-12-04 | Shai Cohen | Duty cycle adapter |
CN1770752A (zh) * | 2004-09-28 | 2006-05-10 | 迈克纳斯公司 | 用于载频恢复的方法及电路 |
US20110093753A1 (en) * | 2009-10-20 | 2011-04-21 | Renesas Electronics Corporation | Phase calibration circuit, memory card control device, and phase calibration method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104240748A (zh) * | 2013-06-19 | 2014-12-24 | 瑞昱半导体股份有限公司 | 数据信号的过取样方法及其过取样装置 |
CN104240748B (zh) * | 2013-06-19 | 2017-04-12 | 瑞昱半导体股份有限公司 | 数据信号的过取样方法及其过取样装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI453588B (zh) | 2014-09-21 |
TW201314460A (zh) | 2013-04-01 |
CN103021470B (zh) | 2016-08-03 |
US20130070829A1 (en) | 2013-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7694031B2 (en) | Memory controller including a dual-mode memory interconnect | |
KR101733483B1 (ko) | 메모리 시스템 내에서 쓰기 레벨링을 위한 시작 값들을 조정하는 방법 | |
US9798353B2 (en) | Command protocol for adjustment of write timing delay | |
US9257200B2 (en) | Bit error testing and training in double data rate (DDR) memory system | |
WO2008130878A2 (en) | Techniques for improved timing control of memory devices | |
JP2010508599A (ja) | 高速シリアルバッファを有するメモリシステム | |
US8589717B1 (en) | Serial peripheral interface | |
US7260657B2 (en) | Serial data transferring apparatus | |
US7861140B2 (en) | Memory system including asymmetric high-speed differential memory interconnect | |
CN103021470A (zh) | 取样相位校正方法和使用此取样相位校正方法的储存系统 | |
US7783954B2 (en) | System for controlling high-speed bidirectional communication | |
US7447963B2 (en) | Testing of electronic circuits | |
CN104699580A (zh) | 一种sas存储板卡的环回测试方法及装置 | |
CN115701007A (zh) | 芯片传送速度检测方法及电子装置 | |
US20110238870A1 (en) | Memory System With Command Filtering | |
CN107168831A (zh) | 内存的参考电压自适应装置、方法、系统以及计算机 | |
US10103837B2 (en) | Asynchronous feedback training | |
US20040243907A1 (en) | Encoding of messages onto strobe signals | |
JP3408486B2 (ja) | 装置間の同期回路 | |
CN117330942B (zh) | 芯片调试方法及相关装置 | |
KR100665918B1 (ko) | 번인 테스트 시스템을 위한 선로 인터페이스 장치 | |
US20080231327A1 (en) | Signal transfer systems and methods | |
EP3260984B1 (en) | Asynchronous feedback training | |
CN1591697B (zh) | 用于检查集成电路的信号输出的方法和装置 | |
CN113376454A (zh) | 电子装置与电子产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |