[go: up one dir, main page]

CN103000152A - 控制栅极线信号值方法和设备、栅极驱动电路、显示装置 - Google Patents

控制栅极线信号值方法和设备、栅极驱动电路、显示装置 Download PDF

Info

Publication number
CN103000152A
CN103000152A CN2012105009821A CN201210500982A CN103000152A CN 103000152 A CN103000152 A CN 103000152A CN 2012105009821 A CN2012105009821 A CN 2012105009821A CN 201210500982 A CN201210500982 A CN 201210500982A CN 103000152 A CN103000152 A CN 103000152A
Authority
CN
China
Prior art keywords
gate
line
layer
grid
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105009821A
Other languages
English (en)
Other versions
CN103000152B (zh
Inventor
时凌云
郑义
刘蕊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201210500982.1A priority Critical patent/CN103000152B/zh
Publication of CN103000152A publication Critical patent/CN103000152A/zh
Priority to US14/092,317 priority patent/US9530365B2/en
Priority to EP13194870.5A priority patent/EP2743912A3/en
Application granted granted Critical
Publication of CN103000152B publication Critical patent/CN103000152B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明实施例涉及显示技术领域，特别涉及一种控制栅极线信号值方法和设备、栅极驱动电路、显示装置，用以改善由于gate层与S/D层的走线阻抗不同而引起的H-line不良的问题。本发明实施例提供的控制有效显示区栅极线的信号值的方法包括：针对所述有效显示区中的每条栅极线，在任意相邻两帧图像中的第一帧图像中，通过第一选通开关将第一层栅极连接线与该栅极线连通，向该栅极线施加第一信号值；在相邻两帧图像中的第二帧图像中，通过第二选通开关将第二层栅极连接线与该栅极线连通，向该栅极线施加第二信号值。本发明实施例实现了改善由于gate层与S/D层的走线阻抗不同而引起的H-line不良的问题。

Description

控制栅极线信号值方法和设备、栅极驱动电路、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种控制栅极线信号值方法和设备、栅极驱动电路、显示装置。 
背景技术
由于TFT-LCD尺寸不断缩小，而分辨率却不断增大，因此Fanout（扇出）区布线走不开的问题日益显现，为了解决Fanout区布线走不开的问题，目前一般对Fanout区进行双层布线。 
如图1所示，在图1中，从IC（集成电路）芯片两端引出的栅极线对称分布，分别为1,3,5,7,9……与2,4,6,8,10……,从芯片每端引出的栅极线采用双层金属交替布线，栅极线1,5,9……为同一层金属(S/D层，源极层），栅极线3,7，......为同一层金属(gate层，栅极层）；栅极线2,6,10……为同一层金属(gate层），栅极线4,8……为同一层金属(S/D层）；有效显示区中的栅极线a与Fanout区域S/D层上栅极线1相连接，有效显示区中的栅极线b与Fanout区域gate层上栅极线2相连接，由于双层金属，即gate层金属与S/D层金属的材料以及厚度不同，因此gate层与S/D层的走线阻抗不同，因而有效显示区中的栅极线a与栅极线b上的信号值不同，从而导致有效显示区不同行栅极线充电效果存在差异，进而H-line（横线）不良发生，发生H-line不良的图片的颜色不均匀，进而在播放画面的时候会导致画面品质不好。 
针对H-line不良，目前还没有一种改善的方案。 
发明内容
本发明实施例提供的一种控制栅极线信号值方法和设备、栅极驱动电路、 显示装置，用以改善由于gate层与S/D层的走线阻抗不同而引起的H-line不良的问题。 
本发明实施例提供的一种控制有效显示区栅极线的信号值的方法，包括： 
针对所述有效显示区中的每条栅极线，在任意相邻两帧图像中的第一帧图像中，通过第一选通开关将第一层栅极连接线与该栅极线连通，向该栅极线施加第一信号值； 
在相邻两帧图像中的第二帧图像中，通过第二选通开关将第二层栅极连接线与该栅极线连通，向该栅极线施加第二信号值； 
其中，第一层栅极连接线和第二层栅极连接线位于显示基板的扇出区域的不同层，用于连接信号源和该栅极线。 
本发明实施例提供的一种控制有效显示区栅极线的信号值的设备，包括： 
第一控制模块，用于针对所述有效显示区中的每条栅极线，在任意相邻两帧图像中的第一帧图像中，通过第一选通开关将第一层栅极连接线与该栅极线连通，向该栅极线施加第一信号值； 
第二控制模块，用于在所述相邻两帧图像中的第二帧图像中，通过第二选通开关将第二层栅极连接线与该栅极线连通，向该栅极线施加第二信号值； 
其中，第一层栅极连接线和第二层栅极连接线位于显示基板的扇出区域的不同层，用于连接信号源和该栅极线。 
本发明实施例提供的一种栅极驱动电路，包括集成电路驱动模块和驱动控制模块；驱动控制模块，包括第一选通单元、第二选通单元、第一层栅极连接线、第二层栅极连接线、第一栅极线和第二栅极线；第一选通单元包括P型金属氧化物半导体PMOS管和N型金属氧化物半导体NMOS管，PMOS管和NMOS管的栅极施加同一个信号，第一层栅极连接线分别与第一选通单元的NMOS管的漏极和PMOS管的源极相连接；第二选通单元包括PMOS管和NMOS管，PMOS管和NMOS管的栅极施加同一个信号，第二层栅极连接线分别与第二选通单元的NMOS管的漏极和PMOS管的源极相连接；第一栅极 线分别连接第一选通单元的NMOS管的源极和第二选通单元的NMOS管的源极；第二栅极线分别连接第一选通单元的PMOS管的漏极和第二选通单元的PMOS管的漏极； 
集成电路驱动模块，用于产生栅极驱动信号并向所述驱动控制模块发送所述栅极驱动信号； 
驱动控制模块，用于针对任意相邻两帧图像中的第一帧图像，通过在第一选通单元的PMOS管和NMOS管的栅极施加第一控制信号，将第一层栅极连接线与第一栅极线连通，向第一栅极线施加第一信号值；通过在第二选通单元的PMOS管和NMOS管的栅极施加第二控制信号，将第二层栅极连接线与第二栅极线连通，向第二栅极线施加第二信号值；以及针对所述任意相邻两帧图像中的第二帧图像，通过在第一选通单元的PMOS管和NMOS管的栅极施加第二控制信号，将第一层栅极连接线与第二栅极线连通，向第二栅极线施加第一信号值；通过在第二选通单元的PMOS管和NMOS管的栅极施加第一控制信号，将第二层栅极连接线与第一栅极线连通，向第一栅极线施加第二信号值； 
其中，第一层栅极连接线和第二层栅极连接线位于显示基板的扇出区域的不同层，用于连接所述栅极驱动信号和所述栅极线；第一栅极线和第二栅极线是位于有效显示区中的每一组栅极线中的相邻两个栅极线。 
本发明实施例提供的一种显示装置，包括所述的栅极驱动电路。 
在本发明实施例中，针对有效显示区中的每条栅极线，在任意相邻两帧图像中的第一帧图像中，通过第一选通开关将第一层栅极连接线与该栅极线连通，向该栅极线施加第一信号值；在相邻两帧图像中的第二帧图像中，通过第二选通开关将第二层栅极连接线与该栅极线连通，向该栅极线施加第二信号值；其中，第一层栅极连接线和第二层栅极连接线位于显示基板的扇出区域的不同层，用于连接信号源和该栅极线，由于在相邻两帧图像中的一帧图像的有效显示区的每条栅极线上施加第一信号值，以及在相邻两帧图像中的另一帧图像的有效显示区的每条栅极线上施加第二信号值，使得相邻两帧图像有效显示 区每条栅极线充电效果互相补充，从而改善了由于gate层与S/D层的走线阻抗不同而引起的H-line不良的问题。 
附图说明
图1为背景技术中Fanout区域栅极连接线采用双层金属交替布线示意图； 
图2为本发明实施例控制有效显示区栅极线的信号值的方法流程示意图； 
图3为本发明实施例控制有效显示区栅极线的信号值的结构示意图； 
图4为本发明实施例有效显示区栅极线分组的结构示意图； 
图5为本发明实施例控制有效显示区栅极线的信号值的设备结构示意图； 
图6为本发明实施例提供的栅极驱动电路结构示意图； 
图7为本发明实施例第一控制信号和第二控制信号不同时的栅极驱动电路结构； 
图8为本发明实施例第一控制信号和第二控制信号相同时的栅极驱动电路结构。 
具体实施方式
本发明实施例，针对有效显示区中的每条栅极线，在任意相邻两帧图像中的第一帧图像中，通过第一选通开关将第一层栅极连接线与该栅极线连通，向该栅极线施加第一信号值；在第二帧图像中，通过第二选通开关将第二层栅极连接线与该栅极线连通，向该栅极线施加第二信号值；其中，第一层栅极连接线和第二层栅极连接线位于显示基板的扇出区域的不同层，用于连接信号源和该栅极线。 
由于在任意相邻两帧图像中的前后两帧图像中，栅极线上所接收到的信号值都是通过不同层的栅极连接线传递过来的，因此在整个显示过程（多个帧的连续画面）中，因连接线处于不同金属层（gate层与S/D层）带来不同的走线阻抗而导致的H-line不均匀的问题，就能够通过这种帧互补的方式得到缓解。 
其中，本发明实施例的信号值可以是电压信号值，也可以是电流信号值。 
实施中，加在图像有效显示区一行栅极线上的信号值越大，对应的图像有效显示区一行栅极线显示越亮。 
下面结合说明书附图对本发明实施例作进一步详细描述。 
如图2所示，本发明实施例控制有效显示区栅极线的信号值的方法包括下列步骤： 
步骤201、针对有效显示区中的每条栅极线，在任意相邻两帧图像中的第一帧图像中，通过第一选通开关将第一层栅极连接线与该栅极线连通，向该栅极线施加第一信号值； 
步骤202、在相邻两帧图像中的第二帧图像中，通过第二选通开关将第二层栅极连接线与该栅极线连通，向该栅极线施加第二信号值； 
其中，第一层栅极连接线和第二层栅极连接线位于显示基板的扇出区域的不同层，用于连接信号源和该栅极线。 
较佳地，针对Fanout区域的各条栅极线，与各条栅极连接线连接的信号源可以向各条栅极连接线施加具有相同初始值的初始信号值，也可以向各条栅极连接线施加具有不同初始值的初始信号值，下面将分别进行介绍。 
方式一、与各条栅极连接线连接的信号源向各条栅极连接线施加具有相同初始值的初始信号值。 
可以由同一个信号源向各条栅极连接线施加具有相同初始值的初始信号值，则相同初始值的初始信号值在流经过第一层栅极连接线，到达有效显示区的栅极线时，该初始信号值变为第一信号值；相同初始值的初始信号值在流经过第二层栅极连接线，到达有效显示区的栅极线时，该初始信号值变为第二信号值。 
方式二、与各条栅极连接线连接的信号源向各条栅极连接线施加具有不同初始值的初始信号值。 
与各条栅极连接线连接的信号源可以根据各条栅极连接线的阻抗，向各条 栅极连接线施加具有不同初始值的初始信号值，栅极连接线的阻抗越大，施加的初始信号值的初始值越大，从而实现该初始信号值流经过第一、二层栅极连接线，到达有效显示区的栅极线时的信号值相等，进而解决由于gate层与S/D层的走线阻抗不同而引起的H-line不良的问题。 
较佳地，在步骤201中，通过第一选通开关将第一层栅极连接线与该栅极线连通，向该栅极线施加第一信号值，包括： 
通过第一控制信号控制第一选通开关连通第一层栅极连接线与该栅极线；通过第二控制信号控制第二选通开关关断第二层栅极连接线与该栅极线的连接。 
其中，第一选通开关可以是一端连接第一层栅极连接线，另一端连接该栅极线的任何开关，比如，电子开关、二极管、三极管、SCR（晶闸管）、MOS（金属氧化物半导体）管等；第二选通开关可以是一端连接第二层栅极连接线，另一端连接该栅极线的任何开关，比如，电子开关、二极管、三极管、SCR（晶闸管）、MOS（金属氧化物半导体）管等。 
其中，第一层栅极连接线可以是S/D层栅极连接线，也可以是gate层栅极连接线；在第一层栅极连接线是S/D层栅极连接线时，第二层栅极连接线是gate层栅极连接线；在第一层栅极连接线是gate层栅极连接线时，第二层栅极连接线是S/D层栅极连接线。 
其中，第一控制信号和第二控制信号为高低电平互补的时钟脉冲信号，每个时钟脉冲信号在相邻两帧图像之间进行高低电平反转；第一控制信号和第二控制信号可以相同，也可以不同。 
下面将以第一控制信号和第二控制信号为相同的控制信号，选通开关为MOS管为例进行介绍，其他情况的实施方式与本发明实施例的实施方式类似，在此不再赘述。 
如图3所示，s1、s2、s3、s4……sn以及s（n+1）为处于有效显示区中的栅极线；栅极连接线1，2，3，4……n以及n+1为处于Fanout区域中的栅极 连接线，其中，栅极连接线1，4和n+1为位于S/D层上的栅极连接线，栅极连接线2，3和n为位于gate层上的栅极连接线；第一控制信号和第二控制信号为相同控制信号； 
若gate层栅极连接线是第一层栅极连接线，S/D层栅极连接线是第二层栅极连接线（gate层栅极连接线是第二层栅极连接线，S/D层栅极连接线是第一层栅极连接线的实施情况与本发明实施例实施情况类似）；则各个NMOS管,即N1、N2、N3、N4……Nn和N（n+1）均为第一选通开关，各个PMOS管,即P1、P2、P3、P4……Pn和P（n+1）均为第二选通开关； 
在控制信号为高电平时，第一选通开关N1闭合，第一层栅极连接线（栅极连接线2）与s1连通，第二选通开关P1断开，第二层栅极连接线（栅极连接线1）与s1的连接关断，因而向s1施加第一信号值； 
s2、s3、s4、sn以及s（n+1）的实施情况与s1的实施情况类似，在此不再赘述。 
其中，只需改变选通开关的类型或电路的结构就可以实现第一控制信号和第二控制信号是不同的控制信号。 
较佳地，在步骤202中，通过第二选通开关将第二层栅极连接线与该栅极线连通，向该栅极线施加第二信号值，包括： 
通过第一控制信号控制第一选通开关关断第一层栅极连接线与该栅极线的连接；通过第二控制信号控制第二选通开关连通第二层栅极连接线与该栅极线。 
其中，步骤202、通过第二选通开关将第二层栅极连接线与该栅极线连通，向该栅极线施加第二信号值与步骤201、通过第一选通开关将第一层栅极连接线与该栅极线连通，向该栅极线施加第一信号值的实施情况类似。 
以图3为例，如图3所示，在控制信号为低电平时，第一选通开关N1断开，第一层栅极连接线（栅极连接线2）与s1的连接关断，第二选通开关P1闭合，第二层栅极连接线（栅极连接线1）与s1连通，因而向s1施加第二信 号值； 
s2、s3、s4、sn以及s（n+1）的实施情况与s1的实施情况类似，在此不再赘述。 
实施中，针对有效显示区中的每条栅极线，在任意相邻两帧图像中的第一帧图像中，向该栅极线施加第一信号值，在相邻两帧图像中的第二帧图像中，向该栅极线施加第二信号值，从而实现了相邻两帧图像显示效果的互补。 
较佳地，可以将有效显示区中的栅极线分为多个栅极线组，每个栅极线组包括一条或相邻的多条栅极线； 
其中，在同一帧图像中，同组中的栅极线上所施加的信号值由同层的栅极连接线传送，相邻两组栅极线上所施加的信号值由不同层的栅极连接线传送。 
如图4所示，选通开关P1和选通开关P2之间的栅极线组包括相邻的三条栅极线s1、s2和s3，选通开关N1和选通开关N2之间的栅极线组包括一条栅极线s4； 
通过在N1和P1上施加相同的第一控制信号，在N2和P2上施加相同的第二控制信号，第一控制信号和第二控制信号不相等，从而实现在栅极线s1、s2和s3上所施加的信号值由同层的栅极连接线传送，相邻两组栅极线上所施加的信号值由不同层的栅极连接线传送。 
基于同一发明构思，本发明实施例中还提供了一种控制有效显示区栅极线的信号值的设备，由于该设备解决问题的原理与本发明实施例的方法相似，因此该设备的实施可以参见方法的实施，重复之处不再赘述。 
图5为本发明实施例控制有效显示区栅极线的信号值的设备结构示意图，如图所示，本发明实施例的控制有效显示区栅极线的信号值的设备包括： 
第一控制模块501，用于针对所述有效显示区中的每条栅极线，在任意相邻两帧图像中的第一帧图像中，通过第一选通开关将第一层栅极连接线与该栅极线连通，向该栅极线施加第一信号值； 
第二控制模块502，用于在所述相邻两帧图像中的第二帧图像中，通过第 二选通开关将第二层栅极连接线与该栅极线连通，向该栅极线施加第二信号值； 
其中，第一层栅极连接线和第二层栅极连接线位于显示基板的扇出区域的不同层，用于连接信号源和该栅极线。 
较佳地，第一控制模块501，具体用于通过第一控制信号控制第一选通开关连通第一层栅极连接线与该栅极线；通过第二控制信号控制第二选通开关关断第二层栅极连接线与该栅极线的连接； 
第二控制模块502，具体用于通过第一控制信号控制第一选通开关关断第一层栅极连接线与该栅极线的连接；通过第二控制信号控制第二选通开关连通第二层栅极连接线与该栅极线； 
其中，所述第一控制信号和所述第二控制信号为高低电平互补的时钟脉冲信号值，每个时钟脉冲信号在相邻两帧图像之间进行高低电平反转。 
较佳地，第一控制模块501和/或第二控制模块502，还用于针对各条栅极连接线，由与所述各条栅极连接线连接的信号源向所述各条栅极连接线施加具有相同初始值的初始信号值；或者，根据所述各条栅极连接线的阻抗，由与所述各条栅极连接线连接的信号源向所述各条栅极连接线施加具有不同初始值的初始信号值。 
较佳地，该设备还包括分组模块503，用于将所述有效显示区中的栅极线分为多个栅极线组，每个栅极线组包括一条或相邻的多条栅极线；其中，在同一帧图像中，同组中的栅极线上所施加的信号值由同层的栅极连接线传送，相邻两组栅极线上所施加的信号值由不同层的栅极连接线传送。 
图6为本发明实施例提供的栅极驱动电路结构示意图，如图所示，本发明实施例的栅极驱动电路包括集成电路驱动模块601和驱动控制模块602； 
集成电路驱动模块601，用于产生栅极驱动信号并向驱动控制模块602发送栅极驱动信号； 
驱动控制模块602，用于针对任意相邻两帧图像中的第一帧图像，通过第 一选通单元，将第一层栅极连接线与第一栅极线连通，向第一栅极线施加第一信号值；通过第二选通单元，将第二层栅极连接线与第二栅极线连通，向第二栅极线施加第二信号值；以及针对任意相邻两帧图像中的第二帧图像，通过第一选通单元，将第一层栅极连接线与第二栅极线连通，向第二栅极线施加第一信号值；通过第二选通单元，将第二层栅极连接线与第一栅极线连通，向第一栅极线施加第二信号值； 
其中，第一层栅极连接线和第二层栅极连接线位于显示基板的扇出区域的不同层，用于连接栅极驱动信号和栅极线；第一栅极线和第二栅极线是位于有效显示区中的每一组栅极线中的相邻两个栅极线。 
需要说明的是，只要能够满足下列分组条件的分组方式都适用本发明实施例：即每一组栅极线由一个第一栅极线和一个第二栅极线组成，第一栅极线和第二栅极线是相邻的两个栅极线，且同一帧图像中第一栅极线与扇出Fanout区域连接的栅极连接线和第二栅极线与Fanout区域连接的栅极连接线在不同层。 
较佳地，驱动控制模块602，包括第一选通单元、第二选通单元、第一层栅极连接线、第二层栅极连接线、第一栅极线和第二栅极线；第一选通单元包括PMOS（P型金属氧化物半导体）管和NMOS（N型金属氧化物半导体）管，PMOS管和NMOS管的栅极施加同一个信号，第一层栅极连接线分别与第一选通单元的NMOS管的漏极和PMOS管的源极相连接；第二选通单元包括PMOS管和NMOS管，PMOS管和NMOS管的栅极施加同一个信号，第二层栅极连接线分别与第二选通单元的NMOS管的漏极和PMOS管的源极相连接。 
较佳地，在第一选通单元上施加的控制信号和在第二选通单元上施加的控制信号可以相同，也可以不同，针对在第一、二选通单元上施加的控制信号是否相同，可以采用不同的电路结构实现，下面将分别进行介绍。 
情况一、在第一、二选通单元上施加的控制信号不同。 
驱动控制模块602的第一栅极线分别连接第一选通单元的NMOS管的源 极和第二选通单元的NMOS管的源极，以及第二栅极线分别连接第一选通单元的PMOS管的漏极和第二选通单元的PMOS管的漏极； 
驱动控制模块602，用于针对任意相邻两帧图像中的第一帧图像，通过在第一选通单元的PMOS管和NMOS管的栅极施加第一控制信号，将第一层栅极连接线与第一栅极线连通；通过在第二选通单元的PMOS管和NMOS管的栅极施加第二控制信号，将第二层栅极连接线与第二栅极线连通；以及针对任意相邻两帧图像中的第二帧图像，通过在第一选通单元的PMOS管和NMOS管的栅极施加第二控制信号，将第一层栅极连接线与第二栅极线连通；通过在第二选通单元的PMOS管和NMOS管的栅极施加第一控制信号，将第二层栅极连接线与第一栅极线连通。 
如图7所示，s1、s2、s3、s4、sn以及s（n+1）为处于有效显示区中的栅极线；栅极线1，2，3，4，n以及n+1为处于Fanout区域中的栅极连接线，其中，栅极线1，4和n+1为位于S/D层上的栅极连接线，栅极线2，3和n为位于gate层上的栅极连接线；T1、T2、T3、T4、Tn以及T（n+1）为选通单元；假设s1和s2为确定的第一组栅极线，s1为第一组栅极线中的第一栅极线，s2为第一组栅极线中的第二栅极线，s3和s4为确定的第二组栅极线，s3为第二组栅极线中的第一栅极线，s4为第二组栅极线中的第二栅极线，第一层栅极连接线的信号值等于第一信号值，第二层栅极连接线的信号值等于第二信号值； 
下面以第一选通单元T1和T4上施加第一控制信号，第二选通单元T2和T3上施加第二控制信号为例进行说明，其他情况的实施方式类似，在此不再赘述； 
针对在相邻两帧图像中的第一帧图像，设置第一控制信号为低，第二控制信号为高，则T1和T4中的NMOS管截止，PMOS管导通；T2和T3中的PMOS管截止，NMOS管导通；T1的PMOS管连通Fanout区域的位于S/D层上的栅极连接线1（第一层栅极连接线）与第一组栅极线中的s1（第一栅极线）；T2 的NMOS管连通Fanout区域的位于gate层上的栅极连接线2（第二层栅极连接线）与第一组栅极线中的s2（第二栅极线）；T3的NMOS管连通Fanout区域的位于gate层上的栅极连接线3（第二层栅极连接线）与第二组栅极线中的s4（第二栅极线）；T4的PMOS管连通Fanout区域的位于S/D层上的栅极连接线4（第一层栅极连接线）与第二组栅极线中的s3（第一栅极线）； 
针对在相邻两帧图像中的第二帧图像，设置第一控制信号为高，第二控制信号为低，则T1和T4中的NMOS管导通，PMOS管截止；T2和T3中的PMOS管导通，NMOS管截止；T1的NMOS管连通Fanout区域的位于S/D层上的栅极连接线1（第一层栅极连接线）与第一组栅极线中的s2（第二栅极线）；T2的PMOS管连通Fanout区域的位于gate层上的栅极连接线2（第二层栅极连接线）与第一组栅极线中的s1（第一栅极线）；T3的PMOS管连通Fanout区域的位于gate层上的栅极连接线3（第二层栅极连接线）与第二组栅极线中的s3（第一栅极线）；T4的NMOS管连通Fanout区域的位于S/D层上的栅极连接线4（第一层栅极连接线）与第二组栅极线中的s4（第二栅极线）。 
针对在相邻两帧图像中的一帧图像，第一控制信号可以为高，第一控制信号也可以为低；针对在相邻两帧图像中的另一帧图像，第一控制信号可以为高，第一控制信号也可以为低，只要满足针对相邻两帧图像中，第一控制信号的信号值使控制单元中的PMOS管和NMOS管各导通一次即可。 
情况二、在第一、二选通单元上施加的控制信号相同。 
驱动控制模块602的第一栅极线分别连接第一选通单元的NMOS管的源极和第二选通单元的PMOS管的漏极，以及第二栅极线分别连接第一选通单元的PMOS管的漏极和第二选通单元的NMOS管的源极； 
驱动控制模块602，用于针对任意相邻两帧图像中的第一帧图像，通过在第一选通单元的PMOS管和NMOS管的栅极施加第一控制信号，将第一层栅极连接线与第一栅极线连通；通过在第二选通单元的PMOS管和NMOS管的栅极施加第一控制信号，将第二层栅极连接线与第二栅极线连通；以及针对所 述相邻两帧图像中的第二帧图像，通过在第一选通单元的PMOS管和NMOS管的栅极施加第二控制信号，将第一层栅极连接线与第二栅极线连通；通过在第二选通单元的PMOS管和NMOS管的栅极施加第二控制信号，将第二层栅极连接线与第一栅极线连通。 
如图8所示，s1、s2、s3、s4、sn以及s（n+1）为处于有效显示区中的栅极线；栅极线1,2,3，4，n以及n+1为处于Fanout区域中的栅极连接线，其中，栅极线1，4和n+1为位于S/D层上的栅极连接线，栅极线2，3和n为位于gate层上的栅极连接线；T1、T2、T3、T4、Tn以及T（n+1）为选通单元；假设s1和s2为确定的第一组栅极线，s1为第一组栅极线中的第一栅极线，s2为第一组栅极线中的第二栅极线；T1为第一选通单元，T2为第二选通单元； 
针对相邻两帧图像中的第一帧图像，设置第三控制信号为高，则T1和T2中的NMOS管导通，PMOS管截止；T1的NMOS管连通Fanout区域的位于S/D层上的栅极连接线1（第一层栅极连接线）与第一组栅极线中的s1（第一栅极线）；T2的NMOS管连通Fanout区域的位于gate层上的栅极线2（第二层栅极连接线）与第一组栅极线中的s2（第二栅极线）； 
针对相邻两帧图像中的第二帧图像，设置第三控制信号为低，则T1和T2中的PMOS管导通，NMOS管截止；T1的PMOS管连通Fanout区域的位于S/D层上的栅极连接线1（第一层栅极连接线）与第一组栅极线中的s2（第二栅极线）；T2的PMOS管连通Fanout区域的位于gate层上的栅极连接线2（第二层栅极连接线）与第一组栅极线中的s1（第一栅极线）。 
实施中，驱动控制模块602向每一组栅极线中的第一栅极线上施加的第一信号值部分或者全不相等，第二栅极线上施加的第二信号值部分或者全不相等。 
理想状态下，每一组栅极线中的第一栅极线上施加的第一信号值以及第二栅极线上施加的第二信号值均相等，但是由于受到实施过程中Fanout区域同一层上栅极线的布线方式以及制作工艺等方面的影响，实际上，每一组栅极线中 的第一栅极线上施加的第一信号值以及第二栅极线上施加的第二信号值可能部分相等，也可能全部不相等。 
实际上，针对相邻两帧图像中的一帧图像，每一组栅极线中的第一栅极线上施加的第一信号值存在不相等的情况下，每一组栅极线中的第一栅极线上施加的第一信号值的差值比较小，对显示的结果没有大的影响；以及第二栅极线上施加的第二信号值存在不相等的情况下，第二栅极线上施加的第二信号值的差值比较小，对显示的结果没有大的影响。 
比如，如图1所示，假设栅极线a与栅极线b分为一组栅极线，栅极线c与栅极线d分为一组栅极线，栅极线a上施加第一信号值，栅极线b上施加第二信号值，栅极线c上施加第二信号值，栅极线d上施加第一信号值，第一信号值大于第二信号值，栅极线a上施加的第一信号值与栅极线d上施加的第一信号值不相等，栅极线c上施加的第二信号值与栅极线b上施加的第二信号值不相等；则栅极线a上施加的第一信号值与栅极线d上施加的第一信号值的差值比较小，由于第一信号值大于第二信号值，因而栅极线a相对于栅极线b的显示结果为亮，栅极线b的显示结果为暗；栅极线d相对于栅极线c的显示结果为亮，栅极线c的显示结果为暗。 
较佳地，本发明实施例控制有效显示区栅极线的信号值的设备和栅极驱动电路中的IC芯片的数目具体有多少可以根据需要设定。 
较佳地，从IC芯片引出的栅极线分布的方式不限于图1中所示的栅极线的分布方式，可以根据需要进行改变，比如从IC芯片引出的所有栅极线都位于IC芯片的一侧。 
较佳地，本发明实施例提供的显示装置，包括所述栅极驱动电路和/或所述控制有效显示区栅极线的信号值的设备。 
较佳地，本发明实施例提供的集成所述栅极驱动电路和/或所述控制有效显示区栅极线的信号值的设备的显示装置可以是任何具有显示功能的电子设备，比如手机、平板电脑、电视机、电脑的显示器或笔记本电脑等。 
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。 
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。 

Claims (11)

1.一种控制有效显示区栅极线的信号值的方法，其特征在于，该方法包括：
针对所述有效显示区中的每条栅极线，在任意相邻两帧图像中的第一帧图像中，通过第一选通开关将第一层栅极连接线与该栅极线连通，向该栅极线施加第一信号值；
在所述相邻两帧图像中的第二帧图像中，通过第二选通开关将第二层栅极连接线与该栅极线连通，向该栅极线施加第二信号值；
其中，第一层栅极连接线和第二层栅极连接线位于显示基板的扇出区域的不同层，用于连接信号源和该栅极线。
2.如权利要求1所述的方法，其特征在于，第一选通开关将第一层栅极连接线与该栅极线连通，向该栅极线施加第一信号值，包括：
通过第一控制信号控制第一选通开关连通第一层栅极连接线与该栅极线；通过第二控制信号控制第二选通开关关断第二层栅极连接线与该栅极线的连接；
通过第二选通开关将第二层栅极连接线与该栅极线连通，向该栅极线施加第二信号值，包括：
通过第一控制信号控制第一选通开关关断第一层栅极连接线与该栅极线的连接；通过第二控制信号控制第二选通开关连通第二层栅极连接线与该栅极线；
其中，所述第一控制信号和所述第二控制信号为高低电平互补的时钟脉冲信号，每个时钟脉冲信号在相邻两帧图像之间进行高低电平反转。
3.如权利要求1所述的方法，其特征在于，通过第一层栅极连接线或者第二层栅极连接线向栅极线施加信号值之前，所述方法还包括：
针对各条栅极连接线，由与所述各条栅极连接线连接的信号源向所述各条栅极连接线施加具有相同初始值的初始信号值；或者，
根据所述各条栅极连接线的阻抗，由与所述各条栅极连接线连接的信号源向所述各条栅极连接线施加具有不同初始值的初始信号值。
4.如权利要求1所述的方法，其特征在于，所述方法还包括：
将所述有效显示区中的栅极线分为多个栅极线组，每个栅极线组包括一条或相邻的多条栅极线；
其中，在同一帧图像中，同组中的栅极线上所施加的信号值由同层的栅极连接线传送，相邻两组栅极线上所施加的信号值由不同层的栅极连接线传送。
5.一种控制有效显示区栅极线的信号值的设备，其特征在于，该设备包括：
第一控制模块，用于针对所述有效显示区中的每条栅极线，在任意相邻两帧图像中的第一帧图像中，通过第一选通开关将第一层栅极连接线与该栅极线连通，向该栅极线施加第一信号值；
第二控制模块，用于在所述相邻两帧图像中的第二帧图像中，通过第二选通开关将第二层栅极连接线与该栅极线连通，向该栅极线施加第二信号值；
其中，第一层栅极连接线和第二层栅极连接线位于显示基板的扇出区域的不同层，用于连接信号源和该栅极线。
6.如权利要求5所述的设备，其特征在于，所述第一控制模块，具体用于通过第一控制信号控制第一选通开关连通第一层栅极连接线与该栅极线；通过第二控制信号控制第二选通开关关断第二层栅极连接线与该栅极线的连接；
所述第二控制模块，具体用于通过第一控制信号控制第一选通开关关断第一层栅极连接线与该栅极线的连接；通过第二控制信号控制第二选通开关连通第二层栅极连接线与该栅极线；
其中，所述第一控制信号和所述第二控制信号为高低电平互补的时钟脉冲信号值，每个时钟脉冲信号在相邻两帧图像之间进行高低电平反转。
7.如权利要求5所述的设备，其特征在于，所述第一控制模块和/或第二控制模块，还用于针对各条栅极连接线，由与所述各条栅极连接线连接的信号源向所述各条栅极连接线施加具有相同初始值的初始信号值；或者，根据所述各条栅极连接线的阻抗，由与所述各条栅极连接线连接的信号源向所述各条栅极连接线施加具有不同初始值的初始信号值。
8.如权利要求5所述的设备，其特征在于，所述设备还包括分组模块，用于将所述有效显示区中的栅极线分为多个栅极线组，每个栅极线组包括一条或相邻的多条栅极线；其中，在同一帧图像中，同组中的栅极线上所施加的信号值由同层的栅极连接线传送，相邻两组栅极线上所施加的信号值由不同层的栅极连接线传送。
9.一种栅极驱动电路，其特征在于，包括集成电路驱动模块和驱动控制模块；所述驱动控制模块，包括第一选通单元、第二选通单元、第一层栅极连接线、第二层栅极连接线、第一栅极线和第二栅极线；第一选通单元包括P型金属氧化物半导体PMOS管和N型金属氧化物半导体NMOS管，PMOS管和NMOS管的栅极施加同一个信号，第一层栅极连接线分别与第一选通单元的NMOS管的漏极和PMOS管的源极相连接；第二选通单元包括PMOS管和NMOS管，PMOS管和NMOS管的栅极施加同一个信号，第二层栅极连接线分别与第二选通单元的NMOS管的漏极和PMOS管的源极相连接；第一栅极线分别连接第一选通单元的NMOS管的源极和第二选通单元的NMOS管的源极；第二栅极线分别连接第一选通单元的PMOS管的漏极和第二选通单元的PMOS管的漏极；
集成电路驱动模块，用于产生栅极驱动信号并向所述驱动控制模块发送所述栅极驱动信号；
驱动控制模块，用于针对任意相邻两帧图像中的第一帧图像，通过在第一选通单元的PMOS管和NMOS管的栅极施加第一控制信号，将第一层栅极连接线与第一栅极线连通，向第一栅极线施加第一信号值；通过在第二选通单元的PMOS管和NMOS管的栅极施加第二控制信号，将第二层栅极连接线与第二栅极线连通，向第二栅极线施加第二信号值；以及针对所述任意相邻两帧图像中的第二帧图像，通过在第一选通单元的PMOS管和NMOS管的栅极施加第二控制信号，将第一层栅极连接线与第二栅极线连通，向第二栅极线施加第一信号值；通过在第二选通单元的PMOS管和NMOS管的栅极施加第一控制信号，将第二层栅极连接线与第一栅极线连通，向第一栅极线施加第二信号值；
其中，第一层栅极连接线和第二层栅极连接线位于显示基板的扇出区域的不同层，用于连接所述栅极驱动信号和所述栅极线；第一栅极线和第二栅极线是位于有效显示区中的每一组栅极线中的相邻两个栅极线。
10.如权利要求9所述的栅极驱动电路，其特征在于，第一栅极线分别连接第一选通单元的NMOS管的源极和第二选通单元的PMOS管的漏极；第二栅极线分别连接第一选通单元的PMOS管的漏极和第二选通单元的NMOS管的源极；
驱动控制模块，还用于针对任意相邻两帧图像中的第一帧图像，通过在第一选通单元的PMOS管和NMOS管的栅极施加第一控制信号，将第一层栅极连接线与第一栅极线连通，向第一栅极线施加第一信号值；通过在第二选通单元的PMOS管和NMOS管的栅极施加第一控制信号，将第二层栅极连接线与第二栅极线连通，向第二栅极线施加第二信号值；以及针对所述相邻两帧图像中的第二帧图像，通过在第一选通单元的PMOS管和NMOS管的栅极施加第二控制信号，将第一层栅极连接线与第二栅极线连通，向第二栅极线施加第一信号值；通过在第二选通单元的PMOS管和NMOS管的栅极施加第二控制信号，将第二层栅极连接线与第一栅极线连通，向第一栅极线施加第二信号值。
11.一种显示装置，其特征在于，所述显示装置包括如权利要求9~10任一所述的栅极驱动电路。
CN201210500982.1A 2012-11-29 2012-11-29 控制栅极线信号值方法和设备、栅极驱动电路、显示装置 Expired - Fee Related CN103000152B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210500982.1A CN103000152B (zh) 2012-11-29 2012-11-29 控制栅极线信号值方法和设备、栅极驱动电路、显示装置
US14/092,317 US9530365B2 (en) 2012-11-29 2013-11-27 Method for controlling signal value on gate line, gate driving circuit and display device
EP13194870.5A EP2743912A3 (en) 2012-11-29 2013-11-28 Method for controlling signal value on gate line and apparatus thereof, gate driving circuit and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210500982.1A CN103000152B (zh) 2012-11-29 2012-11-29 控制栅极线信号值方法和设备、栅极驱动电路、显示装置

Publications (2)

Publication Number Publication Date
CN103000152A true CN103000152A (zh) 2013-03-27
CN103000152B CN103000152B (zh) 2015-04-22

Family

ID=47928652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210500982.1A Expired - Fee Related CN103000152B (zh) 2012-11-29 2012-11-29 控制栅极线信号值方法和设备、栅极驱动电路、显示装置

Country Status (3)

Country Link
US (1) US9530365B2 (zh)
EP (1) EP2743912A3 (zh)
CN (1) CN103000152B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680442A (zh) * 2013-12-06 2014-03-26 合肥京东方光电科技有限公司 一种选通驱动电路、栅极驱动电路及显示装置
CN103700657A (zh) * 2013-12-12 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103956147A (zh) * 2014-05-12 2014-07-30 深圳市华星光电技术有限公司 栅极侧扇出区域电路结构
WO2014198091A1 (zh) * 2013-06-09 2014-12-18 京东方科技集团股份有限公司 显示驱动芯片、显示驱动芯片组件、显示装置
CN106504689A (zh) * 2016-11-08 2017-03-15 深圳市华星光电技术有限公司 显示驱动电路及显示面板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206242B (zh) * 2015-10-28 2017-11-07 京东方科技集团股份有限公司 驱动电路及其驱动方法、显示面板
CN105448264B (zh) * 2016-01-04 2018-09-18 京东方科技集团股份有限公司 Goa电路的驱动方法、装置、时序控制器、显示设备
TWI726723B (zh) 2020-05-18 2021-05-01 元太科技工業股份有限公司 電子裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1530700A (zh) * 2003-03-10 2004-09-22 株式会社日立显示器 液晶显示装置
CN1624747A (zh) * 2003-12-02 2005-06-08 株式会社半导体能源研究所 显示装置及其驱动方法和元件基板
US20050248556A1 (en) * 2003-12-26 2005-11-10 Tomoro Yoshinaga Display device and projection type display apparatus
CN101763837A (zh) * 2008-12-23 2010-06-30 乐金显示有限公司 液晶显示装置的驱动方法及装置
CN102360145A (zh) * 2011-09-30 2012-02-22 信利半导体有限公司 一种液晶显示面板及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW277129B (zh) * 1993-12-24 1996-06-01 Sharp Kk
KR100796298B1 (ko) * 2002-08-30 2008-01-21 삼성전자주식회사 액정표시장치
KR100674919B1 (ko) * 2004-11-06 2007-01-26 삼성전자주식회사 팬-아웃 라인 저항에 무관하게 개선된 화질을 제공하는ｌｃｄ용 게이트 구동 집적 회로
KR101133768B1 (ko) * 2005-03-07 2012-04-09 삼성전자주식회사 표시 장치
US8248352B2 (en) * 2008-04-25 2012-08-21 Lg Display Co., Ltd. Driving circuit of liquid crystal display
JP5442763B2 (ja) * 2009-11-18 2014-03-12 シャープ株式会社 配線基板及び表示装置
TWM395186U (en) * 2010-06-15 2010-12-21 Chunghwa Picture Tubes Ltd Display apparatus and display panel thereof
TWI546598B (zh) * 2010-08-27 2016-08-21 友達光電股份有限公司 液晶顯示面板及其製造方法
CN102446498B (zh) * 2010-10-12 2013-08-07 北京京东方光电科技有限公司 液晶显示器的驱动装置和驱动方法
US9190421B2 (en) * 2011-08-18 2015-11-17 Lg Display Co., Ltd. Display device and fabrication method thereof
KR20130071791A (ko) * 2011-12-21 2013-07-01 삼성전자주식회사 슬루율 제어가 가능한 게이트 라인 드라이버

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1530700A (zh) * 2003-03-10 2004-09-22 株式会社日立显示器 液晶显示装置
CN1624747A (zh) * 2003-12-02 2005-06-08 株式会社半导体能源研究所 显示装置及其驱动方法和元件基板
US20050248556A1 (en) * 2003-12-26 2005-11-10 Tomoro Yoshinaga Display device and projection type display apparatus
CN101763837A (zh) * 2008-12-23 2010-06-30 乐金显示有限公司 液晶显示装置的驱动方法及装置
CN102360145A (zh) * 2011-09-30 2012-02-22 信利半导体有限公司 一种液晶显示面板及其制作方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014198091A1 (zh) * 2013-06-09 2014-12-18 京东方科技集团股份有限公司 显示驱动芯片、显示驱动芯片组件、显示装置
CN103680442A (zh) * 2013-12-06 2014-03-26 合肥京东方光电科技有限公司 一种选通驱动电路、栅极驱动电路及显示装置
CN103680442B (zh) * 2013-12-06 2015-09-30 合肥京东方光电科技有限公司 一种选通驱动电路、栅极驱动电路及显示装置
CN103700657A (zh) * 2013-12-12 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2015085718A1 (zh) * 2013-12-12 2015-06-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103700657B (zh) * 2013-12-12 2016-08-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103956147A (zh) * 2014-05-12 2014-07-30 深圳市华星光电技术有限公司 栅极侧扇出区域电路结构
CN103956147B (zh) * 2014-05-12 2016-02-03 深圳市华星光电技术有限公司 栅极侧扇出区域电路结构
JP2017513039A (ja) * 2014-05-12 2017-05-25 深▲セン▼市華星光電技術有限公司 ゲート側ファンアウト区域の回路構造
CN106504689A (zh) * 2016-11-08 2017-03-15 深圳市华星光电技术有限公司 显示驱动电路及显示面板

Also Published As

Publication number Publication date
US9530365B2 (en) 2016-12-27
EP2743912A2 (en) 2014-06-18
EP2743912A3 (en) 2014-08-27
US20140146025A1 (en) 2014-05-29
CN103000152B (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
CN103000152B (zh) 控制栅极线信号值方法和设备、栅极驱动电路、显示装置
US9711085B2 (en) Pixel circuit having a testing module, organic light emitting display panel and display apparatus
US10152939B2 (en) Gate driving circuit, method for driving the same, and display device
US8248356B2 (en) Driving circuit for detecting line short defects
US10262609B2 (en) Scanning driving circuit with pull-down maintain module and liquid crystal display apparatus with the scanning driving circuit
US10304401B2 (en) Display driving circuit and liquid crystal display panel
US20170270886A1 (en) Complementary gate driver on array circuit employed for panel display
US10235913B2 (en) Array substrates testing circuits, display panels, and flat display devices
US20180329546A1 (en) Touch display panel, a driving method thereof, and touch display device
CN107039015A (zh) 一种显示驱动电路及其控制方法、显示装置
US20130063404A1 (en) Driver Circuitry for Displays
US9767760B2 (en) Driving device for display device
CN109036238A (zh) 阵列基板、测试方法、显示面板及显示装置
US20170025051A1 (en) Detecting Circuit, Detecting Method and Display Device
CN105118423A (zh) 用于驱动显示面板的数据驱动模组、方法及显示装置
CN203055406U (zh) 一种基板的信号线检测装置及显示器件
US10121433B2 (en) GOA circuit and method for driving the same and LCD
US20180268764A1 (en) Gate-on voltage generator of liquid crystal display device
US20140210877A1 (en) Array substrate and driving method thereof and display device
CN105761704A (zh) 显示面板及其驱动电路和驱动方法
CN104460065B (zh) 液晶显示器及其测试电路
CN105425486A (zh) 一种阵列基板和显示面板
CN106066560A (zh) 一种阵列基板的测试电路及液晶显示器
CN114420065B (zh) 一种驱动电路及其驱动方法、显示装置
US9685132B2 (en) Gate driving circuit unit, array substrate, and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150422

Termination date: 20191129