[go: up one dir, main page]

CN105206242B - 驱动电路及其驱动方法、显示面板 - Google Patents

驱动电路及其驱动方法、显示面板 Download PDF

Info

Publication number
CN105206242B
CN105206242B CN201510711721.8A CN201510711721A CN105206242B CN 105206242 B CN105206242 B CN 105206242B CN 201510711721 A CN201510711721 A CN 201510711721A CN 105206242 B CN105206242 B CN 105206242B
Authority
CN
China
Prior art keywords
output end
grid
signal output
switch
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510711721.8A
Other languages
English (en)
Other versions
CN105206242A (zh
Inventor
苗京花
陈忠君
董学
陈小川
许睿
李牧冰
杨明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510711721.8A priority Critical patent/CN105206242B/zh
Publication of CN105206242A publication Critical patent/CN105206242A/zh
Priority to US15/528,565 priority patent/US10453377B2/en
Priority to PCT/CN2016/101615 priority patent/WO2017071459A1/zh
Application granted granted Critical
Publication of CN105206242B publication Critical patent/CN105206242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明公开了一种驱动电路，驱动电路设置在数据线的一端，驱动电路包括多个扫描信号输出端、多个灰阶信号输出端、栅极驱动单元和源极驱动单元，每条栅线对应一个扫描信号输出端，栅极驱动单元用于依次向多个扫描信号输出端提供扫描信号，每条数据线对应一个灰阶信号输出端，源极驱动单元用于向多个灰阶信号输出端提供灰阶信号。本发明还提供一种显示面板和一种驱动方法。本发明将现有技术中制作在显示面板左右两侧的栅极驱动单元(即GOA单元)设置在显示面板的数据线的一端，例如显示面板的底端，与控制灰阶信号输入的源极驱动单元集成在一起，从而能够实现显示面板的窄边框或者无边框设计。

Description

驱动电路及其驱动方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种驱动电路及其驱动方法、以及包括该驱动电路的显示面板。
背景技术
近年来，大屏幕智能手机的市场占有率逐渐提高，大屏幕智能手机在带来观看舒适性的同时，单手操作性变得困难。这是由于现有的显示屏通常将栅极驱动单元制作在屏幕的左右两侧，使得窄边框设计难以实现。
在大屏幕手机逐渐占据市场的形式下，如果可以实现超窄边框或是无边框设计，将极大地提升大屏幕手机的使用舒适度。因此，窄边框或无边框设计是未来显示器的一个重要的发展方向。
发明内容
本发明的目的在于提供一种驱动电路及其驱动方法、显示面板，以实现窄边框或无边框设计。
为解决上述技术问题，作为本发明的第一个方面，提供一种驱动电路，用于驱动显示面板进行显示，所述显示面板包括多条栅线和多条数据线，多条所述栅线和多条所述数据线将所述显示面板划分为多个真实像素单元，其中，所述驱动电路设置在所述数据线的一端，所述驱动电路包括多个扫描信号输出端、多个灰阶信号输出端、栅极驱动单元和源极驱动单元，每条所述栅线对应一个所述扫描信号输出端，所述栅极驱动单元用于依次向多个所述扫描信号输出端提供扫描信号，每条所述数据线对应一个所述灰阶信号输出端，所述源极驱动单元用于向多个所述灰阶信号输出端提供灰阶信号。
优选地，每个所述扫描信号输出端具有至少一个与该扫描信号输出端相对应的灰阶信号输出端，且所述扫描信号输出端与和该扫描信号输出端对应的灰阶信号输出端为同一个信号输出端。
优选地，所述栅极驱动单元包括多个栅极电压存储电容，每条所述栅线均对应有所述栅极电压存储电容，所述栅极电压存储电容的一端用于与和该栅极电压存储电容对应的栅线相连，另一端与预定电平输入端相连。
优选地，所述栅极驱动单元包括扫描信号源、栅极驱动控制模块，所述扫描信号源的输出端与所述扫描信号输出端相连，所述栅极驱动控制模块连接在多条所述栅线和多个所述扫描信号输出端之间，且所述栅极驱动控制模块包括多个输入端和多个输出端，所述栅极驱动控制模块的每个输入端均与一个所述扫描信号输出端相连，所述栅极驱动控制模块的每个输出端均用于与一条栅线相连；
所述栅极驱动控制模块能够在任意一个所述扫描信号输出端输出扫描信号时将该扫描信号输出端和相应的栅线导通，以利用所述扫描信号对所述栅极电压存储电容充电；
所述栅极驱动控制模块能够在任意一个所述扫描信号输出端输出低电平时将该扫描信号输出端和相应的栅线导通；以及
所述栅极驱动控制模块能够在所述源极驱动模块输出灰阶信号时控制所有所述扫描信号输出端均与各自对应的栅线断开。
优选地，所述栅极驱动控制模块的每个输出端均包括第一电平子输出端和第二电平子输出端，所述第一电平子输出端用于在该第一电平子输出端对应的所述扫描信号输出端输出扫描信号时输出高电平信号、以及该第一电平子输出端对应的所述扫描信号输出端输出低信号时输出低电平信号，所述第二电平子输出端用于在该第二电平子输出端对应的所述扫描信号输出端输出低电平时输出低电平信号、以及该第二电平子输出端对应的所述扫描信号输出端输出扫描信号时输出高电平信号。
优选地，所述栅极驱动控制模块包括第一栅线开关控制线、第二栅线开关控制线、以及对应于每一条所述栅线设置的第一开关和第二开关；
所述第一开关和所述第二开关的控制端分别与所述第一栅线开关控制线及所述第二栅线开关控制线相连，所述第一开关的两端分别与相应的所述扫描信号输出端及相应行的所述栅线相连，且所述第一开关的与所述栅线相连的一端形成为所述第一电平子输出端，所述第二开关的两端分别与相应的所述扫描信号输出端及相应行的所述栅线相连，且所述第二开关的与所述栅线相连的一端形成为所述第二电平子输出端，所述第一开关能够在接收到所述第一栅线开关控制线提供的有效信号时导通，所述第二开关能够在接收到所述第二栅线开关控制线提供的有效信号时导通。
优选地，所述第一开关形成为薄膜晶体管，所述第一开关的栅极形成为所述第一开关的控制端，以与所述第一栅线开关控制线相连，所述第一开关的第一极形成为所述第一电平子输出端，以与相应行的所述栅线相连，所述第一控制晶体管的第二极形成为所述栅极驱动控制模块的一个输入端，以与相应的所述扫描信号输出端相连。
优选地，所述第二开关形成为薄膜晶体管，所述第二开关的栅极形成为该第二开关的控制端，以与所述第二栅线开关控制线相连，所述第二开关的第一极形成为所述第二电平子输出端，以与相应行的所述栅线相连，所述第二开关的第二极形成为所述栅极驱动控制模块的一个输入端，以与相应的所述扫描信号输出端相连。
优选地，所述源极驱动单元包括灰阶信号源和源极驱动控制模块，所述灰阶信号源用于提供灰阶信号，且所述灰阶信号源与多个所述灰阶信号输出端相连，所述源极驱动控制模块包括多个输入端和多个输出端，所述源极驱动控制模块的每一个输入端对应于一个所述灰阶信号输出端，所述源极驱动控制模块的每一个输出端对应一条所述数据线，所述源极驱动控制模块的各个输入端能够在所述灰阶信号输出端输出灰阶信号时与各自对应的输出端导通。
优选地，所述源极驱动控制模块包括数据线开关控制线、以及与多条所述数据线一一对应的多个灰阶电压写入开关，所述灰阶电压写入开关的控制端与所述数据线开关控制线相连，所述灰阶电压写入开关的一端形成为所述源极驱动控制模块的一个输入端，所述灰阶电压写入开关的另一端形成为所述源极驱动控制模块的输出端；
所述灰阶电压写入开关的两端能够在所述数据线开关控制线提供有效信号时导通。
优选地，从第一列数据线对应的灰阶信号输出端开始，每两个所述灰阶信号输出端为同一个信号输出端，所述源极驱动单元包括两条数据线开关控制线，两条所述数据线开关控制线分别为第一数据线开关控制线和第二数据线开关控制线，所述第一数据开关控制线与奇数列数据线对应的灰阶电压写入开关的控制端相连，所述第二数据开关控制线与偶数列数据线对应的灰阶电压写入开关的控制端相连。
优选地，所述灰阶电压写入开关形成为薄膜晶体管，所述灰阶电压写入开关的栅极形成为所述灰阶电压写入开关的控制端，以与相应的所述数据线开关控制吸纳相连，所述灰阶电压写入开关的第一极形成为所述源极驱动控制电路的一个输入端，所述灰阶电压写入开关的第二极形成为所述源极驱动控制电路的一个输出端。
优选地，从第一列数据线对应的灰阶信号输出端开始，每两个所述灰阶信号输出端为同一个信号输出端，从第一列数据线对应的灰阶电压写入开关开始，每两个所述灰阶电压写入开关形成为一组，奇数列数据线对应的灰阶电压写入开关的第一极与偶数列数据线对应的灰阶电压写入开关的第一极电连接。
优选地，所述驱动电还包括算法生成模块，所述算法生成模块用于生成算法表，所述算法表包括排列为多行多列的多个算法像素单元组，每个算法像素单元组都包括两个虚拟像素单元和两个真实像素单元，两个所述真实像素单元位于两个所述虚拟像素单元之间，所述栅极驱动单元用于为所述虚拟像素单元提供扫描信号，在每行所述算法像素单元组中，其中一个算法像素单元组的两个虚拟像素单元所接收到的扫描信号对应的灰阶值分别为栅极开启电压和栅极关断电压，其余虚拟像素单元所接收到的扫描信号均为空，所述源极驱动单元用于为所述真实像素单元提供灰阶信号。
优选地，当所述显示面板的灰阶为256时，所述栅极开启电压对应的灰阶值为+255，所述栅极关断电压对应的灰阶值为-255。
作为本发明的第二个方面，提供一种显示面板，其中，所述显示面板包括本发明所提供的上述驱动电路。
作为本发明的第三个方面，提供一种利用驱动电路驱动显示面板的驱动方法，其中，所述驱动电路为本发明所提供的上述驱动电路，所述驱动方法包括：
利用所述栅极驱动单元依次向多个所述扫描信号输出端提供扫描信号；
利用所述源极驱动单元向多个所述灰阶信号输出端提供灰阶信号。
优选地，每个所述扫描信号输出端具有至少一个与该扫描信号输出端相对应的灰阶信号输出端，且所述扫描信号输出端与和该扫描信号输出端对应的灰阶信号输出端为同一个信号输出端，所述栅极驱动单元还包括多个栅极电压存储电容，每条所述栅线均对应有所述栅极电压存储电容，所述栅极电压存储电容的一端用于与和该栅极电压存储电容对应的栅线相连，另一端与预定电平输入端相连，驱动其中一行真实像素单元进行显示时，所述驱动方法包括以下步骤：
预充电阶段：执行利用所述栅极驱动单元依次向多个所述扫描信号输出端提供扫描信号的步骤，同时向该行真实像素单元的栅极电压存储电容充电，以使得所述栅极电压存储电容中存储有使得该行真实像素单元中像素薄膜晶体管开启的开启电压；
灰阶电压写入阶段：停止输出扫描信号，同时执行利用所述源极驱动单元向多个所述灰阶信号输出端提供灰阶信号的步骤；和
扫描结束阶段：向该行真实像素单元提供使得所述像素薄膜晶体管关闭的关闭电压，并对所述栅极电压存储电容进行放电。
优选地，从第一列数据线对应的灰阶信号输出端开始，每两个所述灰阶信号输出端为同一个信号输出端，从第一列数据线对应的灰阶电压写入开关开始，每两个所述灰阶电压写入开关形成为一组，奇数列数据线对应的灰阶电压写入开关的第一极与偶数列数据线对应的灰阶电压写入开关的第一极电连接，在所述灰阶电压写入阶段，利用所述源极驱动单元向多个所述灰阶信号输出端提供灰阶信号的步骤包括：
向奇数列数据线提供灰阶电压；和
向偶数列数据线提供灰阶电压。
优选地，所述驱动方法还包括在所述预充电阶段之前进行的：
算法生成阶段：生成算法表，所述算法表包括排列为多行多列的多个算法像素单元组，每个算法像素单元组都包括两个虚拟像素单元和两个真实像素单元，两个所述真实像素单元位于两个所述虚拟像素单元之间；
在预充阶段利用所述栅极驱动单元向该行栅线提供扫描信号包括：向其中一个算法单元组中的一个虚拟像素单元提供对应于栅极开启电压的扫描信号；
扫描结束阶段向该行真实像素单元提供使得所述像素薄膜晶体管关闭的关闭电压包括：向另一个虚拟像素单元提供对应于栅极关断电压的扫描信号。
优选地，当所述显示面板的灰阶为256时，所述栅极开启电压对应的灰阶值为+255，所述栅极关断电压对应的灰阶值为-255。
本发明将现有技术中制作在显示面板左右两侧的栅极驱动单元(即GOA单元)设置在显示面板的数据线的一端，例如显示面板的底端，与控制灰阶信号输入的源极驱动单元集成在一起，从而能够实现显示面板的窄边框或者无边框设计。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。
图1是本发明所提供的显示面板及驱动电路的第一种实施方式的示意图；
图2是本发明所提供的显示面板及驱动电路的第二种实施方式的示意图；
图3是本发明所提供的显示面板及驱动电路的第三种实施方式的示意图；
图4是极性翻转前的时序图；
图5是极性翻转前数据信号输入端输入的信号序列示意图；
图6是极性翻转后的时序图；
图7是极性翻转后数据信号输入端输入的信号序列示意图。
在附图中，11-第一开关；12-第二开关；13-灰阶电压写入开关；20-数据信号输入端；101-第一控制晶体管；102-第二控制晶体管；103-第三控制晶体管。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
本发明首先提供一种驱动电路，所述驱动电路用于驱动显示面板进行显示，如图1所示，所述显示面板包括多条栅线(图1中示出了其中的栅线GLn1、GLn2、GLn3)和多条数据线(图1示出了其中的数据线Dm1(R)、Dm1(G)、Dm1(B)、Dm2(R)、Dm2(G)、Dm2(B))，多条所述栅线和多条所述数据线将所述显示面板划分为多个真实像素单元，其中，如图1所示，所述驱动电路设置在所述数据线的一端，所述驱动电路包括多个扫描信号输出端(图1中分别示出了扫描信号输出端21a、扫描信号输出端21b和扫描信号输出端21c)、多个灰阶信号输出端(图1中分别示出了灰阶信号输出端22a、灰阶信号输出端22b、灰阶信号输出端22c、灰阶信号输出端22d、灰阶信号输出端22e、灰阶信号输出端22f)、栅极驱动单元31和源极驱动单元32。每条所述栅线对应一个所述扫描信号输出端，栅极驱动单元31用于依次向多个扫描信号输出端提供扫描信号。每条所述数据线对应一个所述灰阶信号输出端，源极驱动单元32用于向多个灰阶信号输出端提供灰阶信号。
本发明将现有技术中制作在显示面板左右两侧的栅极驱动单元(即GOA单元)设置在显示面板的数据线的一端，例如显示面板的底端，从而能够实现显示面板的窄边框或者无边框设计。
为了提高所述驱动电路的集成化程度，减小所述驱动电路的体积，优选地，在多个所述灰阶信号输出端中，每个所述扫描信号输出端具有至少一个与该扫描信号输出信号相对应的灰阶信号输出端，且所述扫描信号输出端与和该扫描信号输出端对应的灰阶信号输出端为同一个信号输出端。在本发明中，灰阶信号输出端的个数可以与扫描信号输出端的个数相同也可以不相同。在图2中所示的实施方式中，第n1行栅线GLn1对应的扫描信号输出端21a与第一列数据线Dm1(R)对应的灰阶信号输出端22a以及第二列数据线Dm1(G)对应的灰阶信号输出端22b为同一个信号输出端，第n2行栅线GLn2对应的扫描信号输出端21b与第三列数据线Dm1(B)对应的灰阶信号输出端22c以及第四列数据线Dm2(R)对应的灰阶信号输出端22d为同一个信号输出端，第三行栅线GLn2对应的扫描信号输出端21c与第五列数据线Dm2(G)对应的灰阶信号输出端22e以及第六列数据线Dm2(B)对应的灰阶信号输出端22f为同一个信号输出端。
本领域技术人员应当理解的是，栅极驱动单元31向栅线提供扫描信号后，该扫描信号应当能够保持一段时间，即，至少在从接收到当前帧的灰阶信号到接收到下一帧灰阶信号这段时间保持扫描信号。因此，驱动电路应当具有将扫描信号保持预定时间段的功能。
为了实现上述目的，如图2所示，所述栅极驱动单元可以包括多个栅极电压存储电容，每条所述栅线均对应有所述栅极电压存储电容，所述栅极电压存储电容的一端与和该栅极电压存储电容对应的栅线相连，另一端与预定电平输入端相连，所述栅极电压存储电容用于在灰阶电压写入阶段维持该条栅线的开启状态。
这里的预定电平输入端可以是接地端，或者是任意的低电平输入端。
如图1和图2所示，以三条栅线GLn1、GLn2、GLn3和六条数据线Dm1(R)、Dm1(G)、Dm1(B)、Dm2(R)、Dm2(G)、Dm2(B)为例，栅线GLn1上连接有栅极电压存储电容Cn1，栅线GLn2上连接有栅极电压存储电容Cn2，栅线GLn3上连接有栅极电压存储电容Cn3，栅极电压存储电容Cn1、Cn2、Cn3的电容值通常较大，以使得Cn1、Cn2、Cn3充满电后能够在灰阶电压写入阶段维持该条栅线上各个真实像素的像素薄膜晶体管处于开启状态。
为了使得包括所述驱动电路的显示面板正常显示，优选地，为同一个信号输出端的扫描信号输出端和灰阶信号输出端在不同的时间段输出不同的信号。为了实现这一目的，所述栅极驱动单元可以包括扫描信号源、栅极驱动控制模块，所述扫描信号源的输出端与所述扫描信号输出端相连，所述栅极驱动控制模块连接在多条所述栅线和多个所述扫描信号输出端之间，且所述栅极驱动控制模块包括多个输入端和多个输出端，所述栅极驱动控制模块的每个输入端均与一个所述扫描信号输出端相连，所述栅极驱动控制模块的每个输出端均用于与一条栅线相连。
作为本发明的一种具体实施方式，此处的扫描信号源可以包括能够产生多个扫描信号的移位寄存单元。所述扫描信号输出端将扫描信号输出至所述驱动电路的扫描信号输出端，由栅线驱动控制模块控制是否将扫描信号源输出的扫描信号输送至相应的栅线(即，是否将扫描信号输出端与相应的栅线导通)。
下面将详细介绍栅线驱动控制模块在哪些情况下将扫描信号输出端与相应的栅线导通、哪些情况下将扫描信号输出端与相应的栅线断开。
在以下两种情况下，栅极驱动控制模块将扫描信号输出端与相应的栅线导通：第一种，所述栅极驱动控制模块能够在任意一个所述扫描信号输出端输出扫描信号时将该扫描信号输出端和相应的栅线导通，以利用所述扫描信号对所述栅极电压存储电容充电；第二种，所述栅极驱动控制模块能够在任意一个所述扫描信号输出端输出低电平时将该扫描信号输出端和相应的栅线导通。在第一种情况中，扫描信号源输出的是高电平的扫描信号，此时扫描信号输出端与相应的栅线导通，从而可以将扫描信号存储在栅极电压存储电容中；在第二中情况中，一帧图像显示完毕，需要对栅极电压存储电容进行放电，因此，利用扫描信号源提供低电平电压可以对栅极电压存储电容进行放电，并且将栅线上的薄膜晶体管关闭。
在如下情况中，栅极驱动控制模块将扫描信号输出端与相应的栅线导通：所述栅极驱动控制模块能够在所述源极驱动模块输出灰阶信号时控制所有所述扫描信号输出端均与各自对应的栅线断开。在所述源极驱动模块输出灰阶信号时，利用栅极电压存储电容中所存储的电量可以保持该栅线上的薄膜晶体管打开。因此，无需再将扫描信号输出端为栅极提供扫描信号。
为了便于实现，优选地，如图2所示，所述栅极驱动控制模块的每个输出端均包括第一电平子输出端11a和第二电平子输出端12a。在极性翻转之前，第一电平子输出端11a用于在该第一电平子输出端11a对应的所述扫描信号输出端输出扫描信号时输出高电平信号，第二电平子输出端12a用于在该第二电平子输出端12a对应的所述扫描信号输出端输出低电平时输出低电平信号。在极性翻转之后，第一电平子输出端11a用于在该第一电平子输出端11a对应的所述扫描信号输出端输出低电平信号时输出低电平信号，第二电平子输出端12a用于在该第二电平子输出端12a对应的所述扫描信号输出端输出扫描信号时输出高电平信号
分别利用第一电平子输出端11a和第二电平子输出端12a输出高电平和低电平可以简化栅极驱动控制模块的内部结构。
进一步地，如图2和图3所示，所述栅极驱动控制模块包括第一栅线开关控制线GATE SW1、第二栅线开关控制线GATE SW2、以及对应于每一条栅线设置的第一开关11和第二开关12。
第一开关11和第二开关12的控制端分别与第一栅线开关控制线GATE SW1及第二栅线开关控制线GATE SW2相连。第一开关11的输入端和输出端分别与相应的扫描信号信号输出端21及相应行的所述栅线相连，且第一开关11的输出端形成为第一电平子输出端11a。第二开关12的输入端和输出端分别与相应的扫描信号输出端21及相应行的所述栅线相连，且第二开关12的输出端形成为第二电平子输出端12。第一开关11能够在接收到第一栅线开关控制线Gate SW1提供的有效信号时导通，第二开关12能够在接收到第二开关控制线GateSW2提供的有效信号时导通。此处，有效信号的类型与第一开关11和第二开关12的具体结构有关。例如，针对与某些结构的第一开关和第二开关，高电平信号为有效信号，而针对另一些结构的第一开关和第二开关，低电平信号为有效信号。
在本发明中，对第一开关11的具体结构并不做限制，在图3中所示的具体实施方式中，第一开关11为薄膜晶体管，该第一开关11的栅极形成为该第一开关11的控制端，从图中可以看出，第一开关11的栅极与到第一栅线开关控制线Gate SW1相连。第一开关11的第一极形成为第一电平子输出端11a，并与相应行的栅线相连，第一开关11的第二极形成为该第一开关11的输入端，并与相应的扫描信号输出端相连。由此可知，第一开关的输入端还形成为所述栅极驱动控制模块的一个输入端。
图3中所示的第一开关11为N型薄膜晶体管，因此，第一栅线开关控制线Gate SW1提供的高电平信号为有效信号。当然，第一开关11并不限于此，例如，第一开关11可以为P型晶体管，此时，第一栅线开关控制线Gate SW1提供的低电平信号为有效信号。
类似地，如图3中所示，第二开关12也形成为薄膜晶体管。第二开关12的栅极形成为该第二开关的控制端，以与第二栅线开关控制线Gate SW2相连，第二开关12的第一极形成为第二电平子输出端12a，以与相应行的所述栅线相连，第二开关12的第二极形成为该第二开关的输入端，并与相应的所述扫描信号输出端21相连。容易理解的是，第二开关12的第二极还形成为所述栅极驱动控制模块的一个输入端。
图3中所示的第二开关12为N型薄膜晶体管，因此，第二栅线开关控制线Gate SW2提供的高电平信号为有效信号。当然，第二开关12并不限于此，例如，第二开关12可以为P型晶体管，此时，第二栅线开关控制线Gate SW2提供的低电平信号为有效信号。
下面介绍源极驱动单元的优选实施方式。所述源极驱动单元包括灰阶信号源和源极驱动控制模块，所述灰阶信号源用于提供灰阶信号，且所述灰阶信号源与多个所述灰阶信号输出端相连，所述源极驱动控制模块包括多个输入端和多个输出端，所述源极驱动控制模块的每一个输入端对应于一个所述灰阶信号输出端，所述源极驱动控制模块的每一个输出端对应一条所述数据线，所述源极驱动控制模块的各个输入端能够在所述灰阶信号输出端输出灰阶信号时与各自对应的输出端导通。
具体地，所述源极驱动控制模块包括数据线开关控制线(图2和图3中的第一数据线开关控制线Data SW1和第二数据线开关控制吸纳Data SW2)、以及与多条所述数据线一一对应的多个灰阶电压写入开关13。该灰阶电压写入开关13的控制端与所述数据线开关控制线相连，灰阶电压写入开关13的输入端形成为所述源极驱动控制模块的一个输入端，灰阶电压写入开关13的输出端形成为所述源极驱动控制模块的一个输出端。
所述灰阶电压写入开关的输入端和输出端能够在所述数据线开关控制线提供有效信号时导通。
当灰阶信号源提供灰阶信号时，利用数据线开关控制线向灰阶电压写入开关提供有效信号。有效信号的类型也与灰阶电压写入开关13的具体结构有关。对于某些类型的灰阶电压写入开关，有效信号为高电平信号；而对于另一些类型的灰阶电压写入开关，有效信号则为低电平信号。
为了简化所述驱动电路的结构，优选地，从第一列数据线对应的灰阶信号输出端开始，每两个所述灰阶信号输出端为同一个信号输出端，所述源极驱动单元包括两条数据线开关控制线，两条所述数据线开关控制线分别为第一数据线开关控制线Data SW1和第二数据线开关控制线Data SW2。第一数据开关控制线Data SW1与奇数列数据线对应的灰阶电压写入开关13的控制端相连，第二数据开关控制线Data SW2与偶数列数据线对应的灰阶电压写入开关13的控制端相连。
如图2中所示，在本发明所提供的优选实施方式中，扫描信号输出端21a、灰阶信号输出端22a和灰阶信号输出端22b为同一个信号输出端，扫描信号输出端21b、灰阶信号输出端22c和灰阶信号输出端22d为同一个信号输出端，扫描信号输出端21c、灰阶信号输出端22e、灰阶信号输出端22f为同一个信号输出端。可以通过分时的方式实现扫描信号、奇数列灰阶信号和偶数列列灰阶信号从同一个信号输出端输入至显示面板。
作为本发明的一种具体实施方式，如图3中所示，灰阶电压写入开关13形成为薄膜晶体管。灰阶电压写入开关13的栅极形成为该灰阶电压写入开关13的控制端，以与相应的数据线开关控制线相连，所述灰阶电压写入开关13的第一极形成该灰阶电压写入开关13的输入端(同时也是所述源极驱动控制电路的一个输入端)，灰阶电压写入开关13的第二极形成为该灰阶电压写入开关13的输出端(同时也是所述源极驱动控制电路的一个输出端)。
作为本发明的一种具体实施方式，如图3所示，从第一列数据线对应的灰阶电压写入开关开始，每两个所述灰阶电压写入开关形成为一组，奇数列数据线对应的灰阶电压写入开关的第一极与偶数列数据线对应的灰阶电压写入开关的第一极电连接。与形成为同一个信号输出端的灰阶信号输入端22a、22b相连的两个灰阶电压写入开关13形成为一组；与形成为同一个灰阶信号输出端的灰阶信号输入端22c、22d相连的两个灰阶电压写入开关13形成为一组；与形成为同一个信号输出端的灰阶信号输入22e、22f相连的两个灰阶电压写入开关13形成为一组。
为了便于按照时序向所述信号输出端输出不同的信号，优选地，所述驱动电还包括算法生成模块，所述算法生成模块用于生成算法表，所述算法表包括排列为多行多列的多个算法像素单元组，每个算法像素单元组都包括两个虚拟像素单元和两个真实像素单元，两个所述真实像素单元位于两个所述虚拟像素单元之间。所述栅极驱动单元用于为所述虚拟像素单元提供扫描信号，在每行所述算法像素单元组中，其中一个算法像素单元组的两个虚拟像素单元所接收到的扫描信号对应的灰阶值分别为栅极开启电压和栅极关断电压，其余虚拟像素单元所接收到的扫描信号均为空，所述源极驱动单元用于为所述真实像素单元提供灰阶信号。
当所述显示面板的灰阶为256时，所述栅极开启电压对应的灰阶值为+255，所述栅极关断电压对应的灰阶值为-255，其余虚拟像素单元所接收到的扫描信号均为空或所对应的灰阶值为0。
需要解释的是，此处“扫描信号对应的灰阶值为+255”是指，按照灰阶信号换算成灰阶值的算法对扫描信号进行换算，可以得到+255。“扫描信号对应的灰阶值为-255”是指，按照灰阶信号换算成灰阶值的算法对扫描信号进行换算，可以得到-255。
图5和图7中示出了所述算法表。如图中所示，R表示红色真实像素，G表示绿色真实像素，B表示蓝色真实像素。从图5中可以看出，第一行第一列的算法像素组的两个虚拟像素单元分别用于接收+255的扫描信号和-255的扫描信号。
本发明所提供的驱动电路可以用于驱动液晶显示面板，图5中所示的是极性反转前算法表中各个虚拟像素单元以及真实像素单元的极性状态，图7中所示的是极性反转后算法表中各个虚拟像素单元以及真实像素单元的极性状态。在本发明所提供的实施例中，极性反转的方式为列反转。
作为本发明的另一个方面，提供一种显示面板，所述显示面板包括驱动电路，其中，所述驱动电路为本发明所提供的上述驱动电路。
如上文中所述，所述驱动电路的栅极驱动单元和源极驱动单元均为与数据线的一端，无需在显示面板的侧面设置移位寄存单元，从而可以实现显示面板的窄边框化。
作为本发明的另一个方面，提供一种利用驱动电路驱动显示面板的驱动方法，其中，所述驱动电路本发明所提供的上述驱动电路，所述驱动方法包括：
利用所述栅极驱动单元依次向多个所述扫描信号输出端提供扫描信号；
利用所述源极驱动单元向多个所述灰阶信号输出端提供灰阶信号。
本发明所提供的上述驱动方法可以采用本发明所提供的上述显示面板及驱动电路来实现。也就是说，在本发明中可以将栅极驱动单元与源极驱动单元集成在一起，设置在显示面板上沿数据线的一端，例如显示面板的底端，从而节省了显示面板左右两侧的布线空间，有利于实现显示产品的窄边框或者无边框设计。
在所述驱动电路的一种优选实施方式中，每个所述扫描信号输出端具有至少一个与该扫描信号输出端相对应的灰阶信号输出端，且所述扫描信号输出端与和该扫描信号输出端对应的灰阶信号输出端形成为同一个信号输出端，所述栅极驱动单元还包括多个栅极电压存储电容，每条所述栅线均对应有所述栅极电压存储电容，所述栅极电压存储电容的一端用于与和该栅极电压存储电容对应的栅线相连，另一端与预定电平输入端相连，驱动其中一行真实像素单元进行显示时，所述驱动方法包括以下步骤：
预充电阶段：执行利用所述栅极驱动单元依次向多个所述扫描信号输出端提供扫描信号的步骤，同时向该行真实像素单元的栅极电压存储电容充电，以使得所述栅极电压存储电容中存储有使得该行真实像素单元中像素薄膜晶体管开启的开启电压；
灰阶电压写入阶段：停止输出扫描信号，同时执行利用所述源极驱动单元向多个所述灰阶信号输出端提供灰阶信号的步骤；和
扫描结束阶段：向该行真实像素单元提供使得所述像素薄膜晶体管关闭的关闭电压，并对所述栅极电压存储电容进行放电。
由于扫描信号输出端与灰阶信号输出端形成为同一个信号输出端，因此，需要分阶段执行利用所述栅极驱动单元依次向多个所述扫描信号输出端提供扫描信号的步骤和执行利用所述源极驱动单元向多个所述灰阶信号输出端提供灰阶信号的步骤。由于在预充电阶段栅极电压存储电容中存储了使得该行真实像素单元中像素薄膜晶体管开启的开启电压，因此，灰阶电压写入阶段写入的灰阶电压得以从数据线传输至像素电极，从而实现图像的显示。在扫描结束阶段，对栅极电压存储电容放电，可以确保没有残像等现象，确保下一帧显示的正常进行。
作为所述驱动电路的一种优选实施方式，从第一列数据线对应的灰阶信号输出端开始，每两个所述灰阶信号输出端形成为同一个信号输出端，从第一列数据线对应的灰阶电压写入开关开始，每两个所述灰阶电压写入开关形成为一组，奇数列数据线对应的灰阶电压写入开关的第一极与偶数列数据线对应的灰阶电压写入开关的第一极电连接，所述灰阶电压写入阶段包括：
向奇数列数据线提供灰阶电压；和
向偶数列数据线提供灰阶电压。
由于相邻两行数据线共用同一个灰阶信号输出端，因此，可以分时向相邻两列数据线提供灰阶电压，从而可以保证显示的正常进行。
优选地，所述驱动方法还包括在所述预充电阶段之前进行的：
算法生成阶段：生成算法表，所述算法表包括排列为多行多列的多个算法像素单元组，每个算法像素单元组都包括两个虚拟像素单元和两个真实像素单元，两个所述真实像素单元位于两个所述虚拟像素单元之间；
在预充阶段利用所述栅极驱动单元向该行栅线提供扫描信号包括：向其中一个算法单元组中的一个虚拟像素单元提供对应于栅极开启电压的扫描信号；
扫描结束阶段向该行真实像素单元提供使得所述像素薄膜晶体管关闭的关闭电压包括：向另一个虚拟像素单元提供对应于栅极关断电压的扫描信号。
优选地，当所述显示面板的灰阶为256时，所述栅极开启电压对应的灰阶值为+255，所述栅极关断电压对应的灰阶值为-255。
下面结合图4和图6介绍利用图3中所提供的驱动电路执行所述驱动方法的具体操作步骤。在图3中，各个薄膜晶体管均为N型薄膜晶体管，因此，高电平信号为有效信号，低电平信号为无效信号。
图4所示的是像素翻转前各个信号的时序。
第1阶段(第n1行真实像素单元的预充电阶段)，第一栅线开关控制线GATE SW1高电平，与栅线GLn1和第一栅线开关控制线GATE SW1相连的第一开关11开启，此时，扫描信号输出端21a中高电平VGH输入到栅极电压存储电容Cn1。栅极电压存储电容Cn1充电后，栅线GLn1上的电压升高，第1阶段完成时，栅线GLn1上的电压达到峰值，第1行栅线上连接的像素薄膜晶体管被打开。此后，栅线GLn1进入电压保持阶段。需要说明的是，栅极电压存储电容Cn1电容值较大，需保证充满电后在2、3阶段栅线上的电压能够使得像素薄膜晶体管开启。并且，在此阶段，可以将其它行栅线拉低复位。
第2阶段(第n1行真实像素单元的灰阶电压写入阶段中奇数列真实像素单元的灰阶电压写入阶段)，第一数据线开关控制线DATA SW1高电平，与奇数列数据线(图3中的数据线Dm1(R)、数据线Dm1(B)、数据线Dm2(G))相连的第三开关13导通，由于栅线GLn1上的像素薄膜晶体管开启，通过灰阶信号输出端(灰阶信号输出端22a、灰阶信号输出端22c和灰阶信号输出端22e)为栅线GLn1上的奇数列红色真实像素、奇数列蓝色真实像素和奇数列的绿色真实像素充电，例如，在栅线GLn1对应的第n1行真实像素单元中，Dm1(R)列相应红色真实像素达到LR(m1n1)灰阶，Dm1(B)列相应蓝色真实像素达到LB(m1n1)灰阶、Dm2(G)列相应的绿色自身像素达到LG(m2n1)灰阶等。
第3阶段(第n1行真实像素单元的灰阶电压写入阶段中偶数列真实像素单元的灰阶电压写入阶段)，第二数据开关控制线DATA SW2高电平，与偶数列数据线(图3中的数据线Dm1(G)、数据线Dm2(R)、数据线Dm2(B))相连的第三开关13导通，由于栅线GLn1上的像素薄膜晶体管开启，栅线GLn1上的偶数列绿色真实像素、红色真实像素和蓝色真实像素收到灰阶信号，例如，在栅线GLn1对应的第n1行真实像素单元中，Dm1(G)列相应绿色真实像素达到LG(m1n1)灰阶，Dm2(R)列相应红色真实像素达到LR(m2n1)灰阶，Dm2(B)列相应蓝色真实像素达到LB(m2n1)灰阶等。
第4阶段(第n1行真实像素单元的扫描结束阶段)，向第二栅线开关控制线GATESW2提供高电平信号，与栅线GLn1和第二栅线开关控制线GATE SW2相连的第二开关12开启，通过扫描信号输出端21a将低电平信号VGL输入到栅极电压存储电容Cn1，对栅极电压存储电容进行Cn1反向充电，并且使得栅线GLn1上电压降低，第4阶段完成时，栅线GLn1电压降到最低，第n1行真实像素单元的像素薄膜晶体管被关断。
第5阶段(相邻两行之间的复位阶段)，全部外部信号(包括扫描信号和灰阶信号)均为低电平，此阶段时间较短，可以释放栅极电压存储电容Cn1上的电荷。需要说明的是，此阶段时间也可为0。
第6阶段(第n2行真实是像素单元的预充电阶段)，第一栅线开关控制线GATE SW1提供高电平信号，与栅线GLn2和第一栅线开关控制线GATE SW1相连的第一开关11开启，此时，扫描信号输出端21b中高电平信号VGH输入到栅极电压存储电容Cn2。栅极电压存储电容Cn2充电的同时，栅线GLn2上的电压升高，第6阶段完成时，栅线GLn2上的电压达到峰值，栅线GLn2上的薄膜晶体管被打开。此后，栅线GLn2上的电压进入保持阶段，需要说明的是，栅极电压存储电容Cn2电容值较大，需保证充满电后在7、8阶段栅极电压保证相应的像素薄膜晶体管开启。并且，在此阶段，可以将其它行栅线拉低复位。
第7阶段(第n2行真实像素单元的灰阶电压写入阶段中奇数列真实像素单元的灰阶信号写入阶段)，第一数据线开关控制线DATA SW1提供高电平信号，与奇数列数据线相连的第三开关13导通，由于栅线GLn2上的像素薄膜晶体管开启，因此，栅线GLn2上的奇数列的红色真实像素、蓝色真实像素和绿色真实像素收到灰阶信号，例如，对应于第n2行栅线GLn2，Dm1(R)列相应红色真实像素达到LR(m1n2)灰阶，Dm1(B)列相应蓝色真实像素达到LB(m1n2)灰阶，Dm2(G)列对应的绿色真实像素达到LG(m2n2)灰阶等。
第8阶段(第n2行真实像素单元的灰阶电压写入阶段中偶数列真实像素单元的灰阶信号写入阶段)，第二数据线开关控制线DATA SW2提供高电平信号，与偶数列数据线相连的第三开关13导通，由于栅线GLn2上的像素薄膜晶体管开启，因此，栅线GLn2上的偶数列的绿色真实像素、偶数列的红色真实像素和偶数列的蓝色真实像素收到灰阶信号，例如，对应于第n2行的栅线GLn2，Dm1(G)列相应绿色真实像素达到LG(m1n2)灰阶，Dm2(R)列相应红色真实像素达到LR(m2n2)灰阶，Dm2(B)列相应蓝色真实像素达到LB(m2n2)灰阶等。
第9阶段(第n2行真实像素单元的扫描结束阶段)，第二栅线控制线GATE SW2提供高电平信号，与栅线GLn2和第二栅线控制线GATE SW2相连的第二开关12开启，扫描信号输出端21c输出的低电平信号VGL输入到栅极电压存储电容Cn2，栅极电压存储电容Cn2反向充电，同时栅线GLn2上电压降低，第9阶段完成时，栅线GLn2电压降到最低，第n2行栅线GLn2上的像素薄膜晶体管被关断。
以后各行重复上述两行的各个阶段，此处不再叙述。
图6为极性翻转后的相应时序图。
第1阶段(第n1行真实像素单元的预充电阶段)，第二栅线开关控制线GATE SW2高电平，与栅线GLn1和第二栅线开关控制线GATE SW2相连的第二开关12开启，此时，扫描信号输出端21a中高电平VGH输入到栅极电压存储电容Cn1。栅极电压存储电容Cn1充电后，栅线GLn1的电压升高，第1阶段完成时，栅线GLn1上的电压达到峰值，第n1行栅线上的像素薄膜晶体管被打开。此后，栅线GLn1上的电压进入保持阶段，需要说明的是，栅极电压存储电容Cn1电容值较大，需保证充满电后在2、3阶段栅极电压保证相应的像素薄膜晶体管开启。并且，在此阶段，可以将其它行栅线拉低复位。
第2阶段(第n1行真实像素单元的灰阶电压写入阶段中偶数列真实像素单元的灰阶信号写入阶段)，第二数据线开关控制线DATA SW2提供高电平信号，与偶数列数据线相连的第三开关13导通，由于栅线GLn1上的像素薄膜晶体管开启，栅线GLn1上的偶数列的绿色真实像素、偶数列的红色真实像素和偶数列的蓝色真实像素充电，例如，在第n1行中，Dm1(G)列相应绿色真实像素达到LG(m1n1)灰阶，Dm2(R)列相应红色真实像素达到LR(m2n1)灰阶，Dm2(B)列相应蓝色真实像素达到LB(m2n1)灰阶等。
第3阶段(第n1行真实像素单元的灰阶电压写入阶段的奇数列真实像素单元的灰阶信号写入阶段)，第一数据线开关控制线DATA SW1高电平，与奇数列数据线相连的第三开关13导通，由于栅线GLn1上的像素薄膜晶体管开启，栅线GLn1上的奇数列的红色真实像素、奇数列的蓝色真实像素和奇数列的绿色真实像素充电，例如，在第n1行中，Dm1(R)列相应红色真实像素达到LR(m1n1)灰阶，Dm1(B)列相应蓝色真实像素达到LB(m1n1)灰阶，Dm2(G)列相应绿色真实像素达到LG(m2n1)灰阶等。
第4阶段(第n1行真实像素单元的扫描结束阶段)，第一栅线开关控制线GATE SW1高电平，与栅线GLn1和第一栅线开关控制线GATE SW1相连的第一开关11开启，扫描信号输出端21a中低电平信号VGL输入到栅极电压存储电容Cn1，栅极电压存储电容Cn1反向充电，栅线GLn1上电压降低，第4阶段完成时，栅线GLn1上的电压降到最低，第n1行的像素薄膜晶体管被关断。
第5阶段，(相邻两行之间的复位阶段)，全部外部信号(包括扫描信号和灰阶信号)为低电平，此阶段时间较短，可以释放栅极电压存储电容Cn1上的电荷。需要说明的是，此阶段时间也可为0，也就是说，可以不存在这个阶段。
第6阶段(第n2行栅线的预充电阶段)，第二栅线开关控制线GATE SW2高电平，与栅线GLn2和第二栅线开关控制线GATE SW2相连的第二开关12开启，此时，扫描信号输出端21b中高电平信号VGH输入到栅极电压存储电容Cn2。栅极电压存储电容Cn2充电后，栅线GLn2上的电压升高，第1阶段完成时，栅线GLn2上的电压达到峰值，第n2行栅线上的像素薄膜晶体管被打开。此后，栅线GLn2的电压进入保持阶段，需要说明的是，栅极电压存储电容Cn2电容值较大，需保证充满电后在7、8阶段栅极电压保证相应像素薄膜晶体管开启。并且，在此阶段，可以将其它行栅线拉低复位。
第7阶段(第n2行真实像素单元的灰阶电压写入阶段中偶数列真实像素单元的灰阶电压写入阶段)，第二数据线控制线DATA SW2高电平，与偶数列数据线相连的第三开关13导通，由于栅线GLn2上的像素薄膜晶体管开启，栅线GLn2上的偶数列的绿色真实像素、偶数列的红色真实像素和偶数列的蓝色真实像素充电，例如，第n2行中，Dm1(G)列相应绿色真实像素达到LG(m1n2)灰阶，Dm2(R)列相应红色真实像素达到LR(m2n2)灰阶，Dm2(B)列相应蓝色真实像素达到LB(m2n2)灰阶等。
第8阶段(第n2行栅线的灰阶电压写入阶段中奇数列真实像素的灰阶电压写入阶段)，第一数据线开关控制线DATA SW1提供高电平信号，与奇数列数据线相连的第三开关13导通，由于栅线GLn2上的像素薄膜晶体管开启，栅线GLn2上的部分红色真实像素、部分蓝色真实像素和部分绿色真实像素充电，例如，在第n2行中，Dm1(R)列相应红色真实像素达到LR(m1n2)灰阶，Dm1(B)列相应蓝色真实像素达到LB(m1n2)灰阶，Dm2(G)列相应绿色真实像素达到LG(m2n2)灰阶等。
第9阶段(第n2行栅线的扫描结束阶段)，第一栅线开关控制线GATE SW1高电平，与栅线GLn2和栅线开关控制线GATE SW1相连的第一开关11开启，扫描信号输出端21b中低电平信号VGL输入到栅极电压存储电容Cn2，栅极电压存储电容Cn2反向充电，栅线GLn2上电压降低，第9阶段完成时，栅线GLn2上电压降到最低，第n2行的像素薄膜晶体管被关断。
以后各行重复上述两行的各个阶段，此处不再叙述。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (15)

1.一种驱动电路，用于驱动显示面板进行显示，所述显示面板包括多条栅线和多条数据线，多条所述栅线和多条所述数据线将所述显示面板划分为多个真实像素单元，其特征在于，所述驱动电路设置在所述数据线的一端，所述驱动电路包括多个扫描信号输出端、多个灰阶信号输出端、栅极驱动单元和源极驱动单元，每条所述栅线对应一个所述扫描信号输出端，所述栅极驱动单元用于依次向多个所述扫描信号输出端提供扫描信号，每条所述数据线对应一个所述灰阶信号输出端，所述源极驱动单元用于向多个所述灰阶信号输出端提供灰阶信号，每个所述扫描信号输出端具有至少一个与该扫描信号输出端相对应的灰阶信号输出端，且所述扫描信号输出端与和该扫描信号输出端对应的灰阶信号输出端为同一个信号输出端，所述栅极驱动单元包括多个栅极电压存储电容，每条所述栅线均对应有所述栅极电压存储电容，所述栅极电压存储电容的一端用于与和该栅极电压存储电容对应的栅线相连，另一端与预定电平输入端相连，
所述源极驱动单元包括灰阶信号源和源极驱动控制模块，所述灰阶信号源用于提供灰阶信号，且所述灰阶信号源与多个所述灰阶信号输出端相连，所述源极驱动控制模块包括多个输入端和多个输出端，所述源极驱动控制模块的每一个输入端对应于一个所述灰阶信号输出端，所述源极驱动控制模块的每一个输出端对应一条所述数据线，所述源极驱动控制模块的各个输入端能够在所述灰阶信号输出端输出灰阶信号时与各自对应的输出端导通，
所述驱动电还包括算法生成模块，所述算法生成模块用于生成算法表，所述算法表包括排列为多行多列的多个算法像素单元组，每个算法像素单元组都包括两个虚拟像素单元和两个真实像素单元，两个所述真实像素单元位于两个所述虚拟像素单元之间，所述栅极驱动单元用于为所述虚拟像素单元提供扫描信号，在每行所述算法像素单元组中，其中一个算法像素单元组的两个虚拟像素单元所接收到的扫描信号分别为栅极开启电压和栅极关断电压，其余虚拟像素单元所接收到的扫描信号均为空，所述源极驱动单元用于为所述真实像素单元提供灰阶信号。
2.根据权利要求1所述的驱动电路，其特征在于，所述栅极驱动单元包括扫描信号源、栅极驱动控制模块，所述扫描信号源的输出端与所述扫描信号输出端相连，所述栅极驱动控制模块连接在多条所述栅线和多个所述扫描信号输出端之间，且所述栅极驱动控制模块包括多个输入端和多个输出端，所述栅极驱动控制模块的每个输入端均与一个所述扫描信号输出端相连，所述栅极驱动控制模块的每个输出端均用于与一条栅线相连；
所述栅极驱动控制模块能够在任意一个所述扫描信号输出端输出扫描信号时将该扫描信号输出端和相应的栅线导通，以利用所述扫描信号对所述栅极电压存储电容充电；
所述栅极驱动控制模块能够在任意一个所述扫描信号输出端输出低电平时将该扫描信号输出端和相应的栅线导通；以及
所述栅极驱动控制模块能够在所述源极驱动模块输出灰阶信号时控制所有所述扫描信号输出端均与各自对应的栅线断开。
3.根据权利要求2所述的驱动电路，其特征在于，所述栅极驱动控制模块的每个输出端均包括第一电平子输出端和第二电平子输出端，所述第一电平子输出端用于在该第一电平子输出端对应的所述扫描信号输出端输出扫描信号时输出高电平信号、以及该第一电平子输出端对应的所述扫描信号输出端输出低信号时输出低电平信号，所述第二电平子输出端用于在该第二电平子输出端对应的所述扫描信号输出端输出低电平时输出低电平信号、以及该第二电平子输出端对应的所述扫描信号输出端输出扫描信号时输出高电平信号。
4.根据权利要求3所述的驱动电路，其特征在于，所述栅极驱动控制模块包括第一栅线开关控制线、第二栅线开关控制线、以及对应于每一条所述栅线设置的第一开关和第二开关；
所述第一开关和所述第二开关的控制端分别与所述第一栅线开关控制线及所述第二栅线开关控制线相连，所述第一开关的输入端和输出端分别与相应的所述扫描信号输出端及相应行的所述栅线相连，且所述第一开关的输出端形成为所述第一电平子输出端，所述第二开关的输入端和输出端分别与相应的所述扫描信号输出端及相应行的所述栅线相连，且所述第二开关的输出端形成为所述第二电平子输出端，所述第一开关能够在接收到所述第一栅线开关控制线提供的有效信号时导通，所述第二开关能够在接收到所述第二栅线开关控制线提供的有效信号时导通。
5.根据权利要求4所述的驱动电路，其特征在于，所述第一开关形成为薄膜晶体管，所述第一开关的栅极形成为所述第一开关的控制端，以与所述第一栅线开关控制线相连，所述第一开关的第一极形成为所述第一电平子输出端，以与相应行的所述栅线相连，所述第一开关的第二极形成为该第一开关的输入端，并与相应的所述扫描信号输出端相连。
6.根据权利要求4所述的驱动电路，其特征在于，所述第二开关形成为薄膜晶体管，所述第二开关的栅极形成为该第二开关的控制端，以与所述第二栅线开关控制线相连，所述第二开关的第一极形成为所述第二电平子输出端，以与相应行的所述栅线相连，所述第二开关的第二极形成为该第二开关的输入端，并与相应的所述扫描信号输出端相连。
7.根据权利要求1至6所述的驱动电路，其特征在于，所述源极驱动控制模块包括数据线开关控制线、以及与多条所述数据线一一对应的多个灰阶电压写入开关，所述灰阶电压写入开关的控制端与所述数据线开关控制线相连，所述灰阶电压写入开关的输入端形成为所述源极驱动控制模块的一个输入端，所述灰阶电压写入开关的输出端形成为所述源极驱动控制模块的输出端；
所述灰阶电压写入开关的输入端和输出端能够在所述数据线开关控制线提供有效信号时导通。
8.根据权利要求7所述的驱动电路，其特征在于，从第一列数据线对应的灰阶信号输出端开始，每两个所述灰阶信号输出端为同一个信号输出端，所述源极驱动单元包括两条数据线开关控制线，两条所述数据线开关控制线分别为第一数据线开关控制线和第二数据线开关控制线，所述第一数据开关控制线与奇数列数据线对应的灰阶电压写入开关的控制端相连，所述第二数据开关控制线与偶数列数据线对应的灰阶电压写入开关的控制端相连。
9.根据权利要求7所述的驱动电路，其特征在于，所述灰阶电压写入开关形成为薄膜晶体管，所述灰阶电压写入开关的栅极形成为所述灰阶电压写入开关的控制端，以与相应的所述数据线开关控制吸纳相连，所述灰阶电压写入开关的第一极形成为该灰阶电压写入开关的输入端，所述灰阶电压写入开关的第二极形成为该灰阶电压写入开关的输出端。
10.根据权利要求9所述的驱动电路，其特征在于，从第一列数据线对应的灰阶信号输出端开始，每两个所述灰阶信号输出端为同一个信号输出端，从第一列数据线对应的灰阶电压写入开关开始，每两个所述灰阶电压写入开关形成为一组，奇数列数据线对应的灰阶电压写入开关的第一极与偶数列数据线对应的灰阶电压写入开关的第一极电连接。
11.根据权利要求1至6中任意一项所述的驱动电路，其特征在于，当所述显示面板的灰阶为256时，所述栅极开启电压对应的灰阶值为+255，所述栅极关断电压对应的灰阶值为-255。
12.一种显示面板，其特征在于，所述显示面板包括权利要求1至11中任意一项所述的驱动电路。
13.一种利用驱动电路驱动显示面板的驱动方法，其特征在于，所述驱动电路为权利要求1所述的驱动电路，所述驱动方法包括：
利用所述栅极驱动单元依次向多个所述扫描信号输出端提供扫描信号；
利用所述源极驱动单元向多个所述灰阶信号输出端提供灰阶信号，
每个所述扫描信号输出端具有至少一个与该扫描信号输出端相对应的灰阶信号输出端，且所述扫描信号输出端与和该扫描信号输出端对应的灰阶信号输出端为同一个信号输出端，所述栅极驱动单元还包括多个栅极电压存储电容，每条所述栅线均对应有所述栅极电压存储电容，所述栅极电压存储电容的一端用于与和该栅极电压存储电容对应的栅线相连，另一端与预定电平输入端相连，驱动其中一行真实像素单元进行显示时，所述驱动方法包括以下步骤：
预充电阶段：执行利用所述栅极驱动单元依次向多个所述扫描信号输出端提供扫描信号的步骤，同时向该行真实像素单元的栅极电压存储电容充电，以使得所述栅极电压存储电容中存储有使得该行真实像素单元中像素薄膜晶体管开启的开启电压；
灰阶电压写入阶段：停止输出扫描信号，同时执行利用所述源极驱动单元向多个所述灰阶信号输出端提供灰阶信号的步骤；和
扫描结束阶段：向该行真实像素单元提供使得所述像素薄膜晶体管关闭的关闭电压，并对所述栅极电压存储电容进行放电；
所述驱动方法还包括在所述预充电阶段之前进行的：
算法生成阶段：生成算法表，所述算法表包括排列为多行多列的多个算法像素单元组，每个算法像素单元组都包括两个虚拟像素单元和两个真实像素单元，两个所述真实像素单元位于两个所述虚拟像素单元之间；
在预充阶段利用所述栅极驱动单元向该行栅线提供扫描信号包括：向其中一个算法单元组中的一个虚拟像素单元提供对应于栅极开启电压的扫描信号；
扫描结束阶段向该行真实像素单元提供使得所述像素薄膜晶体管关闭的关闭电压包括：向另一个虚拟像素单元提供对应于栅极关断电压的扫描信号。
14.根据权利要求13所述的驱动方法，其特征在于，从第一列数据线对应的灰阶信号输出端开始，每两个所述灰阶信号输出端为同一个信号输出端，从第一列数据线对应的灰阶电压写入开关开始，每两个所述灰阶电压写入开关形成为一组，奇数列数据线对应的灰阶电压写入开关的第一极与偶数列数据线对应的灰阶电压写入开关的第一极电连接，在所述灰阶电压写入阶段，利用所述源极驱动单元向多个所述灰阶信号输出端提供灰阶信号的步骤包括：
向奇数列数据线提供灰阶电压；和
向偶数列数据线提供灰阶电压。
15.根据权利要求13或14所述的驱动方法，其特征在于，当所述显示面板的灰阶为256时，所述栅极开启电压对应的灰阶值为+255，所述栅极关断电压对应的灰阶值为-255。
CN201510711721.8A 2015-10-28 2015-10-28 驱动电路及其驱动方法、显示面板 Active CN105206242B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510711721.8A CN105206242B (zh) 2015-10-28 2015-10-28 驱动电路及其驱动方法、显示面板
US15/528,565 US10453377B2 (en) 2015-10-28 2016-10-10 Display panel and driving method thereof, and display apparatus
PCT/CN2016/101615 WO2017071459A1 (zh) 2015-10-28 2016-10-10 显示面板及其驱动方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510711721.8A CN105206242B (zh) 2015-10-28 2015-10-28 驱动电路及其驱动方法、显示面板

Publications (2)

Publication Number Publication Date
CN105206242A CN105206242A (zh) 2015-12-30
CN105206242B true CN105206242B (zh) 2017-11-07

Family

ID=54953873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510711721.8A Active CN105206242B (zh) 2015-10-28 2015-10-28 驱动电路及其驱动方法、显示面板

Country Status (3)

Country Link
US (1) US10453377B2 (zh)
CN (1) CN105206242B (zh)
WO (1) WO2017071459A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161069A (zh) * 2015-10-27 2015-12-16 京东方科技集团股份有限公司 一种显示面板的显示控制方法、显示控制电路及显示装置
CN105206242B (zh) 2015-10-28 2017-11-07 京东方科技集团股份有限公司 驱动电路及其驱动方法、显示面板
CN105974700B (zh) * 2016-06-30 2019-10-18 维沃移动通信有限公司 一种显示屏及电子设备
CN106932980A (zh) * 2017-03-29 2017-07-07 武汉华星光电技术有限公司 一种goa阵列基板及液晶面板
CN107068035B (zh) * 2017-04-06 2020-12-18 京东方科技集团股份有限公司 一种显示方法、显示装置
CN107992229B (zh) * 2017-12-05 2020-12-01 上海中航光电子有限公司 触控显示面板和触控显示装置
CN108538234A (zh) * 2018-04-20 2018-09-14 京东方科技集团股份有限公司 一种信号控制装置及控制方法、显示设备
CN108847181B (zh) 2018-07-13 2021-01-26 京东方科技集团股份有限公司 一种灰阶调节电路和显示装置
CN209103800U (zh) * 2018-11-29 2019-07-12 惠科股份有限公司 显示面板驱动电路
CN110164351A (zh) * 2019-04-22 2019-08-23 北京集创北方科技股份有限公司 驱动电路、驱动装置、显示设备以及驱动方法
CN110211525A (zh) * 2019-05-27 2019-09-06 福建华佳彩有限公司 一种面板设计架构
KR20210010686A (ko) * 2019-07-17 2021-01-28 삼성디스플레이 주식회사 표시 장치
US20210263366A1 (en) * 2019-09-11 2021-08-26 Sitronix Technology Corp. Display Panel Driving Chip, Display Panel Driving Structure and Display Device Thereof
CN111240061B (zh) 2020-03-18 2021-09-14 合肥鑫晟光电科技有限公司 阵列基板及其驱动方法、显示装置
WO2021227031A1 (zh) 2020-05-15 2021-11-18 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN113781951B (zh) * 2020-06-09 2022-10-04 京东方科技集团股份有限公司 一种显示面板及驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201204027Y (zh) * 2008-02-29 2009-03-04 上海广电光电子有限公司 可减少栅极驱动电路数量的电路及液晶显示装置
CN104112432A (zh) * 2013-04-17 2014-10-22 瀚宇彩晶股份有限公司 显示器
CN104360558A (zh) * 2014-12-08 2015-02-18 重庆京东方光电科技有限公司 一种阵列基板、显示面板及显示装置
CN104751766A (zh) * 2015-04-08 2015-07-01 京东方科技集团股份有限公司 一种显示面板、其驱动方法及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201020609A (en) * 2008-11-26 2010-06-01 Chunghwa Picture Tubes Ltd LCD panel having shared shorting bars for array test and panel test
TWI404011B (zh) * 2009-03-18 2013-08-01 Pervasive Display Co Ltd 非揮發性顯示模組及非揮發性顯示裝置
KR101668671B1 (ko) * 2010-05-12 2016-10-25 삼성디스플레이 주식회사 표시 장치
CN102456316B (zh) * 2011-12-15 2013-12-04 北京大学深圳研究生院 一种数据驱动电路及其显示装置
KR101984189B1 (ko) * 2011-12-16 2019-06-03 엘지디스플레이 주식회사 터치스크린 내장형 액정표시장치 및 그 구동 방법
CN102436796B (zh) 2011-12-19 2013-10-30 北京大学深圳研究生院 一种显示装置及其数据驱动电路
CN102723064B (zh) * 2012-03-28 2015-05-06 北京大学深圳研究生院 驱动电路单元、栅极驱动电路及显示装置
US20130257837A1 (en) * 2012-03-28 2013-10-03 Shenzhen China Star Optoelectronics Technology Co. Ltd. Liquid crystal display device, driving circuit, and driving method thereof
US8830154B2 (en) * 2012-04-16 2014-09-09 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display device and driving circuit with reduced number of scan drivers and data drivers
CN103000152B (zh) * 2012-11-29 2015-04-22 北京京东方光电科技有限公司 控制栅极线信号值方法和设备、栅极驱动电路、显示装置
JP2015045726A (ja) 2013-08-28 2015-03-12 シナプティクス・ディスプレイ・デバイス株式会社 表示駆動装置及び表示装置
KR102102257B1 (ko) 2013-10-01 2020-04-21 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI505010B (zh) * 2013-11-12 2015-10-21 E Ink Holdings Inc 主動元件陣列基板
CN105527825B (zh) * 2014-09-28 2018-02-27 联想(北京)有限公司 电子设备和显示方法
CN104900181A (zh) * 2015-07-03 2015-09-09 京东方科技集团股份有限公司 一种阵列基板及其驱动方法和显示装置
CN105047122A (zh) * 2015-09-08 2015-11-11 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN105161069A (zh) * 2015-10-27 2015-12-16 京东方科技集团股份有限公司 一种显示面板的显示控制方法、显示控制电路及显示装置
CN105206242B (zh) * 2015-10-28 2017-11-07 京东方科技集团股份有限公司 驱动电路及其驱动方法、显示面板
US10720109B2 (en) * 2017-08-16 2020-07-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light emitting diode display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201204027Y (zh) * 2008-02-29 2009-03-04 上海广电光电子有限公司 可减少栅极驱动电路数量的电路及液晶显示装置
CN104112432A (zh) * 2013-04-17 2014-10-22 瀚宇彩晶股份有限公司 显示器
CN104360558A (zh) * 2014-12-08 2015-02-18 重庆京东方光电科技有限公司 一种阵列基板、显示面板及显示装置
CN104751766A (zh) * 2015-04-08 2015-07-01 京东方科技集团股份有限公司 一种显示面板、其驱动方法及显示装置

Also Published As

Publication number Publication date
US10453377B2 (en) 2019-10-22
US20170269416A1 (en) 2017-09-21
WO2017071459A1 (zh) 2017-05-04
CN105206242A (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
CN105206242B (zh) 驱动电路及其驱动方法、显示面板
CN103928001B (zh) 一种栅极驱动电路和显示装置
CN100426063C (zh) 液晶显示器件及其驱动方法
CN100468510C (zh) 显示装置及驱动装置
CN104217689B (zh) 移位寄存器
CN104810001B (zh) 一种液晶显示面板的驱动电路及驱动方法
CN102467893B (zh) 液晶显示器及其驱动方法
CN105632441B (zh) 栅极驱动电路
CN1265336C (zh) 图象显示装置
CN102592552B (zh) 液晶显示装置的驱动装置及其驱动方法
CN106057147A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105741802A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
KR101474185B1 (ko) 드라이버 장치, 구동 방법 및 표시 장치
CN103761944A (zh) 一种栅极驱动电路、显示装置及驱动方法
US11132934B2 (en) Shift register unit comprising input circuit, output circuit, and first node control circuit, gate driving circuit, display device, and driving method
CN104155820A (zh) 一种阵列基板及驱动方法
CN109285506A (zh) 一种显示装置及其驱动方法和驱动系统
CN106875918A (zh) 脉冲生成单元、阵列基板、显示装置、驱动电路和方法
CN102222484B (zh) 双闸极液晶显示面板驱动方法
CN104317127A (zh) 一种液晶显示面板
CN108319049A (zh) 液晶显示器及液晶显示器驱动方法
CN106023920A (zh) 液晶显示装置及其驱动方法
CN107068108B (zh) 显示面板的驱动方法及装置、显示装置
CN107731180A (zh) 栅极驱动电路
CN105321491B (zh) 栅极驱动电路和使用栅极驱动电路的液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant