[go: up one dir, main page]

CN102983073A - 小尺寸鳍形结构的制造方法 - Google Patents

小尺寸鳍形结构的制造方法 Download PDF

Info

Publication number
CN102983073A
CN102983073A CN2011102615276A CN201110261527A CN102983073A CN 102983073 A CN102983073 A CN 102983073A CN 2011102615276 A CN2011102615276 A CN 2011102615276A CN 201110261527 A CN201110261527 A CN 201110261527A CN 102983073 A CN102983073 A CN 102983073A
Authority
CN
China
Prior art keywords
mask layer
mask
etching
substrate
layer patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102615276A
Other languages
English (en)
Other versions
CN102983073B (zh
Inventor
杨涛
赵超
李俊峰
卢一泓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110261527.6A priority Critical patent/CN102983073B/zh
Priority to US14/342,421 priority patent/US20140227878A1/en
Priority to PCT/CN2012/072983 priority patent/WO2013033986A1/zh
Publication of CN102983073A publication Critical patent/CN102983073A/zh
Application granted granted Critical
Publication of CN102983073B publication Critical patent/CN102983073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种小尺寸鳍形结构的制造方法，包括以下步骤：在衬底上依次形成第一掩模层和第二掩模层；刻蚀第一掩模层和第二掩模层形成硬掩模图形，其中第二掩模层图形比第一掩模层图形宽；去除第二掩模层图形；以第一掩模层图形为掩模，干法刻蚀衬底，形成鳍形结构。依照本发明的小尺寸鳍形结构制造方法，先制备较大尺寸的硬掩模，而后通过湿法腐蚀制备出宽度可控的、小尺寸硬掩模，最终利用在体硅晶圆的刻蚀上，从而得到所需的小尺寸鳍形结构，提高了器件的电学性能以及集成度，并简化了工艺降低了成本。

Description

小尺寸鳍形结构的制造方法
技术领域
本发明涉及一种半导体器件的制造方法，更具体地讲，涉及一种小尺寸鳍形结构的制造方法。
背景技术
随着半导体特征尺寸持续向着22/15nm的等级不断缩小，栅极宽度减小带来的负面效应越来越明显，传统的平面型晶体管已不能满足要求。首先，为了消除短沟道效应，需要向沟道中重掺杂P、B，使得器件阈值电压上升，还降低了沟道中载流子迁移率，造成器件响应速度下降，且离子注入工艺控制较难，容易造成阈值电压波动过大等不良结果。其次，传统的SiGe PMOS硅应变技术也面临瓶颈，在22nm制程节点中，源漏两极掺杂的Ge元素含量已经占到40％左右，难以再为沟道提供更高程度的应变。第三，栅氧化物厚度发展也凸显瓶颈，厚度的减薄速度已经难以跟上栅极宽度缩小的步伐。
2011年5月英特尔宣布22纳米技术节点将采用3维鳍型栅(FinFET)的器件结构取代之前平面的2维平面栅器件结构，以满足随器件尺寸缩小而带来的漏电，高功耗等问题。由于2维平面栅在22纳米技术节点以前一直可以维持摩尔定律的推进，因此3维鳍型栅器件是否有必要引入，以及在哪一个技术节点引入都是人们一直关注的问题。在10多年前，3维鳍型栅器件的原型及制作工艺的研究就已展开。3维鳍型栅器件结构见英特尔发表的示意图1，体硅衬底1上形成有的氧化物层2，选择性外延生长、刻蚀衬底再填充氧化物或者采用硅纳米线技术形成多个突出于衬底1而垂直分布的相互平行的鳍(fin)形或翅形结构3，超薄的栅氧化物层4形成在鳍形结构3上并包围了沟道区，栅极5形成在氧化物层2而覆盖栅氧化物层4且包围沟道区、横跨多个鳍形结构3，对栅极5两侧的鳍形结构3掺杂使其形成源漏区3A/3B，而被栅极5、栅氧化层4覆盖的鳍形结构3的部分区域成为沟道区3C，其中源漏区3A/3B以及沟道区3C需要足够薄以增强栅的控制能力。
该器件结构的关键技术之一是在相应体硅晶圆衬底上形成鳍型的单晶栅条，此栅条将作为器件的源漏区。然而现有的集成电路工艺中，难以在体衬底上通过已知的沉积、刻蚀等常规工艺来制造小尺寸的鳍形结构，而硅纳米管等新技术工艺复杂、成本高昂，难以用于大规模生产，且工艺均匀性有待提高。
为此，急需一种能高效低成本地制作小尺寸鳍形结构的方法。
发明内容
因此，本发明的目的在于提出一种小尺寸鳍形结构的制造方法，以便高效低成本地制作小尺寸鳍形结构，提高器件性能的同时还能有效降低成本。
本发明提供了一种小尺寸鳍形结构的制造方法，包括以下步骤：在衬底上依次形成第一掩模层和第二掩模层；刻蚀第一掩模层和第二掩模层形成硬掩模图形，其中第二掩模层图形比第一掩模层图形宽；去除第二掩模层图形；以第一掩模层图形为掩模，干法刻蚀衬底，形成鳍形结构。
其中，先干法刻蚀形成硬掩模图形且使得第二掩模层图形与第一掩模层图形等宽，然后湿法腐蚀第一掩模层图形使得第二掩模层图形比第一掩模层图形宽。
其中，第一掩模层和/或第二掩模层包括氧化硅、氮化硅、氮氧化硅。
湿法腐蚀的腐蚀液包括DHF、BOE、热磷酸、H2O2。
衬底包括单晶硅、SOI、单晶锗、GeOI、SiGe、SiC、InSb、GaAs、GaN。
其中，衬底晶向依照载流子迁移率控制而不同。
其中，第一掩模层图形和/或鳍形结构的宽度小于等于100
Figure BDA0000089107260000021
依照本发明的小尺寸鳍形结构制造方法，先制备较大尺寸的硬掩模，而后通过湿法腐蚀制备出宽度可控的、小尺寸硬掩模，最终利用在体硅晶圆的刻蚀上，从而得到所需的小尺寸鳍形结构，提高了器件的电学性能以及集成度，并简化了工艺降低了成本。
本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1显示了现有技术的鳍形栅器件的示意图；
图2至图7依次显示了依照本发明的方法各步骤的剖面示意图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了一种小尺寸鳍形结构的制造方法。需要指出的是，类似的附图标记表示类似的结构。
首先参照图2，在衬底10上形成由第一掩模层21和第二掩模层22构成的硬掩模材料层20，形成方法例如是LPCVD、PECVD等常规沉积方法。衬底10依照器件电学性能需要而可采用各种衬底材料，例如包括单晶硅、绝缘体上硅(SOI)、单晶锗、绝缘体上锗(GeOI)，或者SiGe、SiC、InSb、GaAs、GaN等其他化合物半导体材料，或者为外延晶片。衬底10的晶向依照载流子迁移率控制的需要而可以是(100)、(110)或(111)，或者是在底层衬底上通过选择性外延生长(SEG)形成的具有不同晶向的多个顶部衬底区域。第一掩模层21和第二掩模层22可包括氧化硅、氮化硅或氮氧化硅，用于稍后刻蚀的硬掩模层，两者材质不同，例如氧化硅21在下而氮化硅22在上，也可倒置为氮化硅21在下而氧化硅22在上，或者还可以采用能使得稍后刻蚀时速率不同的特别是下层刻蚀快于中层、中层快于上层的三层结构。第一掩模层21厚度a为400～1000
Figure BDA0000089107260000031
并优选600
Figure BDA0000089107260000032
第二掩模层22厚度b为100～400
Figure BDA0000089107260000033
并优选200
Figure BDA0000089107260000034
其次参照图3，刻蚀形成上下等宽的垂直硬掩模图形。在第二掩模层22上涂敷光刻胶(未示出)并曝光显影形成光刻胶图形，以光刻胶图形为掩模，采用例如等离子体刻蚀的干法刻蚀，依次刻蚀第二掩模层22以及第一掩模层21直至露出衬底10，形成硬掩模图形，硬掩模图形的线条宽度例如为200～400
Figure BDA0000089107260000035
并优选300
Figure BDA0000089107260000036
其中，等离子体刻蚀气体可包括含卤素气体，例如为碳氟基气体(CxHyFz)、NF3、SF6等含氟气体，以及Cl2、Br2、HBr、HCl等其他含卤素气体，还可以包括氧气、臭氧、氮氧化物等氧化剂。值得注意的是，顶层的第二掩模层22在等离子体刻蚀中并未完全除去，而是保留有一定的剩余厚度，例如为大于等于100
Figure BDA0000089107260000041
并优选150
Figure BDA0000089107260000042
刻蚀完成之后采用去离子水等湿法清洗或通入氧气、氟化气体等干法清洗，完全去除刻蚀产物。
再次参照图4，选择性刻蚀形成上宽下窄的硬掩模图形。依照第一和第二掩模层材质不同而选择不同的刻蚀液来对第一掩模层层选择性地湿法刻蚀，形成上宽下窄的硬掩模图形。当第一掩模层21为氧化硅时，采用例如为稀释氢氟酸(DHF，例如HF∶H2O＝1∶100)或缓释刻蚀液(BOE，NH4F与HF混合物，两者之比例如为2∶1至4∶1)的HF基化学液，刻蚀温度例如为25℃，由于DHF对于氮化硅的第二掩模层22腐蚀速率很慢而对于氧化硅的第一掩模层21腐蚀速率较快，因此第一掩模层图形21的线条会横向缩进，形成如图4所示的类似于螺帽或T型的上宽下窄的结构。当第一掩模层21为氮化硅时，可采用不与氧化硅的第二掩模层22反应的热磷酸(H3PO4∶H2O＝85∶15，工艺温度可举证为160℃)来侧蚀第一掩模层21，也同样形成图4所示结构。同理地，当掩模层21或22使用氮氧化物时，可采用HF与H2O2混合物来腐蚀。图4中第二掩模层22的线条宽度仍保持为接近或等于图3中的硬掩模图形宽度，例如为200～400
Figure BDA0000089107260000043
并优选300但是第一掩模层图形21的线条宽度c小于第二掩模层图形22的线条宽度，例如小于等于100
Figure BDA0000089107260000045
并优选为50
Figure BDA0000089107260000046
换言之，第二掩模层22具有超出第一掩模层21的悬出部分，左右各125
Figure BDA0000089107260000047
悬出部分的宽度或者第一掩模层图形21的剩余的线条宽度c可通过调整腐蚀液配比以及温度来控制横向腐蚀速率而得到，从而控制最终刻蚀衬底形成鳍形结构的宽度。
上述的SiO2/Si3N4(SiON)双叠层的硬掩模结构，如果只用一层SiO2硬掩模，那么在湿法横向腐蚀SiO2的过程中，由于没有顶层Si3N4(SiON)保护，单层的SiO2硬掩模顶部和侧面将被同时腐蚀，从而无法有效控制SiO2硬掩模的形状和横向宽度。因此，本发明有鉴于此，采用双层硬掩模来控制横向宽度，从而形成最终的小尺寸鳍形结构。
然后参照图5，去除顶层的第二掩模层。使用湿法腐蚀工艺去除掉硬掩模图形顶部残存的第二掩模层图形22，在衬底10上仅留下第一掩模层图形21。例如采用热磷酸(H3PO4∶H2O＝85∶15，工艺温度可举证为160℃)腐蚀氮化硅的第二掩模层22；当第二掩模层22为氧化硅时，采用HF基化学液，例如为稀释氢氟酸(DHF，例如HF∶H2O＝1∶100)或缓释刻蚀液(BOE，NH4F与HF混合物，两者之比例如为2∶1至4∶1)的HF基化学液，刻蚀温度例如为25℃)来腐蚀去除。湿法腐蚀工艺完成后对晶圆进行清洗并干燥。
接着参照图6，刻蚀衬底形成鳍形结构。采用与刻蚀硬掩模图形相同或类似的干法刻蚀工艺，例如等离子体刻蚀，以留下的第一掩模层图形21为掩模对衬底刻蚀，直至到达所需的深度，例如200～1000
Figure BDA0000089107260000051
未被第一掩模层图形21阻挡的衬底10将被刻蚀去除而位于第一掩模层图形21下的衬底10得以保留而形成图6所示的多条鳍形结构，其中鳍形结构宽度与第一掩模层图形剩余的宽度c相等，例如均为小于等于100
Figure BDA0000089107260000052
并优选50
Figure BDA0000089107260000053
最后参照图7，去除剩余的第一掩模层图形21。依照第一掩模层21材料不同而采用不同的湿法刻蚀液腐蚀去除剩余的第一掩模层图形21，留下图7所示的多条鳍形结构。例如，当第一掩模层21为氧化硅时采用HF基刻蚀液，当其采用氮化硅时采用热磷酸，当其采用氮氧化硅时采用HF与双氧水混合物。
后续的器件制造可以包括在鳍形结构上沉积栅介质层和栅极材料层、对栅极两侧的鳍形结构源漏离子注入、沉积绝缘层并刻蚀形成接触孔、沉积接触金属等等，从而完成鳍形栅器件的制造。这些工艺为本领域公知，在此不再赘述。
依照本发明的小尺寸鳍形结构制造方法，先制备较大尺寸的硬掩模，而后通过湿法腐蚀制备出宽度可控的、小尺寸硬掩模，最终利用在体硅晶圆的刻蚀上，从而得到所需的小尺寸鳍形结构，提高了器件的电学性能以及集成度，并简化了工艺降低了成本。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (7)

1.一种小尺寸鳍形结构的制造方法，包括以下步骤：
在衬底上依次形成第一掩模层和第二掩模层；
刻蚀第一掩模层和第二掩模层形成硬掩模图形，其中第二掩模层图形比第一掩模层图形宽；
去除第二掩模层图形；
以第一掩模层图形为掩模，干法刻蚀衬底，形成鳍形结构。
2.如权利要求1的方法，其中，先干法刻蚀形成硬掩模图形且使得第二掩模层图形与第一掩模层图形等宽，然后湿法腐蚀第一掩模层图形使得第二掩模层图形比第一掩模层图形宽。
3.如权利要求1的方法，其中，第一掩模层和/或第二掩模层包括氧化硅、氮化硅、氮氧化硅。
4.如权利要求2或3的方法，其中，湿法腐蚀的腐蚀液包括DHF、BOE、热磷酸、H2O2。
5.如权利要求1的方法，其中，衬底包括单晶硅、SOI、单晶锗、GeOI、SiGe、SiC、InSb、GaAs、GaN。
6.如权利要求1的方法，其中，衬底晶向依照载流子迁移率控制而不同。
7.如权利要求1的方法，其中，第一掩模层图形和/或鳍形结构的宽度小于等于100
Figure FDA0000089107250000011
CN201110261527.6A 2011-09-05 2011-09-05 小尺寸鳍形结构的制造方法 Active CN102983073B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110261527.6A CN102983073B (zh) 2011-09-05 2011-09-05 小尺寸鳍形结构的制造方法
US14/342,421 US20140227878A1 (en) 2011-09-05 2012-03-05 Method for Manufacturing Small-Size Fin-Shaped Structure
PCT/CN2012/072983 WO2013033986A1 (zh) 2011-09-05 2012-03-23 小尺寸鳍形结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110261527.6A CN102983073B (zh) 2011-09-05 2011-09-05 小尺寸鳍形结构的制造方法

Publications (2)

Publication Number Publication Date
CN102983073A true CN102983073A (zh) 2013-03-20
CN102983073B CN102983073B (zh) 2015-12-09

Family

ID=47831484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110261527.6A Active CN102983073B (zh) 2011-09-05 2011-09-05 小尺寸鳍形结构的制造方法

Country Status (3)

Country Link
US (1) US20140227878A1 (zh)
CN (1) CN102983073B (zh)
WO (1) WO2013033986A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465375A (zh) * 2013-09-17 2015-03-25 中芯国际集成电路制造(上海)有限公司 P型鳍式场效应晶体管的形成方法
CN107342312A (zh) * 2017-06-15 2017-11-10 中国科学院微电子研究所 纳米线结构的制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522662B1 (en) * 2018-06-22 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device with T-shaped fin and method for forming the same
US11398377B2 (en) 2020-01-14 2022-07-26 International Business Machines Corporation Bilayer hardmask for direct print lithography

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6036875A (en) * 1997-02-20 2000-03-14 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor device with ultra-fine line geometry
JP2004319868A (ja) * 2003-04-18 2004-11-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN1581431A (zh) * 2003-08-14 2005-02-16 三星电子株式会社 多结构的硅鳍形及制造方法
CN1591838A (zh) * 2003-06-26 2005-03-09 国际商业机器公司 混合平面和FinFET CMOS器件
CN101740512A (zh) * 2008-11-27 2010-06-16 和舰科技(苏州)有限公司 一种改善的氮氧化硅去除的方法
CN101958234A (zh) * 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 光刻刻蚀制作工艺

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764903B1 (en) * 2003-04-30 2004-07-20 Taiwan Semiconductor Manufacturing Co., Ltd Dual hard mask layer patterning method
US7662718B2 (en) * 2006-03-09 2010-02-16 Micron Technology, Inc. Trim process for critical dimension control for integrated circuits
US8168372B2 (en) * 2006-09-25 2012-05-01 Brewer Science Inc. Method of creating photolithographic structures with developer-trimmed hard mask

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6036875A (en) * 1997-02-20 2000-03-14 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor device with ultra-fine line geometry
JP2004319868A (ja) * 2003-04-18 2004-11-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN1591838A (zh) * 2003-06-26 2005-03-09 国际商业机器公司 混合平面和FinFET CMOS器件
CN1581431A (zh) * 2003-08-14 2005-02-16 三星电子株式会社 多结构的硅鳍形及制造方法
CN101740512A (zh) * 2008-11-27 2010-06-16 和舰科技(苏州)有限公司 一种改善的氮氧化硅去除的方法
CN101958234A (zh) * 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 光刻刻蚀制作工艺

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465375A (zh) * 2013-09-17 2015-03-25 中芯国际集成电路制造(上海)有限公司 P型鳍式场效应晶体管的形成方法
CN104465375B (zh) * 2013-09-17 2017-09-29 中芯国际集成电路制造(上海)有限公司 P型鳍式场效应晶体管的形成方法
CN107342312A (zh) * 2017-06-15 2017-11-10 中国科学院微电子研究所 纳米线结构的制作方法
CN107342312B (zh) * 2017-06-15 2020-02-11 中国科学院微电子研究所 纳米线结构的制作方法

Also Published As

Publication number Publication date
US20140227878A1 (en) 2014-08-14
CN102983073B (zh) 2015-12-09
WO2013033986A1 (zh) 2013-03-14

Similar Documents

Publication Publication Date Title
US10431671B2 (en) Fin field-effect transistor
US9306019B2 (en) Integrated circuits with nanowires and methods of manufacturing the same
TWI511297B (zh) 半導體裝置及其製作方法
CN103871894A (zh) 半导体器件及其形成方法
CN105448917B (zh) 半导体结构及其形成方法
CN103187439B (zh) 半导体结构及其形成方法、cmos及其形成方法
CN103632977B (zh) 半导体结构及形成方法
CN103426765A (zh) 半导体器件的形成方法、鳍式场效应管的形成方法
CN104795332A (zh) 鳍式场效应晶体管的形成方法
CN106158633B (zh) 纳米线场效应晶体管的形成方法
CN102983073B (zh) 小尺寸鳍形结构的制造方法
US20190288012A1 (en) Implementing a hybrid finfet device and nanowire device utilizing selective sgoi
CN102969232B (zh) 后栅工艺中假栅的制造方法
CN109891596B (zh) 制造用于N7/N5 FinFET和其他FinFET的气隙隔离物的方法
CN104064468B (zh) 半导体器件及其形成方法
CN102623385A (zh) 基于SOI三维阵列式后栅型Si-NWFET制造方法
CN103137445B (zh) 形成Finfet掺杂鳍状物的方法
CN104733472B (zh) 含锗鳍与化合物半导体鳍的集成
CN108305897A (zh) 一种半导体器件及其制造方法
CN104637814B (zh) 一种鳍式场效应晶体管及其制备方法
CN104425346A (zh) 绝缘体上鳍片的制造方法
CN104347508B (zh) 半导体结构及其形成方法
CN104064465B (zh) 半导体器件的形成方法
CN104347416A (zh) 鳍式场效应晶体管及其形成方法
CN110571266B (zh) Finfet器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant