CN102968969B - 栅极驱动单元电路及其栅极驱动电路和显示装置 - Google Patents

Abstract

本申请公开了一种栅极驱动单元电路及其栅极驱动电路和显示装置。栅极驱动单元电路包括栅极扫描信号输出端、预充电模块、上拉模块、削角控制模块、下拉模块和低电平维持模块。在栅极驱动单元电路中增加一削角控制模块，新增的削角控制模块用于产生具有削角特征的栅极扫描信号。该具有削角特征的栅极扫描信号可以抑制显示面板上近端和远端电压馈通量的分散性，进而减少显示图像的不均匀。

Description

栅极驱动单元电路及其栅极驱动电路和显示装置

技术领域

本申请涉及一种显示装置，尤其涉及一种栅极驱动单元电路和栅极驱动电路。

背景技术

薄膜晶体管(Thin Film Transistor,TFT)液晶显示(Liquid Crystal Display，LCD)是当今平板显示技术的主流，其具有加工温度低、工艺成熟、器件性能均匀、成本低廉、适用于大面积显示等优点。TFT集成的栅极驱动电路技术能显著降低TFT LCD成本、提高其性能，受到了广泛的重视，且发展迅速。请参考图1，为一种TFT LCD面板的结构示意图，这种将栅极驱动电路集成于显示基板(如玻璃)上的技术具有下面优点：减少了外围驱动芯片的数量及其压封工序，使液晶模组更加紧凑、可靠，能够获得质量轻、厚度薄且外观对称的窄边框面板。

请参考图2，为图1TFT LCD面板中栅极扫描线的电阻-电容(RC)等效电路图，其中等效电路中的电阻R来源于栅极扫描线的电阻，电容C来源于栅极扫描线的寄生电容。寄生电容包括栅极扫描线上耦合的晶体管的沟道本征电容、栅极-源极/栅极-漏极寄生电容、栅极扫描线与数据线的交叠电容、栅极扫描线之间的耦合电容等。根据栅极驱动电路和显示面板的连接关系，栅极扫描线可以分为近端子和远端子。栅极扫描线的近端子的电压记为V_GN，栅极扫描线的远端子的电压记为V_GF。比如，若栅极驱动电路置于显示面板的左侧，则左侧的栅极扫描线为近端子，右侧的栅极扫描线为远端子。若栅极驱动电路的奇数行置于显示面板的左侧，偶数行置于显示面板的右侧，则对于奇数行的栅极扫描线而言，其左侧为近端子，右侧为远端子；而对于偶数行的栅极扫描线而言，其左侧为远端子，右侧为近端子。

由于在TFT LCD面板上，栅极扫描线具有一定量的电阻-电容(RC)延迟，使得栅极线靠近信号施加端的近端扫描脉冲信号V_GN和远离信号施加端的远端子扫描脉冲信号V_GF的波形不一致。

请参考图3，为图1TFT LCD面板中栅极扫描线近端子和远端子的扫描波形图，在不具有削角特征的栅极扫描波形中，其靠近信号施加端的近端子栅极扫描波形V_GN与其远离信号施加端的远端子栅极扫描波形V_GF具有显著的区别，V_GN的下降沿比V_GF的下降沿陡。因此，扫描脉冲的下降沿，V_GN下降到晶体管的阈值电压以下，近端子的晶体管关断。根据电荷守恒定律，像素电容上的电压会受到栅极-漏极寄生电容的影响而降低ΔV_P1。而与此同时，远端子像素的扫描信号V_GF仍然保持为较高电平，远端子像素的晶体管尚未关断。直到更后的时刻，远端子像素中的晶体管才关断，此时在远端子像素因电压馈通效应而降低ΔV_P2。ΔV_P的值正比于扫描信号上真正的电压下跳的幅值。远端子的信号跳变幅值小于近端子，因此ΔV_P2小于ΔV_P1。ΔV_P2和ΔV_P1的差别即造成了显示面板上画面的不均匀，即对于相同量的数据信号，显示面板的近端子和远端子将显示出不同的图像灰阶。

一般地，电压馈通效应能够采用公共电极电压补偿的方式来加以抑制，但是，如图3所示的近端子和远端子栅极扫描波形的畸变造成的馈通电压并不能通过此种方式来抑制。为了减小此现象对显示的影响，可以采用“削角”的栅极驱动波形来补偿显示面板上近端子和远端子像素间显示的不均匀，请参考图4，为具有削角特征的栅极扫描线的扫描波形图。具体可以通过修改外置的时序控制电路，使栅极扫描脉冲的波形具有削角的特点，但是这种实施方法需要大幅度地修改外围时序控制电路，实施难度大。

发明内容

根据本申请的第一方面，本申请提供了一种栅极驱动单元电路，包括：

栅极扫描信号输出端，用于输出栅极扫描信号；

预充电模块，其包括用于输入第一输入信号的第一输入信号端和耦合到控制节点的输出端；所述第一输入信号超前所述栅极扫描信号T/2相位的脉冲信号，T为时钟周期；所述预充电模块在第一输入信号高电平的控制下，通过其输出端对控制节点进行充电；

上拉模块，其包括耦合到控制节点的控制端、用于输入第一时钟信号的第一时钟信号输入端和耦合到栅极扫描信号输出端的输出端；所述上拉模块在控制节点高电平的控制下，将第一时钟信号的电平施加到上拉模块的输出端；

削角控制模块，其包括用于输入削角控制信号的削角控制信号输入端、耦合到控制节点的第一输出端和耦合到栅极扫描信号输出端的第二输出端，所述削角控制模块耦合到第一输入信号端，用于输入第一输入信号，所述削角控制模块耦合到第一时钟信号输入端，用于输入第一时钟信号；所述削角控制模块响应削角控制信号的高电平通过第一输出端对控制节点进行放电，响应第一时钟信号的高电平通过第二输出端对栅极扫描信号输出端进行放电；

下拉模块，其包括用于输入第二输入信号的第二输入信号端、低电平端和耦合到栅极扫描信号输出端的输出端；所述第二输入信号滞后所述栅极扫描信号T/2相位的脉冲信号，T为时钟周期；所述下拉模块在第二输入信号高电平的控制下通过其输出端将栅极扫描信号输出端的电位下拉到低电平；

低电平维持模块，所述低电平维持模块耦合到第一时钟信号输入端，用于输入第一时钟信号；所述低电平维持模块耦合到第二时钟信号输入端，用于输入第二时钟信号；所述第一时钟信号与第二时钟信号为两个具有相同周期的互补时钟信号；所述低电平维持模块耦合到低电平端和栅极扫描信号输出端，所述低电平维持模块在第一时钟信号和第二时钟信号的控制下，在控制节点处于低电平时将栅极扫描信号输出端耦合到低电平直到下次控制节点被充电；

所述削角控制信号的周期为第一时钟信号和第二时钟信号周期的1/2K倍，K为大于等于1的整数；削角控制信号的电平幅度小于预充电模块对控制节点进行充电后控制节点所达到的电平幅度；削角控制信号的高电平处于第一时钟信号高电平的后半段。

根据本申请的第二方面，本申请提供了另一种栅极驱动单元电路，包括：

栅极扫描信号输出端，用于输出栅极扫描信号；

预充电模块，其包括用于输入第一输入信号的第一输入信号端和耦合到控制节点的输出端；所述第一输入信号超前所述栅极扫描信号T/2相位的脉冲信号，T为时钟周期；所述预充电模块在第一输入信号高电平的控制下，通过其输出端对控制节点进行充电；

上拉模块，其包括耦合到控制节点的控制端、用于输入第一时钟信号的第一时钟信号输入端和耦合到栅极扫描信号输出端的输出端；所述上拉模块在控制节点高电平的控制下，将第一时钟信号的电平施加到上拉模块的输出端；

削角控制模块，其包括用于输入削角控制信号的削角控制信号输入端、耦合到控制节点的第一输出端和耦合到栅极扫描信号输出端的第二输出端，所述削角控制模块耦合到第一输入信号端，用于输入第一输入信号，所述削角控制模块耦合到第一时钟信号输入端，用于输入第一时钟信号；所述削角控制模块响应削角控制信号的高电平通过第一输出端对控制节点进行放电，响应第一时钟信号的高电平通过第二输出端对栅极扫描信号输出端进行放电；

下拉模块，其包括用于输入第二输入信号的第二输入信号端、低电平端和耦合到栅极扫描信号输出端的输出端；所述第二输入信号(V_I2)滞后所述栅极扫描信号T/2相位的脉冲信号，T为时钟周期；所述下拉模块在第二输入信号高电平的控制下通过其输出端将栅极扫描信号输出端的电位下拉到低电平；

低电平维持模块，所述低电平维持模块耦合到第一时钟信号输入端，用于输入第一时钟信号；所述低电平维持模块耦合到第二时钟信号输入端，用于输入第二时钟信号；所述低电平维持模块耦合到第三时钟信号输入端，用于输入第三时钟信号；所述第一时钟信号、第二时钟信号和第三时钟信号为三个具有相同周期的互补时钟信号；所述低电平维持模块耦合到低电平端和栅极扫描信号输出端，所述低电平维持模块在第一时钟信号、第二时钟信号和第三时钟信号的控制下，在控制节点处于低电平时将栅极扫描信号输出端耦合到低电平直到下次控制节点被充电；

所述削角控制信号的周期为第一时钟信号、第二时钟信号和第三时钟信号周期的1/3K倍，K为大于等于1的整数；削角控制信号的电平幅度小于预充电模块对控制节点进行充电后控制节点所达到的电平幅度；削角控制信号的高电平处于第一时钟信号高电平的后半段。

根据本申请的第三方面，本申请提供了一种栅极驱动电路，包括N个级联的上述栅极驱动单元电路，所述N为大于1的整数。

根据本申请的第四方面，本申请提供了一种显示装置，包括：

显示面板，所述显示面板上制作有第一方向的栅极线和第二方向的数据线；

上述的栅极驱动电路，栅极驱动电路中栅极驱动单元电路的栅极扫描信号输出端耦合到显示面板中与其对应的栅极线；

时序产生电路，用于产生栅极驱动电路所需的各种控制信号；

数据驱动电路，用于产生图像数据信号，并将其输出到显示面板中与其对应的数据线上。

本申请的有益效果是：在栅极驱动单元电路中增加一削角控制模块，用于产生具有削角特征的栅极扫描信号，新增的削角控制模块用于产生具有削角特征的栅极扫描信号。该具有削角特征的栅极扫描信号可以抑制显示面板上近端和远端电压馈通量的分散性，即减小近端和远端电压馈通量的电压差，进而减少显示图像的不均匀。

附图说明

图1为一种TFT LCD面板的结构示意图；

图2为图1TFT LCD面板中栅极扫描线的等效电路图；

图3为图1TFT LCD面板中栅极扫描线近端子和远端子的扫描波形图；

图4为具有削角特征的栅极扫描线的扫描波形图；

图5为本申请实施例中栅极驱动单元电路的电路结构示意图；

图6为本申请实施例中栅极驱动单元电路的时序图；

图7为本申请实施例中栅极驱动单元电路在不同幅度的削角控制信号下的时序图；

图8为本申请实施例中栅极驱动单元电路在不同脉冲宽度的削角控制信号下的时序图；

图9为本申请另一种实施例中栅极驱动单元电路的电路结构示意图；

图10为本申请实施例栅极驱动单元电路中栅极扫描信号输出端VO和控制节点Q的放电路径示意图；

图11为本申请另一种实施例中三相时钟的栅极驱动单元电路结构示意图；

图12为图11中三相时钟的栅极驱动单元电路的时序图；

图13为本申请实施例中一种显示装置的电路结构示意图。

具体实施方式

下面通过具体实施方式结合附图对本申请作进一步详细说明。

在本申请实施例中，在栅极驱动单元电路中增加一削角控制模块，用于产生具有削角特征的栅极扫描信号。在具有削角特征的栅极扫描脉冲中，其靠近信号施加端的近端子扫描脉冲信号和远离信号施加端的远端子扫描脉冲信号在产生电压馈通效应时，近端子扫描脉冲信号的电压跳变量小于远端子扫描脉冲信号的电压跳变量，使得近端子和远端子由于电荷耦合效应产生的馈通电压近似相等，从而抑制了显示面板近端像素和远端像素显色不均匀的现象。

实施例一：

请参考图5，本实施例中的栅极驱动单元电路包括：栅极扫描信号输出端V_O、预充电模块10、上拉模块20、削角控制模块30、下拉模块40和低电平维持模块50。

栅极扫描信号输出端V_O用于输出栅极扫描信号。

预充电模块10包括用于输入第一输入信号V_I1的第一输入信号端101和耦合到控制节点Q的输出端102；预充电模块10在第一输入信号V_1I高电平的控制下，通过其输出端102对控制节点Q进行充电。

上拉模块20，其包括耦合到控制节点Q的控制端201、用于输入第一时钟信号V_A的第一时钟信号输入端202和耦合到栅极扫描信号输出端V_O的输出端203；上拉模块20在控制节点Q高电平的控制下，将第一时钟信号V_A的电平施加到上拉模块20的输出端203。

削角控制模块30，其包括用于输入削角控制信号V_CT的削角控制信号输入端301、耦合到控制节点Q的第一输出端302和耦合到栅极扫描信号输出端V_O的第二输出端303，削角控制模块耦合到第一输入信号端101，用于输入第一输入信号V_I1，削角控制模块30耦合到第一时钟信号输入端202，用于输入第一时钟信号V_A；削角控制模块30响应削角控制信号V_CT的高电平通过第一输出端302对控制节点Q进行放电，响应第一时钟信号V_A的高电平通过第二输出端303对栅极扫描信号输出端V_O进行放电。

下拉模块40，其包括用于输入第二输入信号V_I2的第二输入信号端401、低电平端402和耦合到栅极扫描信号输出端V_O的输出端403；下拉模块40在第二输入信号V_I2高电平的控制下通过其输出端403将栅极扫描信号输出端V_O的电位下拉到低电平V_L。

低电平维持模块50，低电平维持模块50耦合到第一时钟信号输入端202，用于输入第一时钟信号V_A；低电平维持模块50耦合到第二时钟信号输入端501，用于输入第二时钟信号V_B；第一时钟信号V_A与第二时钟信号V_B为两个周期相同的互补信号，即当第一时钟信号V_A处于高电平时，第二时钟信号V_B处于低电平，当第一时钟信号V_A处于低电平时，第二时钟信号V_B处于高电平；低电平维持模块50耦合到低电平端402和栅极扫描信号输出端V_O，低电平维持模块50在第一时钟信号V_A和第二时钟信号V_B的控制下，在控制节点Q处于低电平时将栅极扫描信号输出端V_O耦合到低电平直到下次控制节点Q被充电。

本实施例中，预充电模块10包括第一晶体管T1，第一晶体管T1的栅极和第一端耦合到第一输入信号端101，其第二端耦合到控制节点Q。

上拉模块20包括第二晶体管T2，第二晶体管T2的栅极耦合到控制节点Q，其第一端耦合到第一时钟信号输入端202，其第二端耦合到栅极扫描信号输出端V_O。

削角控制模块30包括第三晶体管T3和第四晶体管T4，第三晶体管T3的栅极耦合到削角控制信号输入端301，其第一端耦合到第一输入信号端101，其第二端耦合到控制节点Q；第四晶体管T4的栅极耦合到第一时钟信号输入端202，第三晶体管T3的第二端与第四晶体管T4的第一端相连，并且同时耦合到控制节点Q。

下拉模块40包括第五晶体管T5，第五晶体管T5的栅极耦合到第二输入信号端401，其第一端耦合到低电平端402，其第二端耦合到栅极扫描信号输出端V_O。

低电平维持模块50包括第六晶体管T6、第七晶体管T7、第八晶体管T8和第一电容C1，第六晶体管T6的栅极耦合到第二时钟信号输入端501，其第一端耦合到低电平端402，其第二端耦合到栅极扫描信号输出端V_O；第七晶体管T7的栅极耦合到第一电容C1的第一端，其第一端耦合到低电平端402，其第二端耦合到栅极扫描信号输出端V_O；第八晶体管T8的栅极耦合到栅极扫描信号输出端V_O，其第一端耦合到低电平端402，其第二端耦合到第一电容C1的第一端；第一电容C1的第二端耦合到第一时钟信号输入端202。

本实施例中，晶体管的第一端可以是晶体管的源极或漏极，相应的，第二端为晶体管的漏极或源极。

请参考图6，本实施例中的栅极驱动单元电路的工作过程分为下面五个阶段：

预充电阶段t1:

在预充电阶段t1，第一时钟信号V_A和第二输入信号V_I2为低电平，第二时钟信号V_B和第一输入信号V_I1为高电平。此时，第一晶体管T1和第六晶体管T6被打开，第四晶体管T4、第五晶体管T5、第七晶体管T7和第八晶体管T8关断，控制节点Q被充电到高电平。并且控制节点Q的高电平使得第二晶体管T2的栅极-源极电压大于第二晶体管T2的阈值电压，因此第二晶体管T2被打开。由于第一时钟信号V_A处于低电平，故栅极扫描信号输出端V_O的电位保持与第一时钟信号VA的电平相等，为低电平。在预充电阶段t1结束时，第一控制节点电位被上拉到V_H-V_T1，V_H为第一输入信号V_I1的高电平电压值，V_T1为第一晶体管T1的阈值电压。

本实施例中，为了保证在预充电阶段t1的后半段第三晶体管T3保持关断，削角控制信号V_CT的高电平幅度设计为低于V_H-V_T1，因此当削角控制信号V_CT在预充电阶段t1的后半段变成高电平时，第三晶体管T3依然保持在关断状态。

上拉阶段t2：

上拉阶段t2时，第一时钟信号V_A变为高电平，第二时钟信号V_B为低电平，第一输入信号V_I1为低电平。与控制节点Q耦合的第一晶体管T1、第三晶体管T3均处于关断状态。而第四晶体管T4的栅极电位虽然为高，但是因为栅极扫描信号输出端V_O快速地被上拉到高电平状态，第五晶体管T5也很快进入关断状态。因此，控制节点Q在上拉阶段t2处于悬浮状态。第二晶体管T2保持为开启，第一时钟信号V_A通过第二晶体管T2给负载提供充电电流。由于自举效应，控制节点Q的电位会随着栅极扫描信号输出端V_O的充电而提高。

在上拉阶段t2，第二晶体管T2工作于线性导通区。在上拉阶段t2之初，第四晶体管T4也处于线性导通状态；当栅极扫描信号输出端V_O的电压达到V_H-V_T1后，第四晶体管T4被关断。由于栅极扫描信号输出端V_O的电压能够较快速度地达到V_H-V_T1，因此自举上拉过程受第四晶体管T4的影响较小。

在上拉阶段t2，为了避免由于削角控制信号V_CT的高电平脉冲存在于栅极扫描信号的前半段，使放电路径被开启，栅极扫描信号无法达到高电平V_H，致使栅极扫描信号产生失败，在栅极扫描信号的前半段，削角控制信号V_CT必须是低电平，即削角控制信号V_CT的高电平脉冲必须安排在栅极扫描信号的后半段。

削角阶段t3:

在削角阶段t3，削角控制信号V_CT变成高电平，其它控制信号保持与上拉阶段一样的电平。此时，第三晶体管T3被打开，控制节点Q与第一输入信号端连接在一起。因为第一输入信号V_I1在削角阶段t3为低电平，所以控制节点Q被下拉到低电平。

一方面，当控制节点Q的电位低于V_AH-V_T4(V_AH为第一时钟信号的高电平电压值，V_T4为第四晶体管T4的阈值电压)时，第四晶体管T4被打开，栅极扫描信号输出端V_O通过第四晶体管T4而放电。

另一方面，在预充阶段t1和上拉阶段t2，在第二晶体管T2的栅极-源极之间存在着电压V_GS，电压V_GS保存在第二晶体管T2栅极和源极之间的电容上。因为电容具有保持电压的作用，即第二晶体管T2栅极和源极之间的电压V_GS不会突然消失，所以当第二晶体管T2栅极(控制节点Q端)的电压下降时，其源极(栅极扫描信号输出端V_O)的电压也要随着下降，以保证栅极和源极之间的电荷不发生突变。因此，在削角阶段t3，栅极扫描信号输出端V_O会随着控制节点Q电压的下降而下降，栅极扫描信号输出端V_O提前于下拉阶段获得一个较缓的下降沿。

在削角阶段t3，可以通过调节削角控制信号的脉冲宽度和幅度来分别改变削角阶段的宽度和下降沿的陡度。

请参考图7，为本实施例中栅极驱动单元电路在不同幅度的削角控制信号下的时序图，参考图7中虚线部分波形，增加削角控制信号V_CT的幅度，第三晶体管T3的导通电阻R_ON增加，控制节点Q以及栅极扫描信号输出端V_O的放电速度均变快，因此削角的陡度增大。反之，减小削角控制信号V_CT的幅度能够减小削角的陡度。

请参考图8，为本实施例中栅极驱动单元电路在不同脉冲宽度的削角控制信号下的时序图，参考图8中虚线部分波形，增加削角控制信号V_CT的脉冲宽度，则控制节点Q及栅极扫描信号输出端V_O的放电时间变长，因此削角阶段下降沿的宽度增加。反之，减小削角控制信号V_CT的脉冲宽度能够减小削角阶段下降沿的宽度。

本实施例提供的栅极驱动单元电路能够根据显示面板栅极扫描线上的负载电阻、电容情况，通过调节削角控制信号的脉冲宽度和幅度来改变削角阶段的宽度和下降沿的陡度，从而实现对显示面板上近端子和远端子显示图像的调节，最终达到使图像显示均匀的目的。

下拉阶段t4：

第三晶体管T3和第六晶体管T6分别对输出接口V_O和节点Q放电，并将V_Q和V_O最终拉到V_L的过程，称为下拉阶段。

在下拉阶段t4，第二输入信号V_I2为高电平，因此第五晶体管T5被打开。栅极扫描信号输出端V_O被耦合到低电平端，与栅极扫描信号输出端V_O相耦合的负载电容上存储的电荷通过被打开的第五晶体管T5被释放，栅极扫描信号输出端V_O被下拉到低电平V_L。

同时，在下拉阶段t4的后半段，削角控制信号V_CT变为高电平，第三晶体管T3开启，控制节点Q的存储电荷通过第三晶体管T3被释放。最终，在下拉阶段t4的结束时刻，控制节点Q的电位被下拉到低电平电压。从而避免了在第一时钟信号V_A下一个周期的高电平到来时，栅极扫描信号输出端V_O的低电平受到影响。

低电平维持阶段t5：

低电平维持阶段t5的目的在于在整帧时间内维持栅极扫描信号输出端V_O为低电平。由于第一时钟信号V_A和第二时钟信号V_B为两路互补的时钟信号，因此，在第一时钟信号V_A为高电平的时段，第七晶体管T7的栅极通过第一电容C1耦合为高电平，从而第七晶体管T7被开启，栅极扫描信号输出端V_O被耦合到低电平电压V_L。反之，在第二时钟信号V_B为高电平的时段，第六晶体管T6被开启，从而栅极扫描信号输出端V_O被耦合到低电平电压V_L。

另外，在上拉阶段t2第一时钟信号V_A也为高电平，栅极扫描信号输出端V_O应该保持着高电平而不受到第七晶体管T7下拉作用的影响。本实施例中，采用第八晶体管T8和第一电容C1，第八晶体管T8的栅极响应栅极扫描信号输出端V_O的高电平，将第七晶体管T7的栅极耦合到低电平电压。因此，在上拉阶段t2，第七晶体管T7处于关断状态，栅极扫描信号输出端V_O不会受到第七晶体管T7的下拉作用的影响。

在低电平维持阶段t5，控制节点Q通过第三晶体管T3和第四晶体管T4被下拉到低电平，使得控制节点Q不会受到时钟馈通效应的影响。再者，由于第三晶体管T3的作用，控制节点Q提前于第一时钟信号V_A的高电平到来被下拉到低电平，进一步地抑制了时钟馈通效应。所以控制节点Q和栅极扫描信号输出端V_O的电平将更加稳定，可以降低栅极驱动单元电路的功耗。

请参考图9，在另一种具体实例中，低电平维持模块50还包括第二电容C2，第二电容C2连接在控制节点Q和栅极扫描信号输出端V_O之间。在低电平维持阶段t5，第二电容C2可以有效抑制时钟馈通效应，减小控制节点Q的电压随第一时钟信号V_A的跳变量，从而降低了栅极扫描信号输出端V_O的噪声电压，减小了动态功耗。

请参考图10，为本实例栅极驱动单元电路中栅极扫描信号输出端V_O和控制节点Q的放电路径示意图。如图10中箭头所示，为由第三晶体管T3和第四晶体管T4组成的放电路径。通过该放电路径，第一输入信号V_I1、控制节点Q和栅极扫描信号输出端V_O被耦合到一起。削角控制信号V_CT开启该放电路径后，栅极驱动单元电路便能够产生具有削角特征在栅极扫描信号；关闭该放电路径，栅极驱动单元电路产生常规的栅极扫描信号。

本实施例提供的栅极驱动单元电路通过削角控制模块来产生具有削角特征的栅极扫描信号，在具有削角特征的栅极扫描波形中，产生电压馈通效应时，V_GN的电压跳变量要小于V_GF的电压跳变量。因此，可以减小ΔV_P1，使得ΔV_P2和ΔV_P1近似地相等，抑制了显示面板上近端和远端电压馈通量的分散性，从而该具有削角特征的栅极扫描信号可以抑制由于电压馈通效应产生的显示面板近端子和远端子显示不均匀的现象，使得对于相同量的数据信号，显示面板的近端子和远端子显示出的图像灰阶相同。

实施例二：

上述实施例提供的栅极驱动单元电路为两相时钟的栅极驱动单元电路，请参考图11，为本实施例中三相时钟的栅极驱动单元电路结构示意图，包括预充电模块100、上拉模块200、削角控制模块300、下拉模块400和低电平维持模块500。其预充电模块100、上拉模块200、削角控制模块300、下拉模块400的电路结构与上述实施例两相时钟的栅极驱动单元电路相同，不同之处在于低电平维持模块500还包括第九晶体管T9，第九晶体管T9的栅极耦合到第三时钟信号输入端用于输入第三时钟信号V_C，其第一端耦合到栅极扫描信号输出端V_O，其第二端耦合到低电平端VL。其中，第一时钟信号V_A、第二时钟信号V_B和第三时钟信号V_C为三个具有相同周期的互补时钟信号，即当第二时钟信号V_B处于高电平时，第二时钟信号V_B和第三时钟信号V_C处于低电平，当第二时钟信号V_B处于高电平时，第一时钟信号V_A和第三时钟信号V_C处于低电平，当第三时钟信号V_C处于高电平时，第一时钟信号V_A和第二时钟信号V_B处于低电平；削角控制信号V_CT的周期为第一时钟信号V_A、第二时钟信号V_B和第三时钟信号V_C周期的1/3K倍，K为大于等于1的整数；削角控制信号V_CT的电平幅度小于预充电模块100对控制节点Q进行充电后控制节点Q所达到的电平幅度；削角控制信号V_CT的高电平处于第一时钟信号V_A高电平的后半段。

请参考图12，为三相时钟的栅极驱动单元电路的时序图，其预充电阶段t1、上拉阶段t2，削角阶段t3和下拉阶段t4与两相时钟的栅极驱动单元电路的时序原理相同，不同之处在于，在低电平维持阶段t5，栅极扫描信号输出端V_O分别由耦合到第一时钟信号V_A的第七晶体管T7、耦合到第二时钟信号V_B的第六晶体管T6和耦合到第三时钟信号V_C的第九晶体管T9接连地下拉到低电平电压V_L。

本实施例提供的栅极驱动单元电路通过削角控制模块来产生具有削角特征的栅极扫描信号，在具有削角特征的栅极扫描波形中，产生电压馈通效应时，V_GN的电压跳变量要小于V_GF的电压跳变量。因此，可以减小ΔV_P1，使得ΔV_P2和ΔV_P1近似地相等，抑制了显示面板上近端和远端电压馈通量的分散性，从而该具有削角特征的栅极扫描信号可以抑制由于电压馈通效应产生的显示面板近端子和远端子显示不均匀的现象，使得对于相同量的数据信号，显示面板的近端子和远端子显示出的图像灰阶相同。

实施例三：

本实施例提供了一种栅极驱动电路，为两相时钟的栅极驱动电路，由N(N为大于1的整数)个级联的栅极驱动单元电路构成，栅极驱动单元电路为实施例一提供的栅极驱动单元电路。

该栅极驱动电路还包括第一时钟信号线和第二时钟信号线，第一时钟信号线和第二时钟信号线用于输入第一时钟信号和第二时钟信号。栅极驱动单元电路中的第一时钟信号输入端和第二时钟信号输入端分别连接到第一时钟信号线和第二时钟信号线。栅极驱动电路的第I级栅极驱动单元电路的第一输入信号端连接到第I-1级栅极驱动单元电路的栅极扫描信号输出端，第I级栅极驱动单元电路的第二输入信号端连接到第I+1级栅极驱动单元电路的栅极扫描信号输出端，I为大于1小于N的整数。对于第一级栅极驱动单元电路，由时序控制电路产生的栅极扫描同步信号作为其第一输入信号。

本实施例还提供了另一种栅极驱动电路，为三相时钟的栅极驱动电路，由N(N为大于1的整数)个级联的栅极驱动单元电路构成，栅极驱动单元电路为实施例二提供的栅极驱动单元电路。

该栅极驱动电路还包括第一时钟信号线、第二时钟信号线和第三时钟信号线，第一时钟信号线、第二时钟信号线和第三时钟信号线分别用于输入第一时钟信号、第二时钟信号和第三时钟信号。栅极驱动单元电路的第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端分别连接到第一时钟信号线、第二时钟信号线和第三时钟信号线。栅极驱动电路的第I级栅极驱动单元电路的第一输入信号端连接到第I-1级栅极驱动单元电路的栅极扫描信号输出端，第I级栅极驱动单元电路的第二输入信号端连接到第I+1级栅极驱动单元电路的栅极扫描信号输出端，I为大于1小于N的整数。对于第一级栅极驱动单元电路，由时序控制电路产生的栅极扫描同步信号作为其第一输入信号。

请参考图13，本实施例还提供了一种显示装置，包括：

显示面板11，显示面板11包括由多个二维像素构成的二维像素阵列，以及与每个像素相连的第一方向(例如横向)的多条栅极扫描线和第二方向(例如纵向)的多条数据线。像素阵列中的同一行像素均连接到同一条栅极扫描线，而像素阵列中的同一列像素则连接到同一条数据线。显示面板11可以是液晶显示面板、有机发光显示面板、电子纸显示面板等，而对应的显示装置可以是液晶显示器、有机发光显示器、电子纸显示器等。

栅极驱动电路22，栅极驱动电路22中栅极驱动单元电路的栅极扫描信号输出端耦合到显示面板11中与其对应的栅极扫描线，用于对像素阵列的逐行扫描，栅极驱动电路22可以通过焊接与显示面板11相连或者集成于显示面板11内。该栅极驱动电路22采用上述实施例提供的栅极驱动电路。

时序产生电路33，用于产生栅极驱动电路22所需的各种控制信号。

数据驱动电路44，用于产生图像数据信号，并将其输出到显示面板11中与其对应的数据线上，通过数据线传输到对应的像素单元内以实现图像灰度。

本实施例提供的栅极驱动电路及其显示装置可以产生具有削角特征在栅极扫描信号，该具有削角特征的栅极扫描信号可以抑制显示面板上近端和远端电压馈通量的分散性，即减小近端和远端电压馈通量的电压差，进而减少显示图像的不均匀。

以上内容是结合具体的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换。

Claims (12)

1.一种栅极驱动单元电路,其特征在于包括：

栅极扫描信号输出端(V_O)，用于输出栅极扫描信号；

预充电模块(10)，其包括用于输入第一输入信号(V_I1)的第一输入信号端(101)和耦合到控制节点(Q)的输出端(102)；所述第一输入信号(V_I1)超前所述栅极扫描信号T/2相位的脉冲信号，T为时钟周期；所述预充电模块(10)在第一输入信号(V_I1)高电平的控制下，通过其输出端(102)对控制节点(Q)进行充电；

上拉模块(20)，其包括耦合到控制节点(Q)的控制端(201)、用于输入第一时钟信号(V_A)的第一时钟信号输入端(202)和耦合到栅极扫描信号输出端(V_O)的输出端(203)；所述上拉模块(20)在控制节点(Q)高电平的控制下，将第一时钟信号(V_A)的电平施加到上拉模块(20)的输出端(203)；

削角控制模块(30)，其包括用于输入削角控制信号(V_CT)的削角控制信号输入端(301)、耦合到控制节点(Q)的第一输出端(302)和耦合到栅极扫描信号输出端(V_O)的第二输出端(303)，所述削角控制模块耦合到第一输入信号端(101)，用于输入第一输入信号(V_I1)，所述削角控制模块(30)耦合到第一时钟信号输入端(202)，用于输入第一时钟信号(V_A)；所述削角控制模块(30)响应削角控制信号(V_CT)的高电平通过第一输出端(302)对控制节点(Q)进行放电，响应第一时钟信号(V_A)的高电平通过第二输出端(303)对栅极扫描信号输出端(V_O)进行放电；

下拉模块(40)，其包括用于输入第二输入信号(V_I2)的第二输入信号端(401)、低电平端(402)和耦合到栅极扫描信号输出端(V_O)的输出端(403)；所述第二输入信号(V_I2)滞后所述栅极扫描信号T/2相位的脉冲信号；所述下拉模块(40)在第二输入信号(V_I2)高电平的控制下通过其输出端(403)将栅极扫描信号输出端(V_O)的电位下拉到低电平(V_L)；

低电平维持模块(50)，所述低电平维持模块(50)耦合到第一时钟信号输入端(202)，用于输入第一时钟信号(V_A)；所述低电平维持模块(50)耦合到第二时钟信号输入端(501)，用于输入第二时钟信号(V_B)；所述第一时钟信号(V_A)与第二时钟信号(V_B)为两个具有相同周期的互补时钟信号；所述低电平维持模块(50)耦合到低电平端(402)和栅极扫描信号输出端(V_O)，所述低电平维持模块(50)在第一时钟信号(V_A)和第二时钟信号(V_B)的控制下，在控制节点(Q)处于低电平时将栅极扫描信号输出端(V_O)耦合到低电平直到下次控制节点(Q)被充电；

所述削角控制信号(V_CT)的周期为第一时钟信号(V_A)和第二时钟信号(V_B)周期的1/2K倍，K为大于等于1的整数；削角控制信号(V_CT)的高电平幅度小于预充电模块(10)对控制节点(Q)进行充电后控制节点(Q)所达到的电平幅度；削角控制信号(V_CT)的高电平处于第一时钟信号(V_A)高电平的后半段。

2.一种栅极驱动单元电路,其特征在于包括：

栅极扫描信号输出端(V_O)，用于输出栅极扫描信号；

预充电模块(100)，其包括用于输入第一输入信号(V_I1)的第一输入信号端(101)和耦合到控制节点(Q)的输出端(102)；所述第一输入信号(V_I1)超前所述栅极扫描信号T/2相位的脉冲信号，T为时钟周期；所述预充电模块(100)在第一输入信号(V_I1)高电平的控制下，通过其输出端(102)对控制节点(Q)进行充电；

上拉模块(200)，其包括耦合到控制节点(Q)的控制端(201)、用于输入第一时钟信号(V_A)的第一时钟信号输入端(202)和耦合到栅极扫描信号输出端(V_O)的输出端(203)；所述上拉模块(200)在控制节点(Q)高电平的控制下，将第一时钟信号(V_A)的电平施加到上拉模块(200)的输出端(203)；

削角控制模块(300)，其包括用于输入削角控制信号(V_CT)的削角控制信号输入端(301)、耦合到控制节点(Q)的第一输出端(302)和耦合到栅极扫描信号输出端(V_O)的第二输出端(303)，所述削角控制模块耦合到第一输入信号端(101)，用于输入第一输入信号(V_I1)，所述削角控制模块(300)耦合到第一时钟信号输入端(202)，用于输入第一时钟信号(V_A)；所述削角控制模块(300)响应削角控制信号(V_CT)的高电平通过第一输出端(302)对控制节点(Q)进行放电，响应第一时钟信号(V_A)的高电平通过第二输出端(303)对栅极扫描信号输出端(V_O)进行放电；

下拉模块(400)，其包括用于输入第二输入信号(V_I2)的第二输入信号端(401)、低电平端(402)和耦合到栅极扫描信号输出端(V_O)的输出端(403)；所述第二输入信号(V_I2)滞后所述栅极扫描信号T/2相位的脉冲信号；所述下拉模块(400)在第二输入信号(V_I2)高电平的控制下通过其输出端(403)将栅极扫描信号输出端(V_O)的电位下拉到低电平(V_L)；

低电平维持模块(500)，所述低电平维持模块(500)耦合到第一时钟信号输入端(202)，用于输入第一时钟信号(V_A)；所述低电平维持模块(500)耦合到第二时钟信号输入端(501)，用于输入第二时钟信号(V_B)；所述低电平维持模块(500)耦合到第三时钟信号输入端(502)，用于输入第三时钟信号(V_C)；所述第一时钟信号(V_A)、第二时钟信号(V_B)和第三时钟信号(V_C)为三个具有相同周期的互补时钟信号；所述低电平维持模块(500)耦合到低电平端(402)和栅极扫描信号输出端(V_O)，所述低电平维持模块(500)在第一时钟信号(V_A)、第二时钟信号(V_B)和第三时钟信号(V_C)的控制下，在控制节点(Q)处于低电平时将栅极扫描信号输出端(V_O)耦合到低电平直到下次控制节点(Q)被充电；

所述削角控制信号(V_CT)的周期为第一时钟信号(V_A)、第二时钟信号(V_B)和第三时钟信号(V_C)周期的1/3K倍，K为大于等于1的整数；削角控制信号(V_CT)的高电平幅度小于预充电模块(100)对控制节点(Q)进行充电后控制节点(Q)所达到的电平幅度；削角控制信号(V_CT)的高电平处于第一时钟信号(V_A)高电平的后半段。

3.如权利要求1或2所述的栅极驱动单元电路，其特征在于，所述预充电模块(10、100)包括第一晶体管(T1)，所述第一晶体管(T1)的栅极和第一端耦合到第一输入信号端(101)，其第二端耦合到控制节点(Q)。

4.如权利要求1或2所述的栅极驱动单元电路，其特征在于，所述上拉模块(20、200)包括第二晶体管(T2)，所述第二晶体管(T2)的栅极耦合到控制节点(Q)，其第一端耦合到第一时钟信号输入端(202)，其第二端耦合到栅极扫描信号输出端(V_O)。

5.如权利要求1或2所述的栅极驱动单元电路，其特征在于，所述削角控制模块(30、300)包括第三晶体管(T3)和第四晶体管(T4)，所述第三晶体管(T3)的栅极耦合到削角控制信号输入端(301)，其第一端耦合到第一输入信号端(101)；所述第四晶体管(T4)的栅极耦合到第一时钟信号输入端(202)，其第二端耦合到栅极扫描信号输出端(V_O)；所述第三晶体管(T3)的第二端与第四晶体管(T4)的第一端相连，并且同时耦合到控制节点(Q)。

6.如权利要求1或2所述的栅极驱动单元电路，其特征在于，所述下拉模块(40、400)包括第五晶体管(T5)，所述第五晶体管(T5)的栅极耦合到第二输入信号端(401)，其第一端耦合到低电平端(402)，其第二端耦合到栅极扫描信号输出端(V_O)。

7.如权利要求1所述的栅极驱动单元电路，其特征在于，所述低电平维持模块(50)包括第六晶体管(T6)、第七晶体管(T7)、第八晶体管(T8)和第一电容(C1)，所述第六晶体管(T6)的栅极耦合到第二时钟信号输入端(501)，其第一端耦合到低电平端(402)，其第二端耦合到栅极扫描信号输出端(V_O)；所述第七晶体管(T7)的栅极耦合到第一电容(C1)的第一端，其第一端耦合到低电平端(402)，其第二端耦合到栅极扫描信号输出端(V_O)；所述第八晶体管(T8)的栅极耦合到栅极扫描信号输出端(V_O)，其第一端耦合到低电平端(402)，其第二端耦合到第一电容(C1)的第一端；所述第一电容(C1)的第二端耦合到第一时钟信号输入端(202)。

8.如权利要求2所述的栅极驱动单元电路，其特征在于，所述低电平维持模块(500)包括第六晶体管(T6)、第七晶体管(T7)、第八晶体管(T8)、第九晶体管(T9)和第一电容(C1)，所述第六晶体管(T6)的栅极耦合到第二时钟信号输入端(501)，其第一端耦合到低电平端(402)，其第二端耦合到栅极扫描信号输出端(V_O)；所述第七晶体管(T7)的栅极耦合到第一电容(C1)的第一端，其第一端耦合到低电平端(402)，其第二端耦合到栅极扫描信号输出端(V_O)；所述第八晶体管(T8)的栅极耦合到栅极扫描信号输出端(V_O)，其第一端耦合到低电平端(402)，其第二端耦合到第一电容(C1)的第一端；所述第九晶体管(T9)的栅极耦合到第三时钟信号输入端(502)，其第一端耦合到低电平端(402)，其第二端耦合到栅极扫描信号输出端(V_O)；所述第一电容(C1)的第二端耦合到第一时钟信号输入端(202)。

9.如权利要求7或8所述的栅极驱动单元电路，其特征在于，所述低电平维持模块(50、500)还包括第二电容(C2)，所述第二电容(C2)连接在控制节点(Q)和栅极扫描信号输出端(V_O)之间。

10.一种栅极驱动电路，其特征在于，包括N个级联的如权利要求1所述的栅极驱动单元电路，所述N为大于1的整数；

还包括第一时钟信号线和第二时钟信号线，所述第一时钟信号线和第二时钟信号线分别用于输入第一时钟信号和第二时钟信号；

所述栅极驱动单元电路的第一时钟信号输入端和第二时钟信号输入端分别连接到第一时钟信号线和第二时钟信号线；

所述栅极驱动电路的第I级栅极驱动单元电路的第一输入信号端连接到第I-1级栅极驱动单元电路的栅极扫描信号输出端，第I级栅极驱动单元电路的第二输入信号端连接到第I+1级栅极驱动单元电路的栅极扫描信号输出端，I为大于1小于N的整数。

11.一种栅极驱动电路，其特征在于，包括N个级联的如权利要求2所述的栅极驱动单元电路，所述N为大于1的整数；

还包括第一时钟信号线、第二时钟信号线和第三时钟信号线，所述第一时钟信号线、第二时钟信号线和第三时钟信号线分别用于输入第一时钟信号、第二时钟信号和第三时钟信号；

所述栅极驱动单元电路的第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端分别连接到第一时钟信号线、第二时钟信号线和第三时钟信号线；

所述栅极驱动电路的第I级栅极驱动单元电路的第一输入信号端连接到第I-1级栅极驱动单元电路的栅极扫描信号输出端，第I级栅极驱动单元电路的第二输入信号端连接到第I+1级栅极驱动单元电路的栅极扫描信号输出端，I为大于1小于N的整数。

12.一种显示装置，其特征在于，包括：

显示面板(11)，所述显示面板(11)上制作有第一方向的栅极线和第二方向的数据线；

如权利要求10或11所述的栅极驱动电路(22)，栅极驱动电路(22)中栅极驱动单元电路的栅极扫描信号输出端耦合到显示面板(11)中与其对应的栅极线；

时序产生电路(33)，用于产生栅极驱动电路(22)所需的各种控制信号；和

数据驱动电路(44)，用于产生图像数据信号，并将其输出到显示面板(11)中与其对应的数据线上。

Images