[go: up one dir, main page]

CN102916020A - 浅沟道隔离件中的高k介电衬里 - Google Patents

浅沟道隔离件中的高k介电衬里 Download PDF

Info

Publication number
CN102916020A
CN102916020A CN2012100116437A CN201210011643A CN102916020A CN 102916020 A CN102916020 A CN 102916020A CN 2012100116437 A CN2012100116437 A CN 2012100116437A CN 201210011643 A CN201210011643 A CN 201210011643A CN 102916020 A CN102916020 A CN 102916020A
Authority
CN
China
Prior art keywords
semiconductor substrate
dielectric layer
dielectric material
dielectric
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100116437A
Other languages
English (en)
Inventor
陈思莹
王子睿
刘人诚
杨敦年
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102916020A publication Critical patent/CN102916020A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种电路结构包括了具有顶面的半导体衬底。介电材料从该顶面延伸到半导体衬底中。高k介电层由高k介电材料形成，其中，该高k介电层包括在介电材料的侧壁上的第一部分和在介电材料下面的第二部分。本发明还公开了一种浅沟道隔离件中的高k介电衬里。

Description

浅沟道隔离件中的高k介电衬里
技术领域
本发明涉及半导体领域，更具体地，涉及浅沟道隔离件和其形成方法。
背景技术
在集成电路中形成有用于隔离器件的浅沟道隔离(STI)区域。在传统的STI区域形成工艺中，首先在半导体衬底中形成开口。将二氧化硅衬里形成在这些开口中，之后进行间隙填充工艺，其中，开口的剩余部分填充有介电材料。然后执行化学机械抛光(CMP)来去除多余的介电材料部分。介电材料和二氧化硅衬里残留在开口中的部分由此形成了STI区域。
高密度等离子体(HDP)化学汽相沉积(CVD)原来通常被用于在STI区域的形成过程中进行间隙填充。近些年来，有时使用高纵横比工艺(HARP)替代用于间隙填充工艺的HDP。使用HARP所形成的STI区域不像使用HDP所形成的STI区域那样密集。为了防止使用HARP所形成的STI区域在随后的湿式蚀刻工艺中被过度蚀刻，在高温下长时间地对相应的晶圆进行退火，从而使STI区域变得密集。
在STI形成过程中的退火会导致互补金属氧化物半导体(CMOS)图像传感器(CIS)芯片的形成出现问题。CIS芯片对器件的泄漏具有严格的要求。因此，在采用HARP的STI形成工艺中，在STI开口中形成二氧化硅衬里(使用现场蒸发(ISSG))之后，执行场注入来向STI开口中注入p型杂质。该p型杂质在与STI区域邻近的相应的衬底中形成了P+区域。该P+区域邻接二氧化硅衬里。P+区域可以有助于降低相应的图像传感器(诸如，光电二极管)的泄漏。
在随后的步骤中，执行间隙填充，并且利用介电材料填充STI开口。然后执行退火来使介电材料致密。该退火使p型杂质从注入区域中扩散出来，并且由此不利地影响了P+区域的防泄漏性能。另外，p型杂质可以导致邻近的n阱缩小。
发明内容
为了解决现有所存在的问题，根据本发明的一个方面，提供了一种器件，包括：半导体衬底，包括顶面；介电材料，从顶面延伸到半导体衬底中；以及高k介电层，包括高k介电材料，其中，高k介电层包括在介电材料侧壁上的第一部分和在介电材料下面的第二部分。
在该器件中，高k介电层与半导体衬底的半导体材料物理接触；以及高k介电层与半导体衬底的p型区域物理接触；或者高k介电层和介电材料形成浅沟道隔离区域。
该器件进一步包括处在半导体衬底的顶面处的光电图像传感器，其中，光电图像传感器被配置为接收光，并且将光转换成电信号。
在该器件中，高k介电材料从介电材料下面连续地延伸到半导体衬底的顶面；或者高k介电材料选自基本上由HfO2、HFSiONx、HFSiON、ZrO2、La2O3及其组合构成的组。
根据本发明的另一方面，提供了一种器件，包括：半导体衬底，包括顶面；介电材料，从顶面延伸到半导体衬底的p型区域中；高k介电层，处在介电材料和半导体衬底之间，其中，高k介电层的材料与介电材料不同；以及光电图像传感器，处在半导体衬底的顶面处，其中，光电图像传感器被配置为接收光，并且将光转换成电信号。
在该器件中，高k介电层包括在介电材料侧壁上的第一部分和在介电材料下面的第二部分，并且其中，高k介电层将介电材料与半导体衬底完全隔开；或者高k介电层由选自基本上由HfO2、HFSiONx、HFSiON、ZrO2、La2O3及其组合构成的组中的高k介电材料形成；或者高k介电层的材料具有大于大约8.0的k值。
在该器件中，高k介电从介电材料下面延伸到半导体衬底的顶面；或者高k介电层与半导体衬底物理接触；或者高k介电层是基本上共形的层。
根据本发明的又一实施例，提供了一种方法，包括：蚀刻半导体衬底来形成从半导体衬底的顶面延伸到半导体衬底中的开口；在开口的侧壁和底部上沉积高k介电层，其中，高k介电层包括高k介电材料；将介电材料填充到开口中和高k介电层上；以及执行平坦化工艺来去除介电材料在半导体衬底的顶面上方的多余部分。
在该方法中，高k介电层与半导体衬底的半导体材料物理接触，并且其中，介电材料的部分基本上不接触半导体材料；或者进一步包括，在执行平坦化工艺的步骤之后，在半导体衬底的顶面处形成光电图像传感器，其中，光电图像传感器被配置为接收光，并且将光转换成电信号；以及在沉积高k介电层和执行平坦化工艺的步骤之间的持续时间中，不执行将任意p型杂质注入到半导体衬底的部分中的注入，半导体衬底的部分处在高k介电层下面并且与其接触。
在该方法中，高k介电层与半导体衬底的p型区域物理接触；或者高k介电材料选自基本上由HfO2、HFSiONx、HFSiON、ZrO2、La2O3及其组合构成的组。
附图说明
为了更全面地理解实施例及其优势，现将结合附图所进行的描述作为参考，其中：
图1至图6是根据各个实施例制造浅沟道隔离(STI)区域的中间阶段的截面图；以及
图7示意性地示出了在衬底表面上所形成的图像传感器，其中形成有STI区域。
具体实施方式
下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是说明性的，不限制本发明的范围。
根据实施例提供了浅沟道隔离(STI)区域及其形成方法。示出了制造各个实施例的中间阶段。论述了实施例的变型例。在各个视图和说明性实施例中，类似的参考标号被用于表示类似的元件。
参考图1，提供了半导体衬底20。半导体衬底20可以处在晶圆100中，该晶圆可以是在其上形成了图像传感器的图像传感器晶圆。在实施例中，半导体衬底20是由硅形成的硅衬底，然而该半导体衬底20中也可以包括其他常用材料诸如，碳、锗、镓、砷、氮、铟、磷等。半导体衬底20可以由单晶的半导体材料或化合物半导体材料形成，并且可以是体衬底或绝缘体上半导体(SOI)衬底。
焊盘层22(可选的)和掩模层24形成在半导体衬底20上。焊盘层22可以是薄膜，该薄膜包括例如使用热氧化工艺所形成的二氧化硅。焊盘层22可以作为处在半导体衬底20和掩模层24之间的粘附层，并且也可以作为用于蚀刻掩模层24的蚀刻停止层。在实施例中，例如，使用低压化学汽相沉积(LPCVD)，掩模层24由氮化硅形成。在其他实施例中，通过热氮化硅、等离子体增强型化学汽相沉积(PECVD)或等离子体阳极氮化来形成掩模层24。在随后的光刻工艺过程中，掩模层24被用作为硬掩模。将光刻胶26形成在掩模层24上并且随后将其图案化，从而在光刻胶26中形成开口28。
参考图2，穿过开口28蚀刻掩模层24和焊盘层22，从而暴露出下面的半导体衬底20。然后，蚀刻暴露的半导体衬底20，从而形成沟槽32。然后去除光刻胶26。在实施例中，沟槽32形成在p型的半导体衬底20中并且与其接触。在可选的实施例中，沟槽32形成在衬底20的p阱中。在这些实施例中，p阱27是衬底20的掺杂区域，并且可以掺杂硼、铟等。
然后，如图3所示，将高k介电层34形成在沟槽32中。高k介电层34由高k介电材料形成，该高k介电材料具有高于3.9或高于8.0的k值。在实施例中，使用可以形成共形介电层的沉积技术(诸如，原子层沉积(ALD))来形成该高k介电层34，然而也可以使用其他适用的方法(诸如，选择区域化学汽相沉积(SACVD))来形成该高k介电层。高k介电层34的厚度可以在大约和大约
Figure BSA00000659673600042
之间。然后，本领域的技术人员将意识到整个说明中所引用的尺寸只是实例，可以对其进行改变来适应集成电路的不同比例。高k介电层34可以是基本上共形的层，例如，其垂直部分和水平部分(在沟槽32的底部)具有基本上相同的厚度，例如，垂直部分和水平部分的厚度差小于垂直部分和水平部分的大约20％。高k介电层34的材料可以选自于，但并不局限于HfO2、HFSiONx、HFSiON、ZrO2、La2O3及其组合。高k介电层34可以具有高密度电子陷阱。在实施例中，高k介电层34由单层形成。在可选的实施例中，高k介电层34包括多个堆叠的层，这些层由不同的材料形成。
然后执行退火。退火改善了高k介电层34的热稳定性以及处在高k介电层34和半导体衬底20之间的界面的热稳定性。退火的温度可以在大约500℃和大约1000℃之间，并且退火的持续时间可以在大约5分钟和大约60分钟之间。
参考图4，通过介电材料40填充沟槽32的剩余部分，直至介电材料40的顶面高于掩模层23的顶面为止。此后，介电材料40被称作氧化物40，当然其可以包括氧化物以外的材料，诸如，SiON、SiN等。可以使用不易于产生空隙的方法执行沟槽32的填充。在实施例中，使用高纵横比工艺(HARP)形成氧化物40。臭氧(O3)和正硅酸乙酯(TEOS)可以被用作为工艺气体。因此，氧化物40可以包括TEOS氧化物，该TEOS氧化物也就是氧化硅。HARP能够以高纵横比填充开口，并且可以在其中基本上不形成空隙地填充沟槽32。可选地，可以使用其他沉积方法，诸如，SACVD或常压化学汽相沉积(APCVD)，其中，可以将TEOS和氧气作为工艺气体。在实施例中，在以高k介电层34形成之前为开始，以利用氧化物40填充沟槽32为结束的时段中，不向高k介电层34和下面的半导体衬底20执行p型杂质注入。
在氧化物区域40形成之后，可以对图4所示的结构执行退火。该退火改善了氧化物区域40和所得到的介电区域42(在图4中未示出，请参考图5)的性能，并且实现了介电区域42的致密化。该退火可以是在其中使用了水蒸气的蒸汽退火。在示例性的实施例中，退火的温度可以在大约800℃和大约1200℃之间，并且退火的持续时间可以在大约30分钟和大约200分钟之间。在可选的实施例中，执行的是干式退火。在该干式退火中，没有引入蒸汽。
参考图5，执行了可以是化学机械抛光(CMP)的平坦化工艺来去除介电材料40和高k介电层34处在掩模层24上方的多余部分。在CMP过程中，掩模层24作为CMP停止层。氧化物40的剩余部分被标记为介电区域42。在整个说明书中，高k介电层34和介电区域42结合在一起被称为STI区域44。
然后，如图6所示，去除掩模层24和焊盘层22。如果掩模层24由氮化硅形成，则可以通过湿式蚀刻使用H3PO4的热溶液来去除，而如果焊盘层22由氧化硅形成，则可以使用稀释的HF来去除。可以注意到，介电区域42已经被致密化，并且因此焊盘层22的去除将不会导致介电区域42的主要部分被去除。
在图6所示的所得到的结构中，高k介电层34与半导体材料物理接触，该半导体材料可以是p阱27或p型衬底20。高k介电层34将p阱27或p型衬底20的半导体材料与介电区域42完全隔开。
图7示出的是图像传感器50的形成。在实施例中，图像传感器50包括光电二极管。在可选的实施例中，图像传感器50包括感光晶体管。图像传感器50被配置为接收光(用弯箭头52表示)，并且将光转换成电信号。由此，晶圆100和相应的芯片分别可以是互补金属氧化物半导体(CMOS)图像传感器(CIS)晶圆和CIS芯片。
在形成高k介电层34时，高k介电层34的高k材料捕获高k材料中的负电荷。因此，在衬底20(或p阱27)的界面区域正电荷累积，其中，该界面区域与处在高k介电层34和衬底20(或p阱27)之间的界面邻近。这使该界面处形成了可以有助于降低泄漏的P+层。因此，不需要在界面区域注入P+层。因此消除了由注入P+层所导致的不利影响。
根据实施例，电路结构包括具有顶面的半导体衬底。介电材料从该顶面延伸到半导体衬底中。高k介电层由高k介电材料形成，其中，该高k介电层包括在介电材料侧壁上的第一部分和在介电材料下面的第二部分。
根据其他实施例，电路结构包括具有顶面的半导体衬底。开口从该顶面延伸到半导体衬底的p型区域中。介电材料填充了该开口。高k介电层设置在介电材料和半导体衬底之间，其中，该高k介电层与半导体衬底物理接触。光电图像传感器被设置在半导体衬底的顶面上，其中，该光电图像传感器被配置为接收光，并且将该光转换成电信号。
根据另外其他的实施例，一种方法包括蚀刻半导体衬底来形成从半导体衬底的顶面延伸到半导体衬底中的开口。高k介电层沉积在开口的侧壁和底部上，其中，该高k介电层由高k介电材料形成。介电材料被填充到开口中和高k介电层上。然后执行平坦化工艺来去除介电材料处在半导体衬底顶面上方的多余部分。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (10)

1.一种器件，包括：
半导体衬底，包括顶面；
介电材料，从所述顶面延伸到所述半导体衬底中；以及
高k介电层，包括高k介电材料，其中，所述高k介电层包括在所述介电材料侧壁上的第一部分和在所述介电材料下面的第二部分。
2.根据权利要求1所述的器件，其中，所述高k介电层与所述半导体衬底的半导体材料物理接触；以及
所述高k介电层与所述半导体衬底的p型区域物理接触；或者
所述高k介电层和所述介电材料形成浅沟道隔离区域。
3.根据权利要求1所述的器件，进一步包括处在所述半导体衬底的所述顶面处的光电图像传感器，其中，所述光电图像传感器被配置为接收光，并且将所述光转换成电信号。
4.根据权利要求1所述的器件，其中，所述高k介电材料从所述介电材料下面连续地延伸到所述半导体衬底的所述顶面；或者
所述高k介电材料选自基本上由HfO2、HFSiONx、HFSiON、ZrO2、La2O3及其组合构成的组。
5.一种器件，包括：
半导体衬底，包括顶面；
介电材料，从所述顶面延伸到所述半导体衬底的p型区域中；
高k介电层，处在所述介电材料和所述半导体衬底之间，其中，所述高k介电层的材料与所述介电材料不同；以及
光电图像传感器，处在所述半导体衬底的顶面处，其中，所述光电图像传感器被配置为接收光，并且将所述光转换成电信号。
6.根据权利要求5所述的器件，其中，所述高k介电层包括在所述介电材料侧壁上的第一部分和在所述介电材料下面的第二部分，并且其中，所述高k介电层将所述介电材料与所述半导体衬底完全隔开；或者
所述高k介电层由选自基本上由HfO2、HFSiONx、HFSiON、ZrO2、La2O3及其组合构成的所述组中的高k介电材料形成；或者
所述高k介电层的材料具有大于大约8.0的k值。
7.根据权利要求5所述器件，其中，所述高k介电从所述介电材料下面延伸到所述半导体衬底的所述顶面；或者
所述高k介电层与所述半导体衬底物理接触；或者
所述高k介电层是基本上共形的层。
8.一种方法，包括：
蚀刻半导体衬底来形成从所述半导体衬底的顶面延伸到所述半导体衬底中的开口；
在所述开口的侧壁和底部上沉积高k介电层，其中，所述高k介电层包括高k介电材料；
将介电材料填充到所述开口中和所述高k介电层上；以及
执行平坦化工艺来去除所述介电材料在所述半导体衬底的所述顶面上方的多余部分。
9.根据权利要求8所述的方法，其中，所述高k介电层与所述半导体衬底的半导体材料物理接触，并且其中，所述介电材料的部分基本上不接触所述半导体材料；或者
进一步包括，在执行所述平坦化工艺的步骤之后，在所述半导体衬底的所述顶面处形成光电图像传感器，其中，所述光电图像传感器被配置为接收光，并且将所述光转换成电信号；以及
在沉积所述高k介电层和执行所述平坦化工艺的步骤之间的持续时间中，不执行将任意p型杂质注入到所述半导体衬底的部分中的注入，所述半导体衬底的部分处在所述高k介电层下面并且与其接触。
10.根据权利要求8所述的方法，其中，所述高k介电层与所述半导体衬底的p型区域物理接触；或者
所述高k介电材料选自基本上由HfO2、HFSiONx、HFSiON、ZrO2、La2O3及其组合构成的组。
CN2012100116437A 2011-08-04 2012-01-12 浅沟道隔离件中的高k介电衬里 Pending CN102916020A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/198,018 US9318370B2 (en) 2011-08-04 2011-08-04 High-k dielectric liners in shallow trench isolations
US13/198,018 2011-08-04

Publications (1)

Publication Number Publication Date
CN102916020A true CN102916020A (zh) 2013-02-06

Family

ID=47614328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100116437A Pending CN102916020A (zh) 2011-08-04 2012-01-12 浅沟道隔离件中的高k介电衬里

Country Status (2)

Country Link
US (3) US9318370B2 (zh)
CN (1) CN102916020A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130134292A (ko) * 2012-05-30 2013-12-10 삼성전자주식회사 이미지 센서, 상기 이미지 센서를 포함하는 이미지 처리 시스템 및 상기 이미지 센서의 제조 방법
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
US20140078356A1 (en) * 2012-09-20 2014-03-20 Aptina Imaging Corporation Imaging systems with high dielectric constant barrier layer
US9653342B2 (en) 2014-11-19 2017-05-16 Texas Instruments Incorporated Trench having thick dielectric selectively on bottom portion
US9659989B1 (en) * 2016-04-19 2017-05-23 Omnivision Technologies, Inc. Image sensor with semiconductor trench isolation
US10505038B2 (en) * 2017-09-28 2019-12-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and associated fabricating method
US20240334707A1 (en) * 2023-03-31 2024-10-03 Micron Technology, Inc. High voltage device and method
CN119317212A (zh) * 2024-12-09 2025-01-14 荣芯半导体(宁波)有限公司 用于图像传感器的浅沟槽隔离结构及其制造方法、图像传感器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1511349A (zh) * 2001-06-21 2004-07-07 ���µ�����ҵ��ʽ���� 半导体装置及其制造方法
US20050151218A1 (en) * 2004-01-12 2005-07-14 Chandra Mouli Using high-k dielectrics in isolation structures method, pixel and imager device
CN1819225A (zh) * 2004-12-29 2006-08-16 东部亚南半导体株式会社 Cmos图像传感器及其制造方法
CN101312191A (zh) * 2007-05-25 2008-11-26 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN101371361A (zh) * 2006-01-09 2009-02-18 美光科技公司 具有改进的表面耗尽的图像传感器

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4097314A (en) * 1976-12-30 1978-06-27 Rca Corp. Method of making a sapphire gate transistor
JPH0513566A (ja) * 1991-07-01 1993-01-22 Toshiba Corp 半導体装置の製造方法
US5811347A (en) * 1996-04-29 1998-09-22 Advanced Micro Devices, Inc. Nitrogenated trench liner for improved shallow trench isolation
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
JP3403062B2 (ja) * 1998-03-31 2003-05-06 株式会社東芝 固体撮像装置
US6727569B1 (en) * 1998-04-21 2004-04-27 Advanced Micro Devices, Inc. Method of making enhanced trench oxide with low temperature nitrogen integration
KR100286736B1 (ko) * 1998-06-16 2001-04-16 윤종용 트렌치 격리 형성 방법
US6611014B1 (en) * 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
US6265302B1 (en) * 1999-07-12 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Partially recessed shallow trench isolation method for fabricating borderless contacts
US6380104B1 (en) * 2000-08-10 2002-04-30 Taiwan Semiconductor Manufacturing Company Method for forming composite gate dielectric layer equivalent to silicon oxide gate dielectric layer
US6512280B2 (en) * 2001-05-16 2003-01-28 Texas Instruments Incorporated Integrated CMOS structure for gate-controlled buried photodiode
TW483176B (en) * 2001-05-31 2002-04-11 United Microelectronics Corp Method for decreasing leakage current of photodiode
US6657276B1 (en) * 2001-12-10 2003-12-02 Advanced Micro Devices, Inc. Shallow trench isolation (STI) region with high-K liner and method of formation
US6844612B1 (en) * 2002-03-12 2005-01-18 Novellus Systems, Inc. Low dielectric constant fluorine-doped silica glass film for use in integrated circuit chips and method of forming the same
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
KR100728173B1 (ko) * 2003-03-07 2007-06-13 앰버웨이브 시스템즈 코포레이션 쉘로우 트렌치 분리법
US6949445B2 (en) * 2003-03-12 2005-09-27 Micron Technology, Inc. Method of forming angled implant for trench isolation
US20050285140A1 (en) * 2004-06-23 2005-12-29 Chih-Hsin Ko Isolation structure for strained channel transistors
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US8686529B2 (en) * 2010-01-19 2014-04-01 Osi Optoelectronics, Inc. Wavelength sensitive sensor photodiodes
WO2004105586A2 (en) * 2003-05-27 2004-12-09 Azna Health And Wellness Inc. Light wand for healing tissue
US7102184B2 (en) * 2003-06-16 2006-09-05 Micron Technology, Inc. Image device and photodiode structure
US6974755B2 (en) * 2003-08-15 2005-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure with nitrogen-containing liner and methods of manufacture
KR100677766B1 (ko) * 2003-11-28 2007-02-05 주식회사 하이닉스반도체 트렌치형 소자분리막을 갖는 반도체 소자 및 그의 제조 방법
KR100659382B1 (ko) * 2004-08-06 2006-12-19 삼성전자주식회사 이미지 센서 및 그 제조 방법
US7396728B2 (en) * 2005-06-29 2008-07-08 Texas Instruments Incorporated Methods of improving drive currents by employing strain inducing STI liners
US7808037B2 (en) * 2005-12-16 2010-10-05 Macronix International Co., Ltd. High voltage device
US8501632B2 (en) * 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US7678630B2 (en) * 2006-02-15 2010-03-16 Infineon Technologies Ag Strained semiconductor device and method of making same
US8936995B2 (en) * 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US7824983B2 (en) * 2008-06-02 2010-11-02 Micron Technology, Inc. Methods of providing electrical isolation in semiconductor structures
JP2010258094A (ja) * 2009-04-22 2010-11-11 Panasonic Corp 固体撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1511349A (zh) * 2001-06-21 2004-07-07 ���µ�����ҵ��ʽ���� 半导体装置及其制造方法
US20050151218A1 (en) * 2004-01-12 2005-07-14 Chandra Mouli Using high-k dielectrics in isolation structures method, pixel and imager device
CN1819225A (zh) * 2004-12-29 2006-08-16 东部亚南半导体株式会社 Cmos图像传感器及其制造方法
CN101371361A (zh) * 2006-01-09 2009-02-18 美光科技公司 具有改进的表面耗尽的图像传感器
CN101312191A (zh) * 2007-05-25 2008-11-26 台湾积体电路制造股份有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US10510790B2 (en) 2019-12-17
US20160233256A1 (en) 2016-08-11
US20190348451A1 (en) 2019-11-14
US10361233B2 (en) 2019-07-23
US20130032912A1 (en) 2013-02-07
US9318370B2 (en) 2016-04-19

Similar Documents

Publication Publication Date Title
US10510790B2 (en) High-k dielectric liners in shallow trench isolations
US10204822B2 (en) Method for forming trench liner passivation
US9548356B2 (en) Shallow trench isolation structures
US7947551B1 (en) Method of forming a shallow trench isolation structure
CN103681670B (zh) 半导体器件的金属栅极结构
EP1213757A2 (en) Integrated circuits having and adjacent p-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same
US8232179B2 (en) Method to improve wet etch budget in FEOL integration
US8384188B2 (en) Semiconductor device and fabrication method thereof
CN109037255A (zh) 背照式图像传感器及其形成方法
US8143137B2 (en) Method of fabricating semiconductor device by thinning hardmask layers on frontside and backside of substrate
US20070293045A1 (en) Semiconductor device and method for fabricating the same
CN108878421B (zh) 半导体装置及其制造方法
KR100561515B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100691016B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100607770B1 (ko) Ｓｔｉ 제조 방법
JP2006222418A (ja) 半導体装置の製造方法
KR20090073406A (ko) 반도체 소자 제조 방법
KR20190085241A (ko) 소자 분리막 구조물 및 이의 제조방법
KR20080114042A (ko) 반도체 소자의 소자분리막 형성방법
KR20090066918A (ko) 반도체 소자의 소자분리막 및 그의 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20130206

RJ01 Rejection of invention patent application after publication