CN102891142B - 具有无方向的去耦合电容器的半导体器件及其制造方法 - Google Patents
具有无方向的去耦合电容器的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN102891142B CN102891142B CN201210044727.0A CN201210044727A CN102891142B CN 102891142 B CN102891142 B CN 102891142B CN 201210044727 A CN201210044727 A CN 201210044727A CN 102891142 B CN102891142 B CN 102891142B
- Authority
- CN
- China
- Prior art keywords
- decoupling capacitor
- decoupling
- semiconductor device
- integrated circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 155
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000002184 metal Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000001465 metallisation Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/10—Integrated device layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
公开了具有无方向去耦电容器的半导体器件和制造该半导体器件的方法。在一个实施例中，半导体器件包括至少一个集成电路和至少一个去耦电容器。将至少一个去耦电容器定向为与至少一个集成电路定向的方向不同的方向。
Description
技术领域
本发明涉及半导体领域，更具体地，涉及具有无方向的去耦合电容器的半导体器件及其制造方法。
背景技术
半导体器件用在各种电子应用中，例如，个人计算机、移动电话、数码相机、以及其他电子设备作为实例。通常，通过在半导体衬底的上方顺序沉积材料的绝缘层或介电层、导电层、以及半导体层，使用光刻法将各种材料层图案化从而在其上形成电路元件和元件来制造半导体器件。
在一些半导体器件中，将电源线和地线布线至位于集成电路中的逻辑门和其他器件。来自电源的电流流经电源线、逻辑门、并且最后接地。在逻辑门的切换期间，在较短的时间周期内产生大量的电流变化。将去耦电容器用于在电流切换期间吸收这些毛刺(glitches)。去耦电容器还用于保持在电源电压和地线之间的恒定电压。当需要防止所供给电压的瞬间降低时，将该去耦电容器用作电荷库(charge reservoir)，该电荷库另外为电路提供电流。
将所使用的一种类型的去耦电容器(decoupling capacitor)称作金属-绝缘体-金属(MIM)电容器。MIM电容器具有两个金属层和位于该两个金属层之间的介电绝缘层。在两个金属层之间形成电容。通常在半导体器件的上互连层中制造MIM电容器。
本领域中需要的是改善去耦MIM电容器的设计。
发明内容
为解决上述问题，本发明提供了一种半导体器件，包括：电压源线；电压回路线；至少一个集成电路；以及至少一个去耦电容器，连接在电压源线和电压回路线之间，其中，至少一个去耦电容器定向的方向与至少一个集成电路定向的方向不同。
其中，至少一个集成电路被定向为第一方向，其中，至少一个去耦电容器被定向为第二方向，第二方向与第一方向不同，其中，第一方向包括约0度，并且其中，第二方向包括约90度和约270度。
其中，至少一个集成电路被定向为第一方向，其中，至少一个去耦电容器被定向为第二方向，第二方向与第一方向不同，其中，第一方向包括约0度，并且其中，第二方向包括约45度。
其中，至少一个集成电路被定向为第一方向，该第一定向的方向与晶体管的栅极长度的方向垂直，晶体管形成至少一个集成电路。
其中，至少一个去耦电容器包括：串联连接在电源线和电压回路线之间的两个去耦电容器。
其中，至少一个集成电路包括：微处理器、逻辑电路、存储电路、和/或晶体管。
其中，至少一个去耦电容器包括：并联连接的多个去耦电容器。
此外，还提供了一种半导体器件，包括：电压源线；电压回路线；工件；多个集成电路，被设置在工件上方，多个集成电路被定向为第一方向；多个金属化层，被设置在多个集成电路上方；以及多个去耦电容器，连接在电压源线和电压回路线之间，并且被设置在多个金属化层内，多个去耦电容器被定向为至少一个第二方向，其中，至少一个第二方向与第一方向不同。
其中，多个去耦电容器包括：第一组去耦金属-绝缘体-金属MIM电容器和第二组去耦MIM电容器，第一组去耦MIM电容器被定向的方向与第二组去耦MIM电容器的方向不同。
其中，多个去耦电容器进一步包括：至少一个第三组去偶电容器，至少一个第三组去耦电容器中的每个被定向的方向与第一组去耦电容器和第二组去耦电容器的方向不同。
其中，多个去耦电容器中的至少一个被设置为接近多个集成电路中的至少一个。
其中，多个去耦MIM电容器中的至少两个串联连接在半导体器件的一对电源节点之间。
其中，第一方向根据与相应多个集成电路的晶体管栅极相关联的方向而确定，并且第二方向根据多个去耦电容器的相应延长边而确定。
其中，多个去耦电容器包括多个第一去耦电容器，进一步包括设置在多个金属化层内的多个第二去耦电容器，多个第二去耦电容器被定向为第一方向。
此外，还提供了一种制造半导体器件的方法，方法包括：提供工件；在工件上方形成至少一个集成电路；以及在工件上方形成至少一个去耦电容器，其中，至少一个去耦电容器定向的方向与至少一个集成电路定向的方向不同。
其中，形成至少一个集成电路包括：形成至少一个晶体管的栅极和栅极电介质。
其中，形成至少一个去耦电容器包括：在半导体器件的至少一个金属化层中形成至少一个去耦电容器的至少一部分。
其中，形成至少一个集成电路以及形成至少一个去耦电容器包括：同时形成至少一个集成电路和至少一个去耦电容器。
该方法进一步包括：在形成至少一个去耦电容器以前，确定用于至少一个去耦电容器的最佳位置，从而最小化至少一个去耦电容器的应力电压。
该方法进一步包括：在形成至少一个集成电路和形成至少一个去耦电容器以前，确定用于至少一个去耦电容器的最佳位置，从而减少半导体器件上的至少一个集成电路和至少一个去耦电容器所需要的面积。
附图说明
为了更好地理解本发明及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1示出了根据本发明的实施例的半导体器件的俯视图，其中，将多个去耦MIM电容器定向为与半导体器件的集成电路定向的方向不同的方向；
图2示出了根据实施例去耦MIM电容器可以定向的角度；
图3示出了半导体器件的集成电路的定向；
图4示出了根据实施例的去耦MIM电容器的定向；以及
图5示出了根据实施例形成在半导体器件中的去耦MIM电容器的横截面图。
除非另有说明，在不同附图中的相应数值和标号通常指的是相应部件。为了清楚地示出实施例的相关方面绘制附图，并且没有必要按比例绘制。
具体实施方式
下面，详细讨论本发明的实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明概念。所讨论的具体实施例仅仅示出制造和使用本发明的具体方式，而不用于限制本公开的范围。
本发明的实施例涉及用于半导体器件的去耦电容器的新设计，尤其是，去耦MIM电容器。首先，参考图1，根据本发明的实施例示出了半导体器件100的俯视图。分别将多个去耦MIM电容器110a和110b定向为与半导体器件100的集成电路106定向的方向130不同的方向132和134。例如，通过物理形状可确定集成电路106和MIM电容器110a和110b的定向。
半导体器件100包括集成电路区域102，在该集成电路区域中形成多个集成电路106。如在更详细的示图中以114所示的，例如，集成电路区域102的一些部分可以包括集成电路106的阵列108。集成电路106可以包括：一个或多个微处理器、逻辑电路、存储电路、和/或晶体管。例如，可选地，集成电路106可以包括其他类型的器件和电气元件。集成电路106可以包括集成电路106的阵列108的一个或多个模块，在一些实施例中，该集成电路包括不同类型的集成电路106。
如所示的，半导体器件100包括：一个或多个去耦MIM电容器区域104a、104b、以及104c。在更详细的示图中以分别116a和116b所示的，将分别位于去耦MIM电容器区域104a和104b中的去耦MIM电容器110a和110b定向为与位于集成电路区域102中的集成电路106定向的方向130不同的方向132和134。
在所示的实例中，将集成电路106定向为第一方向130，并且将位于去耦MIM电容器区域104a中的去耦MIM电容器110a定向为方向132，该方向132为从方向130旋转约90度的角120b的方向。将去耦MIM电容器区域104b的去耦MIM电容器110b定向为方向134，该方向134为从方向130旋转约270度的角120b的方向。这些旋转方向仅为实例；可选地，在一些实施例中，去耦MIM电容器110a和110b可以定向的方向132和134可以包括旋转的任何角120a或120b(除了0度以外)。例如，集成电路106可以定向的方向130可以包括约0度，并且方向132和134可以在从大于约0度至小于约360度范围内变动。例如，可以将位于去耦MIM电容器区域116c中的一些去耦MIM电容器110c定向为与集成电路106定向的方向相同的方向130。优选地，可以分别选择去耦MIM电容器110a、110b、以及110c的各个区域104a、104b、以及104c的定向，从而将半导体器件100的性能最优化并且实现高效空间布局。图2示出了根据实施例去耦MIM电容器110a、110b、或110c(在图2中没有示出；参见图1)可以定向的角120。
图3示出了半导体器件100的集成电路106的定向。集成电路106可以包括具有含如在俯视图中所示的椭圆形的半导体或导体材料的部分，该椭圆形具有尺寸d1的延长边和尺寸d2的较短边。基本上沿x轴对准包括集成电路106的尺寸d1的延长边，例如，在方向130上包括：与在半导体器件100的俯视图中的x轴相关的夹角为约0度。在一个实施例中，将集成电路的定向确定为与位于集成电路中的晶体管的栅长度垂直的方向。
图4示出了根据实施例的去耦MIM电容器110a(或者110b，没有示出)的定向。去耦MIM电容器110a可以包括：包括具有在半导体器件100的俯视图中所示的椭圆形的导电材料的一部分，该椭圆形具有包括尺寸d3的延长边和包括尺寸d4的较短边。基本上沿方向132对准包括去耦MIM电容器110a的尺寸d3的延长边，在所示的一些实施例中，该方向132包括与x轴相关的约45度的夹角120a。可选地，根据本发明的实施例，角120a可以包括实现其他方向134和136的其他角度，作为用于去耦MIM电容器110a的可能定向的其他实例示出其他方向134和136。
再次参考图1，可选地，去耦MIM电容器110a、110b、以及110c的形状可以包括除了所示的椭圆形以外的其他形状。例如，去耦MIM电容器110a、110b、以及110c可以包括在透视图(未示出)中的圆柱形、杯形、沟槽形、棒形、以及指形。例如，去耦MIM电容器110a、110b、以及110c可以包括在半导体器件的俯视图中的矩形、正方形、圆形、或者椭圆形的形状。可选地，本实施例的去耦MIM电容器110a、110b、以及110c可以包括其他形状。
本发明的实施例包括：半导体器件100，该半导体器件包括本文中所述的无方向去耦MIM电容器104a、104b、以及104c；并且还包括制造该半导体器件的方法。图5示出了根据实施例的去耦MIM电容器110的横截面图。为了制造半导体器件100，提供了工件140。例如，工件140可以包括半导体衬底，该半导体衬底包括硅或者其他半导体材料，并且可以通过绝缘层覆盖该工件。工件140还可以包括其他有源元件或电路(未示出)。例如，工件140可以包括位于单晶硅上方的硅氧化物。工件140可以包括其他导电层或其他半导体元件，例如，晶体管、二极管等。可以使用诸如GaAs、InP、Si/Ge、或者SiC的化合物半导体代替硅。例如，工件140可以包括绝缘体上硅(SOI)或者绝缘体上锗(GOI)。例如(未示出)，工件140可以包括形成在该工件上的电气电路和/或电子部件的一层或多层，并且可以包括：导线、通孔、电容器、二极管、晶体管、电阻器、电感器、和/或其他电气元件。
制造半导体器件100的方法包括：在工件140的上方，例如，在集成电路区域102中形成至少一个集成电路106，并且在工件140上方，例如，在去耦MIM电容器区域104中，形成至少一个去耦MIM电容器110。半导体器件100包括至少一条电源线144。可以将去耦MIM电容器110中一个或多个连接在电源线144的电压源线146和电压回路线(voltage returnline)148之间。在一些实施例中，电压回路线148包括接地节点。在一些实施例中，如在于2008年9月17日提交的名称为“具有去耦电容器的半导体器件的设计”属于同一受让人的序列号为12/212,096和于2010年3月18日作为美国出版号为US 2010/0065944A1出版的未决的美国专利申请(其全部内容结合于此作为参考)中所述的，将多个去耦MIM电容器110、110a、110b、以及110c中的至少两个串联连接在半导体器件100的一对电源节点(即，电压源线146和电压回路线148)之间。可以串联连接去耦MIM电容器110、110a、110b、以及110c中的两个，从而例如将电源电压划分为一半，并且因此，降低了电容器110、110a、110b、以及110c的电压应力(voltage stress)。在其他实施例中，作为另一实例，将去耦MIM电容器将110、110a、110b、以及110c中的至少两个串联连接在半导体器件100的一对电源节点之间。
在一些实施例中，形成集成电路106包括形成至少一个晶体管的栅极和栅极电介质。在其他实施例中，形成去耦MIM电容器110、110a、110b、以及110c包括：在半导体器件100的至少一个金属化层中形成去耦MIM电容器110、110a、110b、以及110c中在至少一个的至少一部分。如图5所示，可以在半导体器件100的绝缘材料层142a和142b内形成MIM电容器110、110a、110b、以及110c。在其他实施例中，例如，形成集成电路106和形成去耦MIM电容器110、110a、110b、以及110c可以包括：同时形成集成电路106和去耦MIM电容器110、110a、110b、以及110c。
例如，在形成去耦MIM电容器110、110a、110b、以及110c以前，可以确定用于新型去耦MIM电容器110、110a、110b、以及110c的最佳位置，从而最小化去耦MIM电容器110、110a、110b、以及110c的应力电压。为了减少对于位于半导体器件100上方的集成电路106和去耦MIM电容器110、110a、110b、以及110c所需要的面积，还可以确定用于去耦MIM电容器110、110a、110b、以及110c的最佳位置。
本发明的实施例的优点包括：提供形成和制造无方向去耦MIM电容器110、110a、110b、以及110c的方法，该方法允许半导体器件100的大量布局和布置灵活性设计。通过使用最优化去耦MIM电容器110、110a、110b、以及110c模块(例如，在图1中所示的去耦MIM电容器区域104a、104b、以及104c)来减少芯片面积，其中，去耦MIM电容器110、110a、110b、以及110c的布局是无方向的。在制造和封装工艺流程中容易实现新型设计方法和半导体器件100结构。
根据本发明的一个实施例，半导体器件包括：至少一个集成电路和至少一个去耦电容器，其中，将至少一个去耦电容器定向为与至少一个集成电路定向的方向不同的方向。
根据另一实施例，半导体器件包括：工件；和设置在该工件上方的多个集成电路，将该多个集成电路定向为第一方向。将多个金属化层设置在多个集成电路的上方。将多个去耦电容器设置在多个金属化层内，该多个去耦电容器定向为至少一个第二方向。至少一个第二方向与第一方向不同。
根据又一实施例，制造半导体器件的方法包括：提供工件；和在该工件的上方形成至少一个集成电路。方法包括：在工件的上方形成至少一个去耦电容器。将至少一个去耦电容器定向为与至少一个集成电路定向的方向不同的方向。
尽管已经详细地描述了本发明的实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。例如，本领域技术人员应该容易理解，可以改变本文所述的多个部件、功能、工艺、以及材料，而保持在本发明的范围内。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明的公开，现有的或今后开发的用于执行与本文所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。
Claims (16)
1.一种半导体器件，包括：
电压源线；
电压回路线；
至少一个集成电路，包括晶体管；以及
至少一个去耦电容器，连接在所述电压源线和所述电压回路线之间，从上往下看时，所述至少一个去耦电容器具有延长边和短于所述延长边的较短边，其中，所述至少一个去耦电容器定向的方向与所述至少一个集成电路定向的方向不同，
其中，所述至少一个集成电路定向的方向被定向为第一方向，所述第一方向与所述晶体管的栅极长度的方向垂直，以及
所述至少一个去耦电容器被定向为第二方向，所述第二方向根据所述至少一个去耦电容器的相应延长边而确定，并且所述第一方向和所述第二方向形成45度的夹角。
2.根据权利要求1所述的半导体器件，其中，所述至少一个去耦电容器包括：串联连接在所述电压源线和所述电压回路线之间的两个去耦电容器。
3.根据权利要求1所述的半导体器件，其中，所述至少一个集成电路包括：微处理器、逻辑电路、存储电路、和/或晶体管。
4.根据权利要求1所述的半导体器件，其中，所述至少一个去耦电容器包括：并联连接的多个去耦电容器。
5.一种半导体器件，包括：
电压源线；
电压回路线；
工件；
多个集成电路，被设置在所述工件上方，包括晶体管，所述多个集成电路被定向为第一方向；
多个金属化层，被设置在所述多个集成电路上方；以及
多个去耦电容器，连接在所述电压源线和所述电压回路线之间，并且被设置在所述多个金属化层内，从上往下看时，所述多个去耦电容器具有延长边和短于所述延长边的较短边，所述多个去耦电容器被定向为至少一个第二方向，其中，所述至少一个第二方向与所述第一方向不同，
其中，所述第一方向根据与相应多个集成电路的晶体管栅极相关联的方向而确定，并且所述第二方向根据所述多个去耦电容器的相应延长边而确定，并且所述第一方向和所述至少一个第二方向形成45度的夹角。
6.根据权利要求5所述的半导体器件，其中，所述多个去耦电容器包括：第一组去耦金属-绝缘体-金属MIM电容器和第二组去耦MIM电容器，所述第一组去耦MIM电容器被定向的方向与所述第二组去耦MIM电容器的方向不同。
7.根据权利要求6所述的半导体器件，其中，所述多个去耦电容器进一步包括：至少一个第三组去偶电容器，所述至少一个第三组去耦电容器中的每个被定向的方向与所述第一组去耦电容器的方向不同，或者与所述第二组去耦电容器的方向不同。
8.根据权利要求5所述的半导体器件，其中，所述多个去耦电容器中的至少一个被设置为接近所述多个集成电路中的至少一个。
9.根据权利要求5所述的半导体器件，其中，所述多个去耦MIM电容器中的至少两个串联连接在所述半导体器件的一对电源节点之间。
10.根据权利要求5所述的半导体器件，其中，所述多个去耦电容器包括多个第一去耦电容器，进一步包括设置在所述多个金属化层内的多个第二去耦电容器，所述多个第二去耦电容器被定向为所述第一方向。
11.一种制造半导体器件的方法，所述方法包括：
提供工件；
在所述工件上方形成至少一个集成电路，其中，所述至少一个集成电路包括晶体管；以及
在所述工件上方形成至少一个去耦电容器，从上往下看时，所述至少一个去耦电容器具有延长边和短于所述延长边的较短边，其中，所述至少一个去耦电容器定向的方向与所述至少一个集成电路定向的方向不同，
其中，所述至少一个集成电路定向的方向根据与相应多个集成电路的晶体管的栅极长度垂直的方向而确定，并且所述至少一个去耦电容器定向的方向根据所述多个去耦电容器的相应延长边而确定，并且所述至少一个去耦电容器定向的方向和所述至少一个集成电路定向的方向形成45度的夹角。
12.根据权利要求11所述的制造半导体器件的方法，其中，形成所述至少一个集成电路包括：形成至少一个晶体管的栅极和栅极电介质。
13.根据权利要求11所述的制造半导体器件的方法，其中，形成所述至少一个去耦电容器包括：在所述半导体器件的至少一个金属化层中形成所述至少一个去耦电容器的至少一部分。
14.根据权利要求11所述的制造半导体器件的方法，其中，形成所述至少一个集成电路以及形成所述至少一个去耦电容器包括：同时形成所述至少一个集成电路和所述至少一个去耦电容器。
15.根据权利要求11所述的制造半导体器件的方法，进一步包括：在形成所述至少一个去耦电容器以前，确定用于所述至少一个去耦电容器的最佳位置，从而最小化所述至少一个去耦电容器的应力电压。
16.根据权利要求11所述的制造半导体器件的方法，进一步包括：在形成所述至少一个集成电路和形成所述至少一个去耦电容器以前，确定用于所述至少一个去耦电容器的最佳位置，从而减少所述半导体器件上的所述至少一个集成电路和所述至少一个去耦电容器所需要的面积。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/188,343 | 2011-07-21 | ||
| US13/188,343 US8659121B2 (en) | 2011-07-21 | 2011-07-21 | Semiconductor devices with orientation-free decoupling capacitors and methods of manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102891142A CN102891142A (zh) | 2013-01-23 |
| CN102891142B true CN102891142B (zh) | 2015-08-12 |
Family
ID=47534602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210044727.0A Active CN102891142B (zh) | 2011-07-21 | 2012-02-23 | 具有无方向的去耦合电容器的半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8659121B2 (zh) |
| KR (1) | KR101444985B1 (zh) |
| CN (1) | CN102891142B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8659121B2 (en) * | 2011-07-21 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices with orientation-free decoupling capacitors and methods of manufacture thereof |
| US9219110B2 (en) | 2014-04-10 | 2015-12-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor structure |
| US9391016B2 (en) * | 2014-04-10 | 2016-07-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor structure |
| US9368392B2 (en) | 2014-04-10 | 2016-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor structure |
| US9425061B2 (en) | 2014-05-29 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Buffer cap layer to improve MIM structure performance |
| US9601545B1 (en) | 2015-10-15 | 2017-03-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Series MIM structures compatible with RRAM process |
| KR20170094589A (ko) * | 2016-02-11 | 2017-08-21 | 에스케이하이닉스 주식회사 | 레저바 캐패시터를 포함하는 반도체 집적 회로 장치 및 그의 제조방법 |
| JP7045271B2 (ja) * | 2018-06-28 | 2022-03-31 | エイブリック株式会社 | 半導体装置及び半導体チップ |
| CN111900169A (zh) * | 2020-08-06 | 2020-11-06 | 无锡拍字节科技有限公司 | 具有椭圆形电容单元阵列的存储器及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6285050B1 (en) * | 1997-12-24 | 2001-09-04 | International Business Machines Corporation | Decoupling capacitor structure distributed above an integrated circuit and method for making same |
| US6303457B1 (en) * | 1996-02-13 | 2001-10-16 | Todd Alan Christensen | Integrated circuit having integral decoupling capacitor |
| CN101640198A (zh) * | 2008-07-29 | 2010-02-03 | 恩益禧电子股份有限公司 | 半导体器件 |
| CN103000630A (zh) * | 2011-07-01 | 2013-03-27 | 阿尔特拉公司 | 去耦电容器电路系统 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5883814A (en) * | 1997-03-13 | 1999-03-16 | International Business Machines Corporation | System-on-chip layout compilation |
| US6677637B2 (en) | 1999-06-11 | 2004-01-13 | International Business Machines Corporation | Intralevel decoupling capacitor, method of manufacture and testing circuit of the same |
| TW479311B (en) | 2000-05-26 | 2002-03-11 | Ibm | Semiconductor high dielectric constant decoupling capacitor structures and process for fabrication |
| US6737728B1 (en) | 2000-10-12 | 2004-05-18 | Intel Corporation | On-chip decoupling capacitor and method of making same |
| US7256089B2 (en) * | 2001-09-24 | 2007-08-14 | Intel Corporation | Top electrode barrier for on-chip die de-coupling capacitor and method of making same |
| JP2003249559A (ja) * | 2002-02-22 | 2003-09-05 | Handotai Rikougaku Kenkyu Center:Kk | 多層配線装置および配線方法並びに配線特性解析・予測方法 |
| US6898769B2 (en) * | 2002-10-10 | 2005-05-24 | International Business Machines Corporation | Decoupling capacitor sizing and placement |
| US6919233B2 (en) * | 2002-12-31 | 2005-07-19 | Texas Instruments Incorporated | MIM capacitors and methods for fabricating same |
| JP2004253425A (ja) * | 2003-02-18 | 2004-09-09 | Tdk Corp | 積層コンデンサ |
| US6940705B2 (en) * | 2003-07-25 | 2005-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor with enhanced performance and method of manufacture |
| US6936881B2 (en) | 2003-07-25 | 2005-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor that includes high permittivity capacitor dielectric |
| US6937457B2 (en) | 2003-10-27 | 2005-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decoupling capacitor |
| JP2005175003A (ja) * | 2003-12-08 | 2005-06-30 | Matsushita Electric Ind Co Ltd | デカップリングコンデンサ及び半導体集積回路 |
| US7195970B2 (en) | 2004-03-26 | 2007-03-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal-insulator-metal capacitors |
| US7697262B2 (en) * | 2005-10-31 | 2010-04-13 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
| JP5092263B2 (ja) * | 2006-03-31 | 2012-12-05 | 富士通セミコンダクター株式会社 | デカップリングコンデンサ及び半導体集積回路装置 |
| JP2007299860A (ja) * | 2006-04-28 | 2007-11-15 | Nec Electronics Corp | 半導体装置 |
| US7518850B2 (en) * | 2006-05-18 | 2009-04-14 | International Business Machines Corporation | High yield, high density on-chip capacitor design |
| US20080122032A1 (en) | 2006-08-16 | 2008-05-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor devices with MIM-type decoupling capacitors and fabrication method thereof |
| US8436408B2 (en) | 2008-09-17 | 2013-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with decoupling capacitor design |
| US8242551B2 (en) | 2009-03-04 | 2012-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal-insulator-metal structure for system-on-chip technology |
| JP5547934B2 (ja) * | 2009-09-09 | 2014-07-16 | ラピスセミコンダクタ株式会社 | 半導体装置、半導体装置の製造方法、及び半導体装置のレイアウト方法 |
| US8659121B2 (en) * | 2011-07-21 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices with orientation-free decoupling capacitors and methods of manufacture thereof |
-
2011
- 2011-07-21 US US13/188,343 patent/US8659121B2/en active Active
- 2011-11-24 KR KR1020110123779A patent/KR101444985B1/ko active Active
-
2012
- 2012-02-23 CN CN201210044727.0A patent/CN102891142B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303457B1 (en) * | 1996-02-13 | 2001-10-16 | Todd Alan Christensen | Integrated circuit having integral decoupling capacitor |
| US6285050B1 (en) * | 1997-12-24 | 2001-09-04 | International Business Machines Corporation | Decoupling capacitor structure distributed above an integrated circuit and method for making same |
| CN101640198A (zh) * | 2008-07-29 | 2010-02-03 | 恩益禧电子股份有限公司 | 半导体器件 |
| CN103000630A (zh) * | 2011-07-01 | 2013-03-27 | 阿尔特拉公司 | 去耦电容器电路系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130020678A1 (en) | 2013-01-24 |
| US8659121B2 (en) | 2014-02-25 |
| CN102891142A (zh) | 2013-01-23 |
| KR20130011888A (ko) | 2013-01-30 |
| KR101444985B1 (ko) | 2014-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102891142B (zh) | 具有无方向的去耦合电容器的半导体器件及其制造方法 | |
| Prasad et al. | Buried power rails and back-side power grids: Arm® CPU power delivery network design beyond 5nm | |
| TWI677986B (zh) | 半導體裝置 | |
| TWI712108B (zh) | 鰭式場效電晶體(finfet)技術之半導體佈局 | |
| JP7415176B2 (ja) | 半導体集積回路装置 | |
| TWI585898B (zh) | 三維積體電路及其製造方法 | |
| US9478533B2 (en) | Method and apparatus for forming an integrated circuit with a metalized resistor in a standard cell configuration | |
| US9324715B2 (en) | Flip-flop layout architecture implementation for semiconductor device | |
| CN103650136B (zh) | 具有电源电压的稳定化结构的三维集成电路及其制造方法 | |
| US10658294B2 (en) | Structure and method for flexible power staple insertion | |
| JP2014528649A (ja) | 複数のプログラマブル領域を有するゲートアレイ構造 | |
| JP2008182058A (ja) | 半導体装置および半導体装置形成方法 | |
| US20140374877A1 (en) | Integrated Circuits With On-Die Decoupling Capacitors | |
| US11244961B2 (en) | Integrated circuit including integrated standard cell structure | |
| CN106252328A (zh) | 半导体装置 | |
| CN106463530A (zh) | 下方具有时钟门控电源和信号布线的两侧上金属 | |
| US9305891B2 (en) | Semiconductor integrated circuit with TSV bumps | |
| CN101647111A (zh) | 电容单元、集成电路、集成电路设计方法以及集成电路制造方法 | |
| KR101699165B1 (ko) | 슬롯 비아를 갖는 집적 회로 및 그 형성 방법 | |
| JP2005032768A (ja) | 半導体装置 | |
| CN103904136B (zh) | 变容器 | |
| JP2009260147A (ja) | 半導体集積回路装置 | |
| US10431541B2 (en) | Semiconductor device, layout pattern and method for manufacturing an integrated circuit | |
| US20210320059A1 (en) | Hybrid back-end-of-line (beol) dielectric for high capacitance density metal-oxide-metal (mom) capacitor | |
| TW201813045A (zh) | 用於包含觸發電壓可調式疊接電晶體之ｅｓｄ保護電路的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |