[go: up one dir, main page]

CN102844864B - 用于传输线的屏蔽结构 - Google Patents

用于传输线的屏蔽结构 Download PDF

Info

Publication number
CN102844864B
CN102844864B CN201180018461.6A CN201180018461A CN102844864B CN 102844864 B CN102844864 B CN 102844864B CN 201180018461 A CN201180018461 A CN 201180018461A CN 102844864 B CN102844864 B CN 102844864B
Authority
CN
China
Prior art keywords
planar structure
metal layer
array
pectinate texture
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180018461.6A
Other languages
English (en)
Other versions
CN102844864A (zh
Inventor
陈淑鲜
J·T·瓦特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN102844864A publication Critical patent/CN102844864A/zh
Application granted granted Critical
Publication of CN102844864B publication Critical patent/CN102844864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种屏蔽结构包括：第一梳状结构和第二梳状结构，限定于集成电路上的第一金属化层中，每个梳状结构包括多个齿，每个梳状结构的齿朝着另一齿状结构延伸；第一多个电传导过孔，从第一梳状结构向上延伸；第二多个电传导过孔，从第二梳状结构向上延伸；第一平面结构和第二平面结构，在第一金属化层之上的第二金属化层中；第三多个电传导过孔，从第一平面结构朝着第一多个电传导过孔向下延伸；以及第四多个电传导过孔，从第二平面结构朝着第二多个电传导过孔向下延伸。第一梳状结构和第二梳状结构、第一平面结构和第二平面结构以及第一电传导过孔、第二电传导过孔、第三电传导过孔和第四电传导过孔都在基本上相同电势。在一个实施例中，一个或者多个信号线在第一平面结构与第二平面结构之间位于第二金属化层中；并且在另一实施例中，它们位于第一金属化层与第二金属化层之间的第三金属化层中。

Description

用于传输线的屏蔽结构
技术领域
本发明涉及形成于集成电路后端中的屏蔽结构。
背景技术
典型集成电路包括半导体衬底和在衬底之上的一系列金属互连层，在该衬底中和在该衬底上限定多个晶体管。互连层由金属间电介质层相互绝缘。在金属层中限定互连路径，并且在各种层中的路径之间产生选择性连接以便将形成于衬底中的晶体管连接到外部连接。关于附加信息，例如参见Plummer等人的Silicon VLSI  Technology第11章(Prentice Hall，2000)；Doering等人的(ed.)Handbook of Semiconductor Manufacturing Technology(第2版)(CRCPress 2008)。
近年来在集成电路的一些互连路径上传输的信号的频率已经上升至吉赫兹(GHz)范围中。在这些频率变得希望屏蔽互连路径；并且已经适配常规微波技术中使用多年的屏蔽结构用于在集成电路中使用。图1A-图1F描绘了若干常规屏蔽结构的截面。在图1A的截面中，微带10包括位于提供电流返回路径的接地平面14之上并且与接地平面14绝缘的信号线12。在其它一些实施例中，可以使用成对传输线而不是单个信号线以提供差分型信令。当实施于集成电路中时，在一个金属化层中限定信号线12，在第二金属化层中限定接地平面14，并且信号线和接地平面由至少一个金属间电介质层分离。作为示例，接地平面14可以是其中无开口的连续二维片或者可以包括如图1B的水平截面中所示在梯状配置中在每端连接在一起的多个金属带。也可以使用其它连接金属化图案；并且在一些情况下，接地平面可以是硅衬底。
在图1C的截面中，共面波导(CPW)20包括位于两个接地平面24、25之间的信号线22。当实施于集成电路中时，共面波导的信号线和接地平面都实施于相同金属化层中并且由至少一个金属间电介质层从集成电路的衬底绝缘。同样，每个接地平面可以是其中无开口的连续二维片或者它可以包括如图1B中所示连接带梯状阵列。也可以使用其它连接金属化图案。
在图1D的截面中，接地共面波导(GCPW)30包括位于两个接地平面34、35之间并且位于第三接地平面36之上的信号线32。接地平面32、35由电传导侧壁38、39电连接到接地平面36。当实施于集成电路中时，在第一金属化层中限定信号线32和接地平面34、35，在第一层之下的第二金属化层中限定接地平面36，并且第一和第二金属化层由至少一个金属间电介质层分离。作为示例，接地平面36可以是其中无开口的连续二维片，或者它可以包括如图1B中所示连接带的梯状阵列或者另一连接金属化图案。使用在上金属化层与下金属化层之间延伸的过孔堆叠来形成侧壁。如图1E的截面中所示，第一多个电传导过孔堆叠138形成将上接地平面34连接到下接地平面36的侧壁，并且与图1E电传导过孔堆叠相似的第二多个电传导过孔堆叠形成将上接地平面35连接到下接地平面36的侧壁。可以平行连接附加层行电传导过孔以连接上和下接地平面。
在图1F的截面中，带线50包括位于上接地平面54与下接地平面56之间的信号线52。可选地，上和下接地平面由电传导侧壁58、59电连接，从而信号线在接地平面和侧壁包围的区域的中心。当带线50实施于集成电路中时，在一个金属化层中限定信号线52，在它之上的第二金属化层中限定接地平面54，并且在它下面的第三金属化层中限定接地平面56。可选地，第一多个电传导过孔在信号线52的一侧上形成将上接地平面54连接到下接地平面56的侧壁；并且第二多个电传导过孔在信号线52的另一侧上形成将上接地平面54连接到下接地平面56的侧壁。同样，接地平面可以是其中无开口的连续二维片或者如图1B中所示连接带梯状阵列或者一些其它连接金属化图案；并且过孔可以与图1E中所示过孔相似。例如在S.Pellerano等人的″A 64GHz LNA with 15.5dB Gain and 6.5dB NF in90nm CMOS″(IEEE J.of Solid-State Circuits，第43卷第7期第1543-52页(2008年7月))讨论了若干类型的集成电路传输线的优点和缺点。
发明内容
本发明是一种可以实施于集成电路的金属化层中的改进的屏蔽结构。改进的屏蔽结构减少在传输线与屏蔽结构之间的寄生耦合，从而屏蔽结构具有比现有技术的屏蔽结构更低的插入损耗。另外它具有更佳信噪比。
在本发明的一个优选实施例中，屏蔽结构包括：第一梳状结构和第二梳状结构，限定于集成电路上的第一金属化层中，每个梳状结构包括多个齿，每个梳状结构的齿朝着另一齿状结构延伸；第一多个电传导过孔，从第一梳状结构向上延伸；第二多个电传导过孔，从第二梳状结构向上延伸；第一平面结构和第二平面结构，在第一金属化层之上的第二金属化层中；第三多个电传导过孔，从第一平面结构朝着第一多个电传导过孔向下延伸；以及第四多个电传导过孔，从第二平面结构朝着第二多个电传导过孔向下延伸。至少一个信号线在第一平面结构与第二平面结构之间位于第二金属化层中；并且第一梳状结构和第二梳状结构、第一平面结构和第二平面结构以及第一电传导过孔、第二电传导过孔、第三电传导过孔和第四电传导过孔都处于基本上相同的电势，该电势优选地为接地。
可以在优选实施例中实现许多变化。例如成对信号线可以用来输送差分型信号；第一平面结构和第二平面结构也可以是梳状结构；并且多行电传导过孔可以从平面结构和/或梳状结构延伸。
尽管优选实施例可以视为接地共面波导的修改，但是也可以在其它类型的波导如微带和带线中实现本发明。
附图说明
本发明的这些和其它目的以及优点鉴于下文具体描述将为本领域普通技术人员所清楚：
图1A-图1F是示例性现有技术波导结构的截面；
图2是本发明一个示例实施例的透视图；
图3是沿着图2的线3-3的截面；
图4是沿着图2的线4-4的截面；
图5是本发明第二实施例的透视图；
图6是用于本发明的屏蔽结构和现有技术的屏蔽结构的、传输损耗比对操作频率的绘图；并且
图7和图8是可以在实现本发明时使用的替选结构的水平截面。
具体实施方式
图2是本发明的屏蔽结构200的一个示例实施例的透视图；并且图3和图4分别是沿着图2的线3-3和线4-4的截面。屏蔽结构200在集成电路中形成于半导体衬底200上的多个金属化层211-214中。金属化层由金属间电介质层231-234(为了清楚起见，在图4中示出但是在图2中未示出)相互分离并且与衬底220分离。屏蔽结构200包括：在第一金属化层211中限定的第一梳状结构240和第二梳状结构245，每个梳状结构包括朝着另一梳状结构延伸的第一多个齿242和第二多个齿247；从第一梳状结构240向上延伸的第一多个电传导过孔250；从第二梳状结构245向上延伸的第二多个电传导过孔255；在第一金属化层之上的第二金属化层214中的第一平面结构260和第二平面结构265；从第一平面结构260向下朝着第一多个电传导过孔250延伸的第三多个电传导过孔270；以及从第二平面结构265向下朝着第二多个电传导过孔255延伸的第四多个电传导过孔275。信号线280、282位于在金属化层214中在第一平面结构与第二平面结构之间。第一梳状结构和第二梳状结构、第一平面结构和第二平面结构以及第一电传导过孔、第二电传导过孔、第三电传导过孔和第四电传导过孔都处于相同电势，该电势优选为接地。
优选地，金属化层是集成电路的最上金属化层。举例而言，但非限制地，金属化层214可以是集成电路的最上层，而金属化层211可以是在它下面的若干层，层数依赖于各种设计标准。在其它情况下，金属化层214可以不是集成电路的最上层。
在图3中示出了金属化层211沿着图2的线3-3的水平截面。如图中所示，第一梳状结构240包括第一多个齿242；并且第二梳状结构245包括第二多个齿247。齿相互平行。第一多个齿由第一横向元件244连接在一起；并且第二多个齿由第二横向元件249连接在一起。如图3中所示，第一梳状结构240的齿在第二梳状结构240的齿之间延伸，但是它们未接触第二梳状结构的齿。然而如上文所示，齿处于相同电势。为了实现这一点，只要通过接地连接就在两个梳状结构之间维持电连接。取而代之，梳状结构的齿中的一个或者少量(≤10％)的齿可以直接连接在一起(未示出)。
通过使用公知蚀刻技术在金属化层211中限定梳状结构240、245以在金属化层中限定适当图案来形成结构。
在图4中示出了沿着图2的线4-4经过过孔250、270的竖直截面。经过过孔255、275的竖直截面相似。如图4中所示，过孔250在堆叠252中从金属化层211向上、经过金属间电介质层232、金属化层212和金属间电介质层233向金属化层213延伸。因此，堆叠252未到达金属化层214。过孔270在堆叠272中从金属化层214经过金属间电介质层234、金属化层213和金属间电介质层233向金属化层212延伸。因此，堆叠272未到达金属化层211。此外，尽管堆叠252在堆叠272之间延伸，但是它们在金属化层212或者213未相互接触。然而如上文所示，过孔250和过孔270处于相同电势。为了实现这一点，可以通过向适当金属化层延伸过孔堆叠或者通过金属化层212和/或213连接堆叠以将过孔250、270中的一些过孔相互连接。应当以这一方式连接相对于过孔总数的仅少量过孔{≤10％}。备选地，过孔可以通过接地连接而连接在一起。
通过常规半导体工艺形成过孔，在这些工艺中，在金属间电介质层中向下蚀刻孔至紧接于正下方的金属层，并且然后由传导材料(如铝或者铜)填充孔。公知工艺然后用来在电介质顶部上形成下一金属层，从而它电连接到填充的孔；并且然后蚀刻这一层以分离过孔堆叠。电介质层然后形成于金属层上；并且重复该过程以在堆叠中形成下一过孔层。可以在通过这里引述而结合于此、上文引用的Plummer第702-706页发现关于过孔形成工艺的更多细节。
可以在图2中所示实施例中实现许多变化。例如可以使用单个信号线而不是成对信号线280、282。第一平面结构和第二平面结构可以是梳状结构；并且多行电传导过孔可以从平面结构和/或梳状结构延伸。
也可以使用其它波导配置来实践本发明。例如，如图5中所示，可以实施带线，在该带线中，在下金属化层511中限定第一梳状结构540和第二梳状结构545，在上金属化层515中限定第三梳状结构560和第四梳状结构565；并且在位于上金属化层与下金属化层之间的第三金属化层513中限定一个或者多个信号线580、582。作为示例，经过下金属化层和上金属化层二者的水平截面与图3中所示水平截面相似。可选地，可以通过经由堆叠从下金属化层中的梳状结构向上并且从上金属化层中的梳状结构向下延伸来形成与图4中所示侧壁相似的侧壁。在图5的示例实施例中，带线形成于五个金属化层511-515中；但是可以使用更大数目或者更小数目的金属化层来实践本发明。
已经观测本发明的实现将波导插入损耗与常规接地共面波导如图1D、1B和1E中所示接地共面波导相比减少近似20％。在图6中阐述了仿真传输损耗比对频率的绘图。如图中所示，在12.5GHz，用于图2的波导的传输损耗为10.1dB/mm，而用于常规波导的损耗为12.6dB/mm。
如本领域技术人员将清楚的那样，可以在本发明的精神实质和范围内实现许多变化。例如尽管图3的水平截面描绘了其中梳状结构240的每个指在梳状结构245的两个指之间延伸的布置，但是可以使用如下梳状结构，在该梳状结构中，如图7中所示，一个梳状结构740的成对指742在第二梳状结构745的两对指747之间延伸，或者如图8中所示，一个梳状结构480的一组三个指852在第二梳状结构845的两组三个指847之间延伸。可以使用甚至更大分组的指；并且可以在梳状结构中的不同地点使用不同数目的指的分组。类似地，成对(一组三个或者更多)过孔可以在两对(两组三个或者更多)向上延伸过孔之间向下延伸；并且可以在侧壁中的不同地点使用不同数目的过孔的分数。尽管图2和图5公开了其中传输线形成于相同金属化层中的结构，但是也可以使用其中传输线位于不同金属化层中的结构。

Claims (19)

1.一种屏蔽结构，包括：
第一平面结构和第二平面结构，在集成电路上的第一金属化层中彼此相邻；
第三平面结构和第四平面结构，在所述集成电路上的第二金属化层中彼此相邻；以及
至少一个信号线，位于在所述第一金属化层中的所述第一平面结构和第二平面结构与所述第二金属化层中的所述第三和第四平面结构之间的第三金属化层中，
所述第一平面结构、所述第二平面结构、所述第三平面结构和所述第四平面结构都处于相同电势，以及
所述第一平面结构、所述第二平面结构、所述第三平面结构和所述第四平面结构中的至少一个平面结构为梳状结构。
2.根据权利要求1所述的屏蔽结构，其中所述第一平面结构和所述第二平面结构是限定于所述第一金属化层中的传导元件的第一和第二阵列，所述第一阵列的所述传导元件连接在一起并且在所述第二阵列的所述传导元件之间延伸，所述第二阵列的所述传导元件连接在一起。
3.根据权利要求1所述的屏蔽结构，其中所述第一平面结构和所述第二平面结构为第一梳状结构和第二梳状结构，每个梳状结构包括多个齿，所述第一梳状结构的所述齿和所述第二梳状结构的所述齿朝着彼此延伸。
4.根据权利要求1所述的屏蔽结构，其中第二信号线位于在所述第一金属化层中的所述第一平面结构和第二平面结构与所述第二金属化层层中的所述第三和第四平面结构之间的金属化层中。
5.根据权利要求4所述的屏蔽结构，其中所述第二信号线位于所述第一金属化层与所述第二金属化层之间的第四金属化层中。
6.根据权利要求1所述的屏蔽结构，还包括：第一多个电传导过孔，在所述第一平面结构与所述第三平面结构之间延伸；以及第二多个电传导过孔，在所述第二平面结构与所述第四平面结构之间延伸。
7.根据权利要求6所述的屏蔽结构，其中所述第一多个电传导过孔中的所述电传导过孔中的一些电传导过孔从所述第一平面结构朝着所述第三平面结构延伸，并且所述第一多个电传导过孔中的所述电传导过孔中的一些电传导过孔从所述第三平面结构朝着所述第一平面结构延伸。
8.根据权利要求6所述的屏蔽结构，其中所述第一多个电传导过孔和所述第二多个电传导过孔处于与所述第一平面结构、所述第二平面结构、所述第三平面结构和所述第四平面结构相同的电势。
9.一种屏蔽结构，包括：
传导元件的第一阵列和第二阵列，限定于集成电路上的第一金属化层中，所述第一阵列的所述传导元件连接在一起并且在所述第二阵列的所述传导元件之间延伸，所述第二阵列的所述传导元件连接在一起；
第一平面结构和第二平面结构，在所述集成电路上的第二金属化层中彼此相邻；以及
至少一个信号线，在所述第一金属化层中的传导元件的所述第一阵列和所述第二阵列与所述第二金属化层中的所述第一平面结构和所述第二平面结构之间的第三金属化层中；
所述第一阵列和所述第二阵列以及所述第一平面结构和所述第二平面结构都处于相同电势。
10.根据权利要求9所述的屏蔽结构，其中所述第一平面元件和第二平面元件是限定于所述第二金属化层中的传导元件的第三阵列和第四阵列，所述第三阵列的所述传导元件连接在一起并且在所述第四阵列的所述传导元件之间延伸，所述第四阵列的所述传导元件连接在一起。
11.根据权利要求9所述的屏蔽结构，其中所述第一阵列和所述第二阵列中的至少一个阵列为梳状结构。
12.根据权利要求9所述的屏蔽结构，其中所述第一阵列和所述第二阵列为第一梳状结构和第二梳状结构，每个梳状结构包括多个齿，所述第一梳状结构的所述齿和所述第二梳状结构的所述齿朝着彼此延伸。
13.根据权利要求9所述的屏蔽结构，其中第二信号线位于在所述第一金属化层中的传导元件的所述第一阵列和所述第二阵列与所述第二金属化层中的所述第一平面结构和所述第二平面结构之间的金属化层中。
14.根据权利要求13所述的屏蔽结构，其中所述第二信号线位于所述第一金属化层与所述第二金属化层之间的第四金属化层中。
15.根据权利要求9所述的屏蔽结构，还包括：第一多个电传导过孔，在所述第一阵列与所述第一平面结构之间延伸；以及第二多个电传导过孔，在所述第二阵列与所述第二平面结构之间延伸。
16.根据权利要求15所述的屏蔽结构，其中所述第一多个电传导过孔中的所述电传导过孔中的一些电传导过孔从所述第一阵列朝着所述第一平面结构延伸，并且所述第一多个电传导过孔中的所述电传导过孔中的一些电传导过孔从所述第一平面结构朝着所述第一阵列延伸。
17.根据权利要求16所述的屏蔽结构，其中所述第一多个电传导过孔和所述第二多个电传导过孔处于与所述第一阵列和第二阵列以及所述第一平面结构和所述第二平面结构相同的电势。
18.一种屏蔽结构，包括：
第一梳状结构和第二梳状结构，限定于集成电路上的第一金属化层中，每个梳状结构包括多个齿，每个梳状结构的所述齿朝着另一梳状结构延伸；
第一平面结构和第二平面结构，在所述集成电路上的第二金属化层中；
至少一个信号线，位于在所述第一金属化层中的所述第一梳状结构和所述第二梳状结构与所述第二金属化层中的所述第一平面结构和所述第二平面结构之间的第三金属化层中；
所述第一梳状结构和所述第二梳状结构以及所述第一平面结构和所述第二平面结构都处于相同电势。
19.根据权利要求18所述的屏蔽结构，其中第二信号线位于在所述第一金属化层中的所述第一梳状结构和所述第二梳状结构与所述第二金属化层中的所述第一平面结构和所述第二平面结构之间金属化层中。
CN201180018461.6A 2010-02-19 2011-02-17 用于传输线的屏蔽结构 Active CN102844864B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/709,289 US7999361B1 (en) 2010-02-19 2010-02-19 Shielding structure for transmission lines
US12/709,289 2010-02-19
PCT/US2011/025194 WO2011103266A2 (en) 2010-02-19 2011-02-17 Shielding structure for transmission lines

Publications (2)

Publication Number Publication Date
CN102844864A CN102844864A (zh) 2012-12-26
CN102844864B true CN102844864B (zh) 2015-08-26

Family

ID=44358544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180018461.6A Active CN102844864B (zh) 2010-02-19 2011-02-17 用于传输线的屏蔽结构

Country Status (5)

Country Link
US (3) US7999361B1 (zh)
EP (1) EP2537183B1 (zh)
JP (1) JP5756816B2 (zh)
CN (1) CN102844864B (zh)
WO (1) WO2011103266A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5842368B2 (ja) * 2011-04-11 2016-01-13 ソニー株式会社 半導体装置
JP2014120710A (ja) * 2012-12-19 2014-06-30 Nippon Telegr & Teleph Corp <Ntt> 多層高周波伝送線路およびその製造方法
US9245603B2 (en) * 2013-10-21 2016-01-26 Macronix International Co., Ltd. Integrated circuit and operating method for the same
JP6244967B2 (ja) * 2014-02-19 2017-12-13 株式会社ソシオネクスト キャパシタアレイおよびａｄ変換器
JP2017034155A (ja) * 2015-08-04 2017-02-09 大日本印刷株式会社 表示装置
CN105762136B (zh) * 2016-04-20 2018-12-14 佛山臻智微芯科技有限公司 差动传输线屏蔽结构
US10939541B2 (en) * 2017-03-31 2021-03-02 Huawei Technologies Co., Ltd. Shield structure for a low crosstalk single ended clock distribution circuit
US10236573B2 (en) * 2017-06-20 2019-03-19 Qualcomm Incorporated On-chip coupling capacitor with patterned radio frequency shielding structure for lower loss
US10446898B2 (en) 2017-06-29 2019-10-15 Qualcomm Incorporated On-chip coplanar waveguide having a shielding layer comprising a capacitor formed by sets of interdigitated fingers
JP7082019B2 (ja) * 2018-09-18 2022-06-07 株式会社東芝 固体撮像装置
JPWO2023140090A1 (zh) * 2022-01-20 2023-07-27

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330086A (zh) * 2000-10-17 2008-12-24 英特尔公司 开放式位线dram结构的噪声抑制

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885275B1 (en) * 1998-11-12 2005-04-26 Broadcom Corporation Multi-track integrated spiral inductor
US6870456B2 (en) * 1999-11-23 2005-03-22 Intel Corporation Integrated transformer
JP2002050742A (ja) * 2000-07-31 2002-02-15 Nec Corp 半導体装置およびその製造方法
JP4553461B2 (ja) * 2000-08-23 2010-09-29 ルネサスエレクトロニクス株式会社 半導体装置、その設計方法および設計装置
DE10063376A1 (de) * 2000-12-19 2002-06-20 Philips Corp Intellectual Pty Hochdruckentladungslampe
US6903459B2 (en) * 2001-05-17 2005-06-07 Matsushita Electric Industrial Co., Ltd. High frequency semiconductor device
US6970064B2 (en) * 2001-09-05 2005-11-29 Zhang Minghao Mary Center-tap transformers in integrated circuits
JP3599017B2 (ja) * 2001-11-20 2004-12-08 日本電気株式会社 クロック伝搬遅延時間の調整方法
US6747340B2 (en) * 2002-03-15 2004-06-08 Memx, Inc. Multi-level shielded multi-conductor interconnect bus for MEMS
JP2004031389A (ja) 2002-06-21 2004-01-29 Fujitsu Ltd 半導体回路設計方法、半導体回路設計装置、プログラム及び半導体装置
JP3906139B2 (ja) * 2002-10-16 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP2004140308A (ja) * 2002-10-16 2004-05-13 Adorinkusu:Kk スリット法を用いた高速信号用プリント配線基板
CA2418674A1 (en) * 2003-02-07 2004-08-07 Tak Shun Cheung Transmission lines and transmission line components with wavelength reduction and shielding
JP4141881B2 (ja) * 2003-04-04 2008-08-27 シャープ株式会社 集積回路
JP4619705B2 (ja) * 2004-01-15 2011-01-26 株式会社東芝 半導体装置
JP3793202B2 (ja) * 2004-02-02 2006-07-05 キヤノン株式会社 固体撮像装置
US7123118B2 (en) * 2004-03-08 2006-10-17 Wemtec, Inc. Systems and methods for blocking microwave propagation in parallel plate structures utilizing cluster vias
DE102004014752B4 (de) * 2004-03-25 2008-11-20 Infineon Technologies Ag Halbleiterbauelement mit kernlosem Wandler und Halbbrücke
JP4188373B2 (ja) * 2004-06-28 2008-11-26 三菱電機株式会社 多層誘電体基板および半導体パッケージ
JP4099672B2 (ja) * 2004-12-21 2008-06-11 セイコーエプソン株式会社 半導体装置
US20060139117A1 (en) * 2004-12-23 2006-06-29 Brunker David L Multi-channel waveguide structure
US7576382B2 (en) * 2005-02-02 2009-08-18 Ricoh Company, Ltd. Semiconductor integrated device and method of providing shield interconnection therein
JP5008872B2 (ja) * 2005-02-02 2012-08-22 株式会社リコー 半導体集積装置
WO2007077623A1 (ja) * 2006-01-04 2007-07-12 Fujitsu Limited 半導体集積回路におけるシールド線の配置方法、半導体集積回路の設計装置、及び半導体集積回路の設計プログラム
US7755457B2 (en) * 2006-02-07 2010-07-13 Harris Corporation Stacked stripline circuits
JP2007306290A (ja) * 2006-05-11 2007-11-22 Univ Of Tokyo 伝送線路
US8193878B2 (en) 2008-06-24 2012-06-05 International Business Machines Corporation Structure, structure and method for providing an on-chip variable delay transmission line with fixed characteristic impedance
US8022784B2 (en) * 2008-07-07 2011-09-20 Korea Advanced Institute Of Science And Technology (Kaist) Planar transmission line-to-waveguide transition apparatus having an embedded bent stub

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330086A (zh) * 2000-10-17 2008-12-24 英特尔公司 开放式位线dram结构的噪声抑制

Also Published As

Publication number Publication date
JP2013520797A (ja) 2013-06-06
WO2011103266A2 (en) 2011-08-25
US7999361B1 (en) 2011-08-16
US8823135B2 (en) 2014-09-02
EP2537183A4 (en) 2014-03-26
EP2537183A2 (en) 2012-12-26
CN102844864A (zh) 2012-12-26
US20110204493A1 (en) 2011-08-25
US20110291248A1 (en) 2011-12-01
WO2011103266A3 (en) 2011-11-24
US8558355B2 (en) 2013-10-15
JP5756816B2 (ja) 2015-07-29
EP2537183B1 (en) 2016-04-06
US20140048915A1 (en) 2014-02-20

Similar Documents

Publication Publication Date Title
CN102844864B (zh) 用于传输线的屏蔽结构
CN102468269B (zh) 与cmos工艺兼容的槽屏蔽共面带状线
US8324979B2 (en) Coupled microstrip lines with ground planes having ground strip shields and ground conductor extensions
KR101252989B1 (ko) 그리드 판들을 갖는 집적 캐패시터
CN101771038B (zh) 集成电路结构
CN101604781A (zh) 具有可调整特征阻抗和特征波长的微条状线
US8022784B2 (en) Planar transmission line-to-waveguide transition apparatus having an embedded bent stub
CN108777343A (zh) 基片集成波导传输结构、天线结构及连接方法
US8679937B2 (en) Method for fabricating a capacitor and capacitor structure thereof
CA2550882A1 (en) Capacitor
US9502382B2 (en) Coplaner waveguide transition
CN208173765U (zh) 基片集成波导传输结构、天线结构
CN101828302B (zh) 多层金属结构的波导及其制造方法
JP2006042098A (ja) 高周波用配線基板
CN101814645A (zh) 耦合微条线结构及其制造方法
TW202318577A (zh) 集成晶片及其形成方法
US20170011966A1 (en) Interconnect structures and fabrication method thereof
CN107534063A (zh) 一种低损耗耦合电容器的装置和方法
US7417262B2 (en) Waveguide integrated circuit
CN116387787B (zh) 三维结构的小型化威尔金森功分器
WO2023238376A1 (ja) インピーダンス変換器
JP2007115895A (ja) 化合物半導体スイッチ回路装置
TW202505752A (zh) 半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant