CN102801517B - Cdr电路及终端 - Google Patents

Abstract

本发明实施例公开了CDR电路及终端，所述CDR电路用于在实现EEE功能的终端中进行时钟同步，所述CDR电路包括：鉴相器、第一相位信号选择器、环路滤波器、数字控制振荡器、第二相位信号选择器，相位信号产生器和状态机。本发明实施例中，终端从静默状态进入刷新状态后，CDR电路无需等待环路滤波器和数字控制振荡器收敛后才完成与对端之间的时钟同步，而是通过相位信号产生器生成满足预设时钟同步条件的相位信号，并由第二相位信号选择器选择该满足预设时钟同步条件的相位信号作为CDR的相位选择信号，从而快速与对端之间实现同步，以使终端进入正常工作模式时可以接收到对端发送的数据，保证终端可以实现EEE功能。

Description

CDR电路及终端

技术领域

本发明涉及网络通信技术领域，特别涉及CDR（Clock Data Recovery，时钟数据恢复）电路及终端。

背景技术

在通过PC（Personal Computer，个人计算机）和普通服务器等终端设备访问网络时，例如，浏览网页，一般在点击网址的瞬间网络流量猛增，当网页加载完成后流量降低，在浏览过程中，基本不需要网络流量，针对网络流量的脉冲式变化特点，现有技术提出EEE（Energy Efficient Ethernet，能效以太网）标准以便根据网络流量的特点进行动态节能。网络流量通常基于互联网层级传输，其中PHY层进行物理信号的转换，当MAC（Media Access Control，媒体介入控制）层没有数据发送时，通过让PHY层尽量少发送训练数据，或者不发送训练数据，以达到节能的目的。

在MAC层没有数据发送，且PHY层发送IDLE（空闲）信号时，网络处于ACTIVE（正常工作）模式，此时MAC层发出LPI（Low Power Idle，低功耗模式）请求信号，PHY层接收到该信号后进入QUIET（静默）状态，在QUIET状态下，链路上没有信号传输，实现了节能，但是为了在进入ACTIVE状态时，可以保持与通信对端之间的同步性能，需要在QUIET状态中周期性的插入REFRESH（刷新）状态，以使终端能够根据通信对端发送的训练信号，保持与通信对端之间的同步性能。

现有技术中在REFRESH状态下，要求终端在预定时间内（通常为16.5微秒）通过内置的CDR电路完成时钟同步，在时钟同步过程中，通过两个状态信号控制CDR电路中环路滤波器的输入相位信号，以便在相位收敛后完成时钟同步。但是现有技术中当终端接收到对端发送的刷新信号后，如果通信双方之间存在的频率偏差较大，则采用两个状态信号对相位收敛过程进行控制时，会导致收敛速度较慢，因此使得终端难以在预设时间内完成与对端之间的时钟同步，导致终端进入正常工作模式时无法接收到通信对端发送的数据。

发明内容

本发明实施例中提供了CDR电路及终端，以解决现有技术中终端内的CDR电路难以在预设时间内完成与对端之间的时钟同步的问题。

为了解决上述技术问题，本发明实施例公开了如下技术方案：

一方面，提供一种CDR电路，所述CDR电路用于在实现EEE功能的终端中进行时钟同步，所述CDR电路包括：鉴相器、第一相位信号选择器、环路滤波器、数字控制振荡器、第二相位信号选择器，相位信号产生器和状态机，

所述状态机，用于接收到所述终端从静默状态进入刷新状态的指示信号后，产生第二状态信号，并将所述第二状态信号分别输入到所述第一相位信号选择器、相位信号产生器和第二相位信号选择器；

所述鉴相器，用于从对端发送的训练数据中获取所述终端与对端之间的相位误差，并将所述相位误差输入所述第一相位信号选择器；

所述第一相位信号选择器，用于按照所述第二状态信号的指示，从预先输入的相位信号0和所述鉴相器输入的相位误差中选择所述相位信号0，并将所述相位信号0输入到所述环路滤波器；

所述环路滤波器，用于根据所述相位信号0，将第一寄存器模块中保存的相位误差输出到所述数字控制振荡器；

所述数字控制振荡器，用于将所述第一寄存器模块内保存的相位误差与所述数字控制振荡器的第二寄存器模块内保存的相位误差进行累加，将累加后的相位误差输入到所述第二相位信号选择器；

所述相位信号产生器，用于按照所述第二状态信号的指示，根据所述相位信号产生器中保存的初始相位信号生成满足预设时钟同步条件的相位信号，并将所述相位信号输入到所述第二相位信号选择器；

所述第二相位信号选择器，用于按照所述第二状态信号的指示，选择所述相位信号产生器输入的满足预设时钟同步条件的相位信号作为所述CDR电路的相位选择信号，所述相位选择信号用于使所述终端根据所述相位选择信号与所述对端完成时钟同步。

另一方面，提供一种包含前述CDR电路的终端，所述终端还包括：控制模块，用于当所述CDR电路完成所述终端与对端的时钟同步后，如果所述终端有数据发送，则控制所述终端进入正常工作模式，否则，控制所述终端在刷新状态结束后进入所述静默状态。

本发明实施例中，当终端从低功耗工作模式下的静默状态进入刷新状态时，CDR电路内的状态机产生第二状态信号，并将第二状态信号分别输入到第一相位信号选择器、相位信号产生器和第二相位信号选择器，鉴相器从对端发送的训练数据中获取终端与对端之间的相位误差后输入第一相位信号选择器，第一相位信号选择器按照第二状态信号的指示，从预先输入的相位信号0和鉴相器输入的相位误差中选择相位信号0，并将相位信号0输入到所述环路滤波器，环路滤波器根据相位信号0将第一寄存器模块中保存的相位误差输出到数字控制振荡器，数字控制振荡器将所述第一寄存器模块内保存的相位误差与数字控制振荡器的第二寄存器模块内保存的相位误差进行累加，将累加后的相位误差输入到第二相位信号选择器，相位信号产生器按照第二状态信号的指示，根据相位信号产生器中保存的初始相位信号生成满足预设时钟同步条件的相位信号，并将该相位信号输入到第二相位信号选择器，第二相位信号选择器按照第二状态信号的指示，选择相位信号产生器输入的满足预设时钟同步条件的相位信号作为CDR电路的相位选择信号，终端根据该相位选择信号与对端完成时钟同步。由于本发明实施例中，终端从静默状态进入刷新状态后，CDR电路无需等待环路滤波器和数字控制振荡器收敛后才完成与对端之间的时钟同步，而是通过相位信号产生器生成满足预设时钟同步条件的相位信号，并由第二相位信号选择器选择该满足预设时钟同步条件的相位信号作为CDR的相位选择信号，从而快速与对端之间实现同步，以使终端进入正常工作模式时可以接收到对端发送的数据，保证终端可以实现EEE功能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中终端内工作模式状态示意图；

图2为终端内的CDR电路的一般结构示意图；

图3为本发明CDR电路的实施例框图；

图4为本发明终端的实施例框图。

具体实施方式

本发明如下实施例提供了CDR电路及终端，以便实现终端的EEE功能。

为了使本技术领域的人员更好地理解本发明实施例中的技术方案，并使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明实施例中技术方案作进一步详细的说明。

本发明实施例应用在EEE中，EEE标准用于根据网络流量的特点进行动态节能。参见图1，为本发明实施例中实现EEE功能的终端内的工作状态示意图：

图1中，在正常工作ACTIVE模式下，终端内MAC层没有数据发送，PHY层发送IDLE信号，此时MAC层向PHY层发送LPI请求，PHY根据LPI请求进入LPI模式，其中，PHY首先进入SLEEP状态，然后从SLEEP状态进入QUIET状态，在QUIET状态中周期性插入REFRESH状态，以便通过在REFRESH状态中接收到的对端发送的训练数据（也可称为刷新信号），保持与对端的同步性能，以使PHY层退出Quiet状态时，可以尽快进入ACTIVE模式，与对端进行正常的数据传输，避免数据丢失。

本发明实施例中，通信链路的两端，即终端和该终端的对端可以通过自适应协商机制确定进行数据传输的双方中，一方为主动方（Master），另一方为被动方（Slave）。Master和slave建立通信连接后，在Active状态下进行正常的数据传输，当Master和Slave中的任意一方没有数据需要传输时，Master和Slave各自的PHY层请求进入Quiet（静默）状态，此时通信链路上没有数据传输。为了保证在Quiet状态下，当有数据要发送时，通信链路能够恢复到正常状态，则Master和slave需要按照一定的时间周期发送训练数据，以便使Master和slave之间可以进行时钟同步，保证通信链路上数据的正常传输。按照EEE标准的规定，Quiet状态的周期为20至24毫秒，Refresh状态的周期为16.5微秒，即要求通信终端在20至24毫秒的Quiet状态结束后，可以在16.5微秒的Refresh状态内与通信对端完成自适应时钟同步，使通信链路能够尽快恢复到正常传输数据的Active状态。当Refresh状态结束后，如果通信终端的MAC层有数据传输，则通信终端进入Active状态，否则，通信终端继续进入Quiet状态。

本发明实施例提供的时钟同步方法、CDR电路及终端，用于终端在PHY层的Quiet状态结束后，在Refresh状态规定的时间内使PHY层尽快恢复到可用状态，以保持和通信对端的时钟同步。通常通信终端通过CDR电路实现时钟同步，参见图2，为终端内的CDR电路的一般结构示意图：

CDR电路内通常包括鉴相器，LF（环路滤波器,Loop Filter）和NCO（数字控制振荡器，Numerical Controlled Oscillator）。其中，鉴相器从对端通信设备传输的数据中提取发送时钟，检测发送时钟与本地时钟的相位误差，并将相位误差输入到LF；LF滤除相位误差的高频部分，并从相位误差中提取低频部分的时钟信息，并将该时钟信息发送到NCO，当CDR电路完成整体时钟同步收敛后，LF中保存有通信双方时钟的相位误差的瞬时值；NCO根据LF发送的相位误差调整本地接收数据的采样相位点，以实现数据的正确接收，完成锁相功能。

本发明实施例中的CDR电路在前述图2所示的一般结构基础上，主要增加了状态机、相位信号产生器和相位信号选择器。参见图3，为本发明CDR电路的实施例框。

该CDR电路包括：状态机310、鉴相器320、第一相位信号选择器330、环路滤波器340、数字控制振荡器350、相位信号产生器360和第二相位信号选择器370。

该CDR电路在进入LPI工作模式时的时钟同步过程分为四个阶段，其中第一个阶段为终端在静默状态时CDR电路的工作过程，第二个阶段为终端从静默状态进入刷新状态时，通过相位信号产生器生成满足时钟同步条件的相位信号，从而快速实现终端与对端之间同步的过程，第三个阶段为对环路滤波器进行收敛，以实现CDR电路正常工作的过程，第四个阶段为终端通过CDR电路与对端之间进行正常数据传输的过程。下面结合上述四个过程对CDR电路的工作过程进行详细描述。

第一个阶段，终端在静默状态时CDR电路的工作过程：

状态机310，用于接收到终端进入静默状态的指示信号后，产生第一状态信号，并将所述第一状态信号同时输入到第一相位信号选择器330、相位信号产生器360和第二相位信号选择器370；

鉴相器320，用于接收无效数据，并将根据该无效数据产生的无效的相位信号输入第一相位信号选择器330；其中，鉴相器320在正常工作模式和刷新状态时，可以将对端传输的数据作为鉴相器的输入，从该数据中提取对端的发送时钟，检测发送时钟与本地时钟的相位误差，将该相位误差作为鉴相器的输出；但是在静默状态下，由于对端没有数据发送，因此输入鉴相器的是无效数据，根据该无效数据得到的相位误差为无效的相位误差，因此该鉴相器输出无效的相位信号；

第一相位信号选择器330，用于根据状态机310输入的第一状态信号的指示，从预先输入的相位信号0和鉴相器320输入的无效的相位信号中，选择相位信号0输入到环路滤波器340；

环路滤波器340，用于根据第一相位选择器330输出的相位信号0，直接将第一寄存器模块内保存的相位误差输出到数字控制振荡器350，所述第一寄存器模块内保存的相位误差为终端进入静默状态之前，在正常工作模式时与对端之间的相位误差。

数字控制振荡器350，用于将接收到的第一寄存器模块内保存的相位误差与第二寄存器模块内保存的相位误差进行累加，将相位误差的累加值输入到第二相位信号选择器370；

相位信号产生器360，用于根据状态机310产生的第一状态信号的指示，将预设的相位信号输入到所述第二相位信号选择器370；

第二相位信号选择器370，用于根据状态机310产生的第一状态信号的指示，从数字控制振荡器350输入的相位误差的累加值和相位信号产生器360输入的预设的相位信号中，选择数字控制振荡器350输入的相位误差的累加值作为所述CDR电路的相位选择信号，并将所述相位选择信号输入到所述相位信号产生器360中，作为所述相位信号产生器360在第二个阶段的初始相位信号。

第二阶段，终端在从静默状态进入刷新状态时，通过相位信号选择器快速获得终端与对端之间同步的相位误差，完成CDR电路的粗调：

状态机310，用于接收到终端从所述静默状态进入刷新状态的指示信号后，产生第二状态信号，并将所述第二状态信号同时输入到第一相位信号选择器330、相位信号产生器360和第二相位信号选择器370；

鉴相器320，用于接收对端发送的训练数据，从该训练数据中提取对端的发送时钟，检测发送时钟与本地时钟的相位误差，将该相位误差输入所述第一相位信号选择器330；

第一相位信号选择器330，用于根据状态机320输入的第二状态信号的指示，从输入的相位信号0和鉴相器320输出的相位误差中，选择相位信号0输入到环路滤波器340；此时由于终端刚进入刷新状态，终端和对端之间还未实现时钟同步，因此第一相位信号选择器330仍然选择相位0作为该第一相位信号选择器330的输出；

环路滤波器340，用于根据第一相位选择器330输出的相位信号0，直接将第一寄存器模块内保存的相位误差输出到数字控制振荡器350，该相位误差与终端在静默状态时第一寄存器模块内保存的相位误差一致；

数字控制振荡器350，用于将接收到的第一寄存器模块内保存的相位误差与第二寄存器模块内保存的相位误差进行累加，将相位误差的累加值输入到第二相位信号选择器370；

相位信号产生器360，用于根据状态机310产生的第二状态信号的指示，根据所述相位信号产生器中保存的初始相位信号生成满足预设时钟同步条件的相位信号，并将所述相位信号输入到所述第二相位信号选择器370；具体的，在生成满足预设时钟同步条件的相位信号时，相位信号产生器360从所述初始相位信号开始，将所述初始相位信号作为所述相位信号产生器360产生的相位信号，判断所述终端的信噪比值是否小于预设阈值，如果小于预设阈值，确定所述初始相位信号满足预设时钟同步条件，如果不小于预设阈值，则将所述初始相位信号增加一个预设步长值，作为相位信号产生器360产生的相位信号，重复执行所述判断所述终端的信噪比值是否小于预设阈值的步骤，直到所述相位信号产生器360产生满足预设时钟同步条件的相位信号，将该满足预设时钟同步条件的相位信号输入到第二相位信号选择器370；

第二相位信号选择器370，用于根据状态机310产生的第二状态信号，从数字控制振荡器350输入的相位误差的累加值和相位信号产生器360输入的满足预设时钟同步条件的相位信号中，选择相位信号产生器360输入的相位信号作为所述CDR电路的相位选择信号，并将所述相位选择信号输入到所述相位信号产生器360中，作为该相位信号产生器360在第三阶段产生的相位信号，该相位选择信号即为满足预设时钟同步条件的相位信号；

第二个阶段结束后，由于第二相位信号选择器370输出的相位选择信号满足预设时钟同步条件，即终端信噪比值小于预设阈值，因此终端和对端之间已经达到时钟同步；但是由于环路滤波器和数字控制振荡器还未根据接收到的训练数据完成自适应收敛，因此需要进一步执行后续第三阶段和第四阶段，直到CDR电路整体收敛。

第三阶段，终端在完成CDR电路粗调后，通过环路滤波器进行收敛，完成CDR电路的细调：

状态机310，用于当接收到相位信号产生器生成满足预设时钟同步条件的相位信号的指示信号时，产生第三状态信号，并将所述第三状态信号同时输入到第一相位信号选择器330、相位信号产生器360和第二相位信号选择器370；

鉴相器320，用于接收对端发送的训练数据，从该训练数据中提取对端的发送时钟，检测发送时钟与本地时钟的相位误差，将该相位误差作为鉴相器320的输出；

第一相位信号选择器330，用于根据状态机320输入的第三状态信号，从输入的相位信号0和鉴相器320输出的相位误差中，选择鉴相器320输出的相位误差输出到环路滤波器340；此时由于终端已经在第二阶段对相位误差进行了调整，因此第一相位信号选择器330选择鉴相器320输出的相位误差作为该第一相位信号选择器330的输出；

环路滤波器340，用于再预设的收敛时间内，将第一相位信号选择器330输出的相位误差与第一寄存器模块内保存的相位误差进行累加，第一寄存器模块保存累加后的相位误差，并将该累加后的相位误差输出到数字控制振荡器350；

数字控制振荡器350，用于将环路滤波器340输入的相位误差与第二寄存器模块内保存的相位误差进行累加，将相位误差的累加值输入到第二相位信号选择器370；

相位信号产生器360，用于根据状态机310产生的第三状态信号的指示，将按照所述第二状态信号的指示选择的所述相位选择信号作为所述相位信号产生器360产生的相位信号，并将该相位信号输入到所述第二相位信号选择器370；

第二相位信号选择器370，用于根据状态机310产生的第三状态信号的指示，从数字控制振荡器350输入的相位误差的累加值和相位信号产生器360输入的相位信号中，选择相位信号产生器360输入的相位信号作为所述CDR电路的相位选择信号，并将所述相位选择信号输入到所述相位信号产生器360中，作为该相位信号产生器360在第四阶段产生的相位信号，该相位选择信号即为满足预设时钟同步条件的相位信号。

第四阶段：CDR电路完成细调后，终端与对端之间进行正常的数据传输：

状态机310，用于在接收到环路滤波器340的收敛时间到达的指示信号后，产生第四状态信号，并将所述第四状态信号同时输入到第一相位信号选择器330、相位信号产生器360和第二相位信号选择器370；

鉴相器320，用于接收对端发送的训练数据，从该训练数据中提取对端的发送时钟，检测发送时钟与本地时钟的相位误差，将该相位误差作为鉴相器320的输出；

第一相位信号选择器330，用于根据状态机320输入的第四状态信号的指示，从输入的相位信号0和鉴相器320输出的相位误差中，选择鉴相器320输出的相位误差输出到环路滤波器340；

环路滤波器340，用于将第一相位信号选择器330输出的相位误差与第一寄存器模块内保存的相位误差进行累加，第一寄存器模块保存累加后的相位误差，并将该累加后的相位误差输出到数字控制振荡器350；

数字控制振荡器350，用于根据环路滤波器340输出的相位误差调整本地接收数据的采样相位点，同时将环路滤波器340输出的相位误差与第二寄存器模块内保存的相位误差进行累加，将相位误差的累加值输入到第二相位信号选择器370；

相位信号产生器360，用于根据状态机310产生的第四状态信号的指示，将按照所述第三状态信号的指示选择的所述相位选择信号作为所述相位信号产生器360产生的相位信号，将该相位信号输入到所述第二相位信号选择器370；

第二相位信号选择器370，用于根据状态机310产生的第四状态信号的指示，从数字控制振荡器350输入的相位误差的累加值和相位信号产生器360输入的相位信号中，选择数字控制振荡器350输入的相位误差作为所述CDR电路的相位选择信号，并将所述相位选择信号输入到所述相位信号产生器360中，作为终端再次进入静默状态时，该相位信号产生器360的预设的相位信号。

由上述实施例可见，终端从静默状态进入刷新状态后，CDR电路无需等待环路滤波器和数字控制振荡器收敛后才完成与对端之间的时钟同步，而是通过相位信号产生器生成满足预设时钟同步条件的相位信号，并由第二相位信号选择器选择该满足预设时钟同步条件的相位信号作为CDR的相位选择信号，从而快速与对端之间实现同步，以使终端进入正常工作模式时可以接收到对端发送的数据，保证终端可以实现EEE功能；另外，在终端通过CDR电路的相位信号产生器生成满足预设时钟同步条件的相位信号后，通过对环路滤波器进行收敛，可以使CDR电路进入正常工作状态，保证终端通过该CDR电路与对端之间进行正常的数据传输。

与本发明CDR电路的实施例相对应，本发明还提供了包括该实施例中示出的CDR电路的终端的实施例。

参见图4，为本发明终端的实施例框图：

该终端包括：CDR电路410和控制模块420。需要说明的是，为了示例方便，本发明实施例的终端仅示出了与时钟同步相关的部分。

其中，CDR电路410实现时钟同步的过程与前述图3所示的实施例一致，在此不再赘述；控制模块420，用于当所述CDR电路410完成所述终端与对端的时钟同步后，如果所述终端有数据发送，则控制所述终端进入正常工作模式，否则，控制所述终端在刷新状态结束后进入所述静默状态。

本发明实施例中的终端从数据传输的角度考虑，包括了发射机和接收机两部分。其中上述CDR电路410和控制模块420设置在接收机内，用于通过接收的训练数据实现与对端发射机所发送数据之间的时钟同步。

由上述实施例可见，终端从静默状态进入刷新状态后，CDR电路无需等待环路滤波器和数字控制振荡器收敛后才完成与对端之间的时钟同步，而是通过相位信号产生器生成满足预设时钟同步条件的相位信号，并有第二相位信号选择器选择该满足预设时钟同步条件的相位信号作为CDR的相位选择信号，从而快速与对端之间实现同步，以使终端进入正常工作模式时可以接收到对端发送的数据，保证终端可以实现EEE功能。

下面结合上述CDR电路的结构图，通过一个应用实例，对本发明实施例中的CDR电路进行时钟同步的过程进行描述：

本发明实施例中，当终端进入低功耗工作模式时，静默状态和刷新状态按照各自的时间周期交替出现，因此可以通过设置定时器按照上述时间周期产生静默状态的指示信号，以及刷新状态的指示信号，另外还可以通过设置定时器产生CDR电路收敛完成的指示信号，以使终端按照上述指示信号分别进入不同的状态。

本应用实例中，假设状态机产生的状态信号表示为cdr_frz，其值分别为0、1、2、3，第一相位信号选择器选择的信号表示为ph_sel1，第二相位信号选择器选择的信号表示为ph_sel2。

当终端进入静默状态时，状态机接收到进入静默状态的指示信号，产生cdr_frz=0，将状态信号“0”分别输入到第一相位信号选择器、相位信号产生器和第二相位信号选择器；此时终端处于静默状态，对端没有数据发送，鉴相器接收的是无效数据，因此根据从该无效数据中提取的时钟与本地时钟得到的相位误差为无效的相位信号；第一相位信号选择器根据状态信号“0”从鉴相器输入的无效的相位信号和相位信号0中，选择相位信号0作为ph_sel1输入到环路滤波器中；环路滤波器的寄存器模块内保存了终端进入静默状态前，在正常工作模式时与对端之间的相位误差，因此将相位信号0与该相位误差进行累加后，仍然为该相位误差，将该相位误差输出到NCO；NCO将该相位误差与寄存器模块内保存的相位误差进行累加，将相位误差的累加值输入到第二相位信号选择器；同时，相位信号产生器根据状态机产生的状态信号“0”，将预设的相位信号输入到第二相位信号选择器；第二相位信号选择器根据状态信号“0”，选择NCO的输出作为CDR电路的相位选择信号ph_sel2，并将ph_sel2返回到相位信号产生器，作为相位信号产生器在下一阶段的初始相位信号。cdr_frz=0时，重复上述过程，直到接收到进入刷新状态的指示信号。

当定时器在静默状态的计时周期到达时，终端进入刷新状态，状态机接收到进入刷新状态的指示信号，产生cdr_frz=1，将状态信号“1”分别输入到第一相位信号选择器、相位信号产生器和第二相位信号选择器；在进入刷新状态后，鉴相器接收到对端发送的训练数据，从该训练数据中提取对端的发送时钟，检测发送时钟与本地时钟的相位误差，将该相位误差作为鉴相器的输出；由于终端刚进入刷新状态，终端和对端之间还未实现时钟同步，因此第一相位信号选择器根据状态信号“1”从鉴相器输入的相位误差和相位信号0中，选择相位信号0作为ph_sel1输入到环路滤波器中；环路滤波器将寄存器模块内保存的相位误差与该相位信号0累加后，仍然将保存的相位误差输入到NCO；NCO将该相位误差与寄存器模块内保存的相位误差进行累加，将相位误差的累加值输入到第二相位信号选择器；同时相位信号产生器根据相位信号初始值进行自动调整，以获得终端SNR值小于预设域值时的相位信号，将该相位信号输入到第二相位信号选择器，其中，根据相位信号初始值进行自动调整的过程说明如下：本发明实施例中可以将数据信号的一个周期等分为64份，相当于一个数据有64个相位，初始从cdr_frz=0向cdr_frz=1切换时，以cdr_frz=0时NCO输出的相位信号作为相位信号产生器产生的初始相位信号，此时根据终端内的SNR值判断该初始相位信号是否为可用相位信号，如果该相位信号可用，则状态机产生cdr_frz=2；如果该相位信号不可用，则相位信号产生器控制该相位选择信号增加一个步长值生成下一个相位信号，由于每个数据信号分为64个相位，因此该步长值可以根据需要设置为1、或者4等，保证在循环一个相位周期后可以选择到一个可用相位信号，例如，当选择步长值为4时，则在极端情况下，轮询完64个相位需要调整16次。在生成了下一个相位信号后，再次执行根据终端内的SNR判断该相位信号是否为可用相位信号，重复前述步骤，直到在增加了一个步长值后所生成的相位信号为可用相位信号；在选择到可用相位信号后，状态机产生cdr_frz=2；第二相位信号选择器根据状态信号“1”，选择相位信号产生器的输出作为CDR电路的相位选择信号ph_sel2，并将ph_sel2返回到相位信号产生器，作为相位信号产生器在下一阶段产生的相位信号。

当状态机产生cdr_frz=2时，将状态信号“2”分别输入到第一相位信号选择器、相位信号产生器和第二相位信号选择器；鉴相器接收到对端发送的训练数据，从该训练数据中提取对端的发送时钟，检测发送时钟与本地时钟的相位误差，将该相位误差作为鉴相器的输出；此时由于终端与对端之间的相位误差已经通过相位信号产生器进行调整，终端与对端之间达到同步，因此第一相位信号选择器选择鉴相器输出的相位误差作为ph_sel1输出到环路滤波器；环路滤波器将第一信号选择器输出的相位误差与寄存器模块内保存的相位误差进行累加，将累加后的相位误差输出到NCO；NCO将该相位误差与寄存器模块内保存的相位误差进行累加，将相位误差的累加值输入到第二相位信号选择器；同时相位信号产生器将前一时刻相位信号选择器返回的相位信号作为该相位信号产生器产生的相位信号，将该相位信号输入到第二相相位信号选择器；第二相位信号选择器根据状态信号“2”，选择相位信号产生器的输出作为CDR电路的相位选择信号ph_sel2，并将ph_sel2返回到相位信号产生器，作为相位信号产生器在下一阶段产生的相位信号。cdr_frz=2时，重复上述过程，直到到达预先设置的收敛周期。

当定时器到达预先设置的收敛周期时，状态机接收到进入收敛完成的指示信号，产生cdr_frz=3，将状态信号“3”分别输入到第一相位信号选择器、相位信号产生器和第二相位信号选择器；鉴相器接收到对端发送的训练数据，从该训练数据中提取对端的发送时钟，检测发送时钟与本地时钟的相位误差，将该相位误差作为鉴相器的输出；第一相位信号选择器选择鉴相器输出的相位误差作为ph_sel1输出到环路滤波器；环路滤波器在cdr_frz=2时已经完成了收敛，此时环路滤波器将第一信号选择器输出的相位误差与寄存器模块内保存的相位误差进行累加，将累加后的相位误差输出到NCO；NCO可以根据环路滤波器输出的相位误差调整本地接收数据的采样相位点，并将该相位误差与寄存器模块内保存的相位误差进行累加，将相位误差的累加值输入到第二相位信号选择器；同时相位信号产生器将前一时刻相位信号选择器返回的相位信号作为该相位信号产生器产生的相位信号，将该相位信号输入到第二相相位信号选择器；第二相位信号选择器根据状态信号“3”，选择NCO的输出作为CDR电路的相位选择信号ph_sel2，并将ph_sel2返回到相位信号产生器，作为相位信号产生器在下一阶段产生的相位信号。此时终端与对端完成时钟同步，传输链路可用。如果此时终端有数据发送，则终端进入正常工作模式，否则，终端在刷新状态结束后进入静默状态。

由上述实施例可见，当终端从低功耗工作模式下的静默状态进入刷新状态时，CDR电路内的状态机产生第二状态信号，并将第二状态信号分别输入到第一相位信号选择器、相位信号产生器和第二相位信号选择器，鉴相器从对端发送的训练数据中获取终端与对端之间的相位误差后输入第一相位信号选择器，第一相位信号选择器按照第二状态信号的指示，从预先输入的相位信号0和鉴相器输入的相位误差中选择相位信号0，并将相位信号0输入到所述环路滤波器，环路滤波器根据相位信号0将第一寄存器模块中保存的相位误差输出到数字控制振荡器，数字控制振荡器将所述第一寄存器模块内保存的相位误差与数字控制振荡器的第二寄存器模块内保存的相位误差进行累加，将累加后的相位误差输入到第二相位信号选择器，相位信号产生器按照第二状态信号的指示，根据相位信号产生器中保存的初始相位信号生成满足预设时钟同步条件的相位信号，并将该相位信号输入到第二相位信号选择器，第二相位信号选择器按照第二状态信号的指示，选择相位信号产生器输入的满足预设时钟同步条件的相位信号作为CDR电路的相位选择信号，终端根据该相位选择信号与对端完成时钟同步。由于本发明实施例中，终端从静默状态进入刷新状态后，CDR电路无需等待环路滤波器和数字控制振荡器收敛后才完成与对端之间的时钟同步，而是通过相位信号产生器生成满足预设时钟同步条件的相位信号，并由第二相位信号选择器选择该满足预设时钟同步条件的相位信号作为CDR的相位选择信号，从而快速与对端之间实现同步，以使终端进入正常工作模式时可以接收到对端发送的数据，保证终端可以实现EEE功能。

本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例或者实施例的某些部分所述的方法。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上所述的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种时钟数据恢复CDR电路，其特征在于，所述CDR电路用于在实现能效以太网EEE功能的终端中进行时钟同步，所述CDR电路包括：鉴相器、第一相位信号选择器、环路滤波器、数字控制振荡器、第二相位信号选择器、相位信号产生器和状态机，

所述状态机，用于接收到所述终端从静默状态进入刷新状态的指示信号后，产生第二状态信号，并将所述第二状态信号分别输入到所述第一相位信号选择器、相位信号产生器和第二相位信号选择器；

所述鉴相器，用于从对端发送的训练数据中获取所述终端与对端之间的相位误差，并将所述相位误差输入所述第一相位信号选择器；

所述第一相位信号选择器，用于按照所述第二状态信号的指示，从预先输入的相位信号0和所述鉴相器输入的相位误差中选择所述相位信号0，并将所述相位信号0输入到所述环路滤波器；

所述环路滤波器，用于根据所述相位信号0，将第一寄存器模块中保存的相位误差输出到所述数字控制振荡器；

所述数字控制振荡器，用于将所述第一寄存器模块内保存的相位误差与所述数字控制振荡器的第二寄存器模块内保存的相位误差进行累加，将累加后的相位误差输入到所述第二相位信号选择器；

所述相位信号产生器，用于按照所述第二状态信号的指示，根据所述相位信号产生器中保存的初始相位信号生成满足预设时钟同步条件的相位信号，并将所述相位信号输入到所述第二相位信号选择器；

所述第二相位信号选择器，用于按照所述第二状态信号的指示，选择所述相位信号产生器输入的满足预设时钟同步条件的相位信号作为所述CDR电路的相位选择信号，所述相位选择信号用于使所述终端根据所述相位选择信号与所述对端完成时钟同步。

2.根据权利要求1所述的CDR电路，其特征在于，

所述相位信号产生器，具体用于将所述初始相位信号作为所述相位信号产生器产生的相位信号，根据所述产生的相位信号判断所述终端的信噪比是否小于预设阈值，如果小于所述预设阈值，确定所述初始相位信号满足所述预设时钟同步条件；如果不小于所述预设阈值，将所述初始相位信号增加一个预设步长值后作为所述相位信号产生器产生的相位信号，重复执行所述根据所述产生的相位信号判断终端的信噪比是否小于预设阈值的步骤，直到产生满足所述预设时钟同步条件的相位信号。

3.根据权利要求1所述的CDR电路，其特征在于，

所述状态机，还用于接收到终端进入静默状态的指示信号后，产生第一状态信号，并将所述第一状态信号分别输入到所述第一相位信号选择器、相位信号产生器和第二相位信号选择器；

所述鉴相器，还用于根据接收到的无效数据产生无效的相位信号，并将所述无效的相位信号输入所述第一相位信号选择器；

所述第一相位信号选择器，还用于按照所述第一状态信号的指示，从预先输入的相位信号0和所述鉴相器输入的无效的相位信号中选择所述相位信号0，并将所述相位信号0输入到所述环路滤波器；

所述环路滤波器，还用于根据所述相位信号0，将第一寄存器模块中保存的相位误差输出到所述数字控制振荡器；

所述数字控制振荡器，还用于将所述第一寄存器模块内保存的相位误差与所述数字控制振荡器的第二寄存器模块内保存的相位误差进行累加，将累加后的相位误差输入到所述第二相位信号选择器；

所述相位信号产生器，还用于按照所述第一状态信号的指示，将预设的相位信号输入所述第二相位信号选择器；

所述第二相位信号选择器，还用于按照所述第一状态信号的指示，选择所述数字控制振荡器输入的相位误差作为所述CDR电路的相位选择信号。

4.根据权利要求2所述的CDR电路，其特征在于，

所述状态机，还用于接收到终端进入静默状态的指示信号后，产生第一状态信号，并将所述第一状态信号分别输入到所述第一相位信号选择器、相位信号产生器和第二相位信号选择器；

所述鉴相器，还用于根据接收到的无效数据产生无效的相位信号，并将所述无效的相位信号输入所述第一相位信号选择器；

所述第一相位信号选择器，还用于按照所述第一状态信号的指示，从预先输入的相位信号0和所述鉴相器输入的无效的相位信号中选择所述相位信号0，并将所述相位信号0输入到所述环路滤波器；

所述环路滤波器，还用于根据所述相位信号0，将第一寄存器模块中保存的相位误差输出到所述数字控制振荡器；

所述数字控制振荡器，还用于将所述第一寄存器模块内保存的相位误差与所述数字控制振荡器的第二寄存器模块内保存的相位误差进行累加，将累加后的相位误差输入到所述第二相位信号选择器；

所述相位信号产生器，还用于按照所述第一状态信号的指示，将预设的相位信号输入所述第二相位信号选择器；

所述第二相位信号选择器，还用于按照所述第一状态信号的指示，选择所述数字控制振荡器输入的相位误差作为所述CDR电路的相位选择信号。

5.根据权利要求3所述的CDR电路，其特征在于，

所述第二相位信号选择器，还用于将按照所述第一状态信号的指示选择的所述相位选择信号输入所述相位信号产生器；

所述相位信号产生器，还用于保存所述相位选择信号作为所述相位信号产生器的初始相位信号。

6.根据权利要求4所述的CDR电路，其特征在于，

所述第二相位信号选择器，还用于将按照所述第一状态信号的指示选择的所述相位选择信号输入所述相位信号产生器；

所述相位信号产生器，还用于保存所述相位选择信号作为所述相位信号产生器的初始相位信号。

7.根据权利要求1至6任意一项所述的CDR电路，其特征在于，

所述第二相位信号选择器，还用于将按照所述第二状态信号的指示选择的所述相位选择信号输入所述相位信号产生器；

所述相位信号产生器，还用于保存所述按照所述第二状态信号的指示选择的所述相位选择信号。

8.根据权利要求7所述的CDR电路，其特征在于，

所述状态机，还用于当接收到生成满足预设时钟同步条件的相位信号的指示信号时，产生第三状态信号，并将所述第三状态信号分别输入到所述第一相位信号选择器、相位信号产生器和第二相位信号选择器；

所述第一相位信号选择器，还用于按照所述第三状态信号的指示，从预先输入的相位信号0和所述鉴相器输入的相位误差中选择所述鉴相器输入的相位误差，并将所述相位误差输入所述环路滤波器；

所述环路滤波器，还用于在预设的收敛时间内，将所述第一相位信号选择器输入的相位误差与所述第一寄存器模块中保存的相位误差进行累加，将累加后的相位误差保存到所述第一寄存器模块，并输入所述数字控制振荡器；

所述数字控制振荡器，还用于将所述环路滤波器输入的相位误差与所述第二寄存器模块内保存的相位误差进行累加，并将累加后的相位误差输入所述第二相位信号选择器；

所述相位信号产生器，还用于按照所述第三状态信号的指示，将保存的按照所述第二状态信号的指示选择的所述相位选择信号作为所述相位信号产生器产生的相位信号，将所述相位信号输入所述第二相位信号选择器；

所述第二相位信号选择器，还用于按照所述第三状态信号的指示，选择所述相位信号产生器输入的相位信号作为所述CDR电路的相位选择信号。

9.根据权利要求8所述的CDR电路，其特征在于，

所述第二相位信号选择器，还用于将按照所述第三状态信号的指示选择的所述相位选择信号输入所述相位信号产生器；

所述相位信号产生器，还用于保存所述按照所述第三状态信号的指示选择的所述相位选择信号。

10.根据权利要求9所述的CDR电路，其特征在于，

所述状态机，还用于当接收到所述环路滤波器的收敛时间到达的指示信号后，产生第四状态信号，并将所述第四状态信号分别输入到所述第一相位信号选择器、相位信号产生器和第二相位信号选择器；

所述第一相位信号选择器，还用于按照所述第四状态信号的指示，从预先输入的相位信号0和所述鉴相器输入的相位误差中选择所述鉴相器输入的相位误差，并将所述相位误差输入所述环路滤波器；

所述环路滤波器，还用于将所述第一相位信号选择器输入的相位误差与所述第一寄存器模块中保存的相位误差进行累加，将累加后的相位误差保存到所述第一寄存器模块，并输入所述数字控制振荡器；

所述数字控制振荡器，还用于根据所述环路滤波器输出的相位误差调整本地接收数据的采样点，并将所述相位误差与所述第二寄存器模块内保存的相位误差进行累加，并将累加后的相位误差输入所述第二相位信号选择器；

所述相位信号产生器，还用于按照所述第四状态信号的指示，将保存的按照所述第三状态信号的指示选择的所述相位选择信号作为所述相位信号产生器产生的相位信号，将所述相位信号输入所述第二相位信号选择器；

所述第二相位信号选择器，还用于按照所述第四状态信号的指示，选择所述数字控制振荡器输入的相位误差作为所述CDR电路的相位选择信号。

11.根据权利要求10所述的CDR电路，其特征在于，

所述第二相位信号选择器，还用于将按照所述第四状态信号的指示选择的所述相位选择信号输入所述相位信号产生器；

所述相位信号产生器，还用于保存所述按照所述第四状态信号的指示选择的所述相位选择信号，所述相位选择信号用于所述终端从所述刷新状态进入静默状态时，作为所述相位信号产生器的预设的相位信号。

12.一种终端，所述终端包含如权利要求1至11任意一项所述的CDR电路，其特征在于，所述终端还包括：控制模块，用于当所述CDR电路完成所述终端与对端的时钟同步后，如果所述终端有数据发送，则控制所述终端进入正常工作模式，否则，控制所述终端在刷新状态结束后进入所述静默状态。