[go: up one dir, main page]

CN102792444B - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN102792444B
CN102792444B CN201180012891.7A CN201180012891A CN102792444B CN 102792444 B CN102792444 B CN 102792444B CN 201180012891 A CN201180012891 A CN 201180012891A CN 102792444 B CN102792444 B CN 102792444B
Authority
CN
China
Prior art keywords
region
conductivity type
type
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180012891.7A
Other languages
English (en)
Other versions
CN102792444A (zh
Inventor
新井康夫
冲原将生
葛西大树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTER UNIVERSITY RES INST CORP
Lapis Semiconductor Co Ltd
Original Assignee
INTER UNIVERSITY RES INST CORP
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INTER UNIVERSITY RES INST CORP, Lapis Semiconductor Co Ltd filed Critical INTER UNIVERSITY RES INST CORP
Publication of CN102792444A publication Critical patent/CN102792444A/zh
Application granted granted Critical
Publication of CN102792444B publication Critical patent/CN102792444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/189—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种使二极管和晶体管混合存在于同一衬底上，能抑制与利用晶体管的栅极电极的控制无关地产生的漏电流的半导体装置及半导体装置的制造方法。在以高电阻N型衬底形成的N型半导体层中形成P型阱扩散层和P型引出电极区域，并利用电极固定于接地电位。由于向P型阱扩散层侧扩展的耗尽层未到达与隐埋氧化膜的界面，所以P型阱扩散层的表面附近的电位保持为接地电位。在从电源电压对N型半导体层的背面以及阴极电极施加了电压的情况下，由于形成于P型半导体层的MOS型晶体管的隐埋氧化膜侧的沟道区域未进行工作，所以能抑制与利用栅极电极的控制无关的漏电流的产生。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
通常，有使二极管和晶体管混合存在于SOI（Silicon On Insulator，绝缘体上硅结构）衬底上的半导体装置。例如，在日本特开2002-124657号公报中记载了使光电二极管和放大用晶体管混合存在于硅衬底上的CMOS图像传感器，该放大用晶体管放大在光电二极管中在硅衬底内进行光电变换而蓄积的信号电荷。
发明内容
发明要解决的课题
在图22中示出使二极管和晶体管混合存在于SOI衬底上的以往的半导体装置的一个例子。再有，图22中所示的半导体装置是用于X射线等的检测的传感器。
半导体装置100在由N型半导体层114、隐埋氧化膜116以及P型半导体层1220构成的SOI衬底上形成有MOS型晶体管182和二极管184。在用于X射线等的检测的传感器中，为了提高辐射线入射时的检测灵敏度，需要对衬底使用低浓度高电阻衬底、或利用在衬底背面施加数百V的偏压等方法使衬底整体耗尽。
可是，在半导体装置100中，为了使N型半导体层114耗尽而施加在N型半导体层114的背面的电压还经由隐埋氧化膜116传递至形成在隐埋氧化膜116上的P型半导体层1220。由于该现象导致在形成于P型半导体层1220的MOS型晶体管182中，在原本的由以多晶硅膜形成的栅极电极130控制的电流路径之外，通过从N型半导体层114传递的偏置电压，隐埋氧化膜116侧的沟道区域也作为电流路径进行工作，因此存在与利用栅极电极130的控制无关地产生漏电流183的问题。
本发明是为了解决上述的问题而提出的，其目的在于提供一种半导体装置以及半导体装置的制造方法，该半导体装置使二极管和晶体管混合存在于同一衬底上，并能抑制与利用晶体管的栅极电极的控制无关地产生的漏电流。
用于解决课题的方案
本发明第一方式的半导体装置，具备：第二导电型的半导体层，在一个面侧的预先确定的第一区域形成有第一导电型的第一的第一导电型区域，并且在所述第一的第一导电型区域的一部分形成有使杂质浓度比所述第一的第一导电型区域高的第二的第一导电型区域，并且在所述一个面侧的与所述第一区域邻接的第二区域的一部分形成有提高了杂质浓度的第一的第二导电型区域以及第三的第一导电型区域；氧化膜层，层叠于所述第二导电型的半导体层的所述一个面侧的所述第一区域和所述第二区域；MOS型晶体管，包含层叠于所述第一区域的所述氧化膜层上的第一导电型的半导体层；第一电极，连接于所述第二的第一导电型区域；第二电极，连接于所述第一的第二导电型区域；以及第三电极，连接于所述第三的第一导电型区域。
本发明第二方式的半导体装置，在第一方式的半导体装置中，具备：电压施加单元，该电压施加单元向所述第二导电型的半导体层的与所述一个面对置的面和所述第二电极施加电压，所述第一电极和所述第三电极接地。
本发明第二方式的半导体装置，在第一方式的半导体装置中，在所述第一的第一导电型区域以与所述氧化膜层相接的方式形成第二导电型的第二的第二导电型区域，并且在所述第二的第二导电型区域的一部分以与所述氧化膜层相接的方式形成使杂质浓度比所述第二的第二导电型区域高的第三的第二导电型区域，所述半导体装置具备连接于所述第三的第二导电型区域的第四电极。
本发明第四方式的半导体装置，在第三方式的半导体装置中，具备：电压施加单元，该电压施加单元向所述第二导电型的半导体层的与所述一个面对置的面和所述第二电极施加电压，所述第一电极、所述第三电极以及所述第四电极接地。
本发明第五方式的半导体装置的制造方法，具备：在第二导电型的半导体层上依次层叠氧化膜层和第一导电型的半导体层的工序；在所述第一导电型的半导体层形成有源区域的工序；在所述第一导电型的半导体层上形成绝缘膜的工序；基于所述有源区域的位置，在包含所述有源区域的下部的所述第二导电型的半导体层的第一区域使第一导电型的杂质扩散来形成第一的第一导电型区域的工序；在所述有源区域形成MOS型晶体管的工序；除去形成所述第一导电型半导体层的第一电极、第二电极、以及第三电极的预先确定的区域的所述氧化膜的工序；在所述第一的第一导电型区域中的除去了所述氧化膜的形成第一电极的预先确定的区域使第一导电型的杂质扩散来形成第二的第一导电型区域，并且在形成第三电极的预先确定的区域使第一导电型的杂质扩散来形成第三的第一导电型区域的工序；在除去了氧化膜的形成第二电极的预先确定的区域使第二导电型的杂质扩散来形成第二导电型区域的工序；以及形成所述第一电极、所述第二电极、以及所述第三电极的工序。
本发明第六方式的半导体装置的制造方法，在第五方式的半导体装置的制造方法中，在形成所述绝缘膜的工序和形成所述第一的第一导电型区域的工序之间具备：基于所述有源区域的位置，在包含所述有源区域的下部的所述第二导电型的半导体层的第一区域使第二导电型的杂质扩散来形成第二的第二导电型区域的工序。
发明效果
根据本发明，在使二极管和晶体管混合存在于同一衬底上的半导体装置中，起到能抑制与利用晶体管的栅极电极的控制无关地产生的漏电流的效果。
附图说明
图1是表示第一实施方式的半导体装置的概略结构的一个例子的剖面图。
图2是用于说明第一实施方式的半导体装置的制造方法的一个例子的工序图。
图3是用于说明第一实施方式的半导体装置的制造方法的一个例子的在图2中示出的工序的下一工序的工序图。
图4是用于说明第一实施方式的半导体装置的制造方法的一个例子的在图3中示出的工序的下一工序的工序图。
图5是用于说明第一实施方式的半导体装置的制造方法的一个例子的在图4中示出的工序的下一工序的工序图。
图6是用于说明第一实施方式的半导体装置的制造方法的一个例子的在图5中示出的工序的下一工序的工序图。
图7是用于说明第一实施方式的半导体装置的制造方法的一个例子的在图6中示出的工序的下一工序的工序图。
图8是用于说明第一实施方式的半导体装置的制造方法的一个例子的在图7中示出的工序的下一工序的工序图。
图9是表示第一实施方式的半导体装置的概略结构的一个例子的剖面图。
图10是表示第二实施方式的半导体装置的概略结构的一个例子的剖面图。
图11是用于说明对第一实施方式的半导体装置长时间照射了X射线的情况的说明图。
图12是用于说明对第二实施方式的半导体装置长时间照射了X射线的情况的说明图。
图13是用于第二实施方式的半导体装置的制造方法的一个例子的工序图。
图14是用于说明第二实施方式的半导体装置的制造方法的一个例子的在图13中示出的工序的下一工序的工序图。
图15是用于说明第二实施方式的半导体装置的制造方法的一个例子的在图14中示出的工序的下一工序的工序图。
图16是用于说明第二实施方式的半导体装置的制造方法的一个例子的在图15中示出的工序的下一工序的工序图。
图17是用于说明第二实施方式的半导体装置的制造方法的一个例子的在图16中示出的工序的下一工序的工序图。
图18是用于说明第二实施方式的半导体装置的制造方法的一个例子的在图17中示出的工序的下一工序的工序图。
图19是用于说明第二实施方式的半导体装置的制造方法的一个例子的在图18中示出的工序的下一工序的工序图。
图20是用于说明第二实施方式的半导体装置的制造方法的一个例子的在图19中示出的工序的下一工序的工序图。
图21是表示第二实施方式的半导体装置的概略结构的一个例子的剖面图。
图22是表示以往的半导体装置的概略结构的一个例子的剖面图。
具体实施方式
[第一实施方式]
以下，参照附图对本发明第一实施方式的半导体装置详细地进行说明。再有，以下将场效应晶体管称为MOS型晶体管。
首先，针对本实施方式的半导体装置的结构进行说明。在图1中示出本实施方式的半导体装置的概略结构的一个例子的剖面图。本实施方式的半导体装置10在层叠有N型半导体层14、隐埋氧化膜16、以及P型半导体层22（220、222、224）的SOI衬底上形成有N沟道MOS型晶体管82和二极管84。再有，为了便于说明，将SOI衬底上的形成MOS晶体管82的区域称为第一区域，另一方面，将形成二极管84的区域称为第二区域。
在N型半导体层14的表面（与隐埋氧化膜16相接的一侧的面）的第一区域，形成有P型阱扩散层28，在P型阱扩散层28的表面形成有杂质浓度比P型阱扩散层28高的P型引出电极区域40。此外，在N型半导体层14的表面的第二区域，形成有作为二极管84的一部分的P型引出电极区域42和杂质浓度比N型半导体层14高的N型引出电极区域50、52。
在层叠于N型半导体层14的隐埋氧化膜16上，层叠有P型半导体层220、222、224。此外，在隐埋氧化膜16上的第一区域形成有MOS型晶体管82。
MOS型晶体管82构成为具备：P型半导体层220；在源极、漏极和沟道之间设置的低浓度杂质区域的LDD（Lightly Doped Drain，轻掺杂漏极）区域32；栅极氧化膜24；栅极电极30；以及形成MOS型晶体管82的源极和漏极的引出电极71、72。
进而，在隐埋氧化膜16上，层叠有氧化膜17以及层间膜18。
此外，作为P型阱电极的引出电极70连接于P型引出电极区域40，阳极电极76连接于P型引出电极区域42，阴极电极74、78分别连接于N型引出电极区域50、52。
电源电压80对二极管84的阴极电极74、78、以及N型半导体层14的背面（未与隐埋氧化膜16相接的一侧的面）施加用于使N型半导体层14耗尽的偏置电压。在本实施方式中，作为具体的一个例子，施加数百V的偏置电压。此外，形成在半导体装置10上的电极70、以及二极管84的阳极电极76接地。
像这样，在本实施方式的半导体装置10中，在以高电阻N型衬底形成的N型半导体层14中，形成P型阱扩散层28，固定于接地电位，由此在为了使N型半导体层14耗尽而利用电源电压80对N型半导体层14的背面施加了高电压的情况下，在P型阱扩散层28和N型半导体层14的PN结面，耗尽层扩展。由于该耗尽层中的向P型阱扩散层28侧扩展的耗尽层未到达与隐埋氧化膜16的界面，所以P型阱扩散层28的表面附近的电位保持为接地电位。因此，从电源电压80对N型半导体层14的背面施加的电压未传递到P型半导体层220的隐埋氧化膜16侧的界面。
如以上说明的那样，根据本实施方式的半导体装置10，在从电源电压80对N型半导体层14的背面以及阴极电极74、78施加了电压的情况下，由于形成于P型半导体层220的MOS型晶体管82的隐埋氧化膜16侧的沟道区域未进行工作，所以能抑制与利用栅极电极30控制无关的漏电流83的产生。
接着，针对本实施方式的半导体装置10的制造方法进行说明。
首先，如图2所示那样，准备夹着隐埋氧化膜16在上侧层叠有P型半导体层22、在下侧层叠有N型半导体层14的SOI衬底。在本实施方式中，作为具体的一个例子，N型半导体层14使用厚度700μm左右的电阻率10kΩ·cm的N型衬底，隐埋氧化膜16使用厚度2000Å左右的SiO2氧化膜，P型半导体层22使用厚度880Å左右的电阻率10Ω·cm的P型衬底。
在P型半导体层22的上表面，形成衬垫（pad）氧化膜（SiO2），在衬垫氧化膜上利用CVD等形成氮化膜（Si3N4）（省略图示）。进而，在要形成场（field）氧化膜的区域涂敷光致抗蚀剂，利用蚀刻除去氮化膜，之后利用LOCOS（Local Oxidization of Silicon，硅的局部氧化）形成法将氮化膜作为掩模，在场氧化膜17形成后，除去氮化膜和衬垫氧化膜。由此，如图3所示那样，形成作为有源区域（active area）的P型半导体层220、222、224。
进而，如图4所示那样，在P型半导体层220、222、224、以及场氧化膜17的表面（图3中所示的上侧整个表面）利用CVD等形成栅极氧化膜24，利用与作为MOS型晶体管82的有源区域的P型半导体层220进行了位置对准的光致抗蚀剂26覆盖形成第一区域的P型阱扩散层28的区域以外的区域。进而，作为具体的一个例子，以注入能量100keV、剂量1.0E12～1.0E13cm-2左右将B+（B+27）作为P型杂质注入。由此，成为向N型半导体层14注入了用于形成P型阱扩散层28的杂质的状态。
进而，在除去了光致抗蚀剂26之后，堆积多晶硅膜，对以光致抗蚀剂进行了构图的多晶硅膜进行干法蚀刻（省略图示），如图5所示那样将栅极电极30形成在P型半导体层220的栅极氧化膜24上。
进而，如图6所示那样，对P型半导体层220较浅地低浓度地对源极/漏极的杂质离子进行离子注入，形成LDD区域32。进而，在以覆盖栅极图案的方式形成Si3N4膜等之后，进行干法蚀刻，在栅极电极30的侧壁部形成侧壁间隔物（sidewall spacer）34。之后，再次高浓度地注入漏极的离子，形成MOS型晶体管82。在MOS型晶体管82形成后，以光致抗蚀剂覆盖要形成在N型半导体层14上、预先确定的N型和P型各自的引出电极（电极70、74、76、78）区域以外的区域，在将该光致抗蚀剂作为掩模蚀刻了氧化膜17和隐埋氧化膜16之后，除去该光致抗蚀剂。
进而，对形成兼作为二极管84的阴极电极的N型引出电极区域50、52的区域，作为具体的一个例子，以注入能量60keV、剂量5.0E15cm-2左右将P+作为杂质注入。由此，如图7所示那样，形成N型引出电极区域50、52。此外，在形成兼作为二极管84的阳极电极的P型引出电极区域42以及P型引出电极区域40的区域，作为具体的一个例子，以注入能量40keV、剂量5.0E15cm-2左右将B+作为杂质注入。由此，如图7所示那样，形成P型引出电极区域42以及P型引出电极区域40。此外，P型引出电极区域40成为杂质浓度比P型阱扩散层28高的状态。在P型引出电极区域40、42以及N型引出电极区域50、52形成后，如图7所示那样，使CVD膜堆积来形成层间膜18。
进而，通过利用光致抗蚀剂对预先确定的、形成MOS型晶体管82的电极（P型半导体层220的引出电极）的区域以及形成N型半导体层14的引出电极的区域以外的区域进行遮挡（masking）并蚀刻，从而如图8所示那样，形成接触孔（contact hole）60、61、62、64、66、68。进而，利用溅射使金属层堆积于接触孔60、61、62、64、66、68。
最后，通过对由溅射形成的金属层的电极形成区域以外的部分进行蚀刻，从而如图9所示那样，形成引出电极70、71、72、74、76、78。像这样，通过上述的这些工序来制造本实施方式的半导体装置10。
像这样，在本实施方式的半导体装置10的制造方法中，在P型半导体层22形成了作为有源区域的P型半导体层220、222、224之后，形成P型阱扩散层28，因此，在用于形成P型阱扩散层28的杂质注入前的光刻工序中，能使用有源区域（P型半导体层220）来进行光刻的位置对准。此外，在注入了P型阱扩散层28形成用的杂质之后，在P型半导体层220形成MOS型晶体管82，因此，能对P型阱扩散层28施加充分的热处理。
如以上说明的那样，根据本实施方式的半导体装置10的制造方法，以对形成于P型半导体层22的有源区域（P型半导体层220）最小限度的光刻对准偏离量形成P型阱扩散层28，进而，在为了形成P型阱扩散层28而将杂质注入于N型半导体层14之后，对注入了杂质的区域施加较多的热处理，因此能使P型阱扩散层28形成到N型半导体层14内部更深的位置。
[第二实施方式]
以下，参照附图对本发明第二实施方式的半导体装置详细地进行说明。
首先，对本实施方式的半导体装置的结构进行说明。在图10中示出本实施方式的半导体装置11的概略结构的一个例子的剖面图。再有，由于本实施方式的半导体装置11与第一实施方式的半导体装置10为大致相同的结构，所以对相同的部分标注相同的附图标记，并省略详细的说明。
在本实施方式的半导体装置11所具备的N型半导体层15中，在P型阱扩散层29中以与隐埋氧化膜16相接的方式形成有N型阱扩散层90，进而，在N型阱扩散层90的表面形成有杂质浓度比N型阱扩散层90高的N型引出电极区域92。此外，作为N型阱电极的电极94连接于N型引出电极区域92。此外，电极94与作为P型阱电极的电极70和作为二极管84的阳极电极的电极76一起接地。
通常，已知半导体装置10在作为X射线传感器使用的情况下，通过X射线的照射，绝缘膜（隐埋氧化膜16、氧化膜17、层间膜18）带电为正（plus），通过进一步继续照射X射线，蓄积的电荷量增加。例如，在第一实施方式的半导体装置10中，存在由于通过X射线的照射而蓄积的正电荷中的特别是蓄积在隐埋氧化膜16和N型半导体层14的界面附近的电荷的影响，P型阱扩散层28的表面（与隐埋氧化膜16相接的一侧的面）耗尽的情况。在这样的情况下，在由电源电压80对N型半导体层14的背面施加了偏置电压时，在从P型阱扩散层28侧扩展的耗尽层和从P型阱扩散层28与N型半导体层14的PN结面侧扩展的耗尽层连结起来的时间点，保持为接地电位的P型阱扩散层28的表面附近的电位就不能再被保持。在耗尽层彼此连结的情况下，向N型半导体层14的背面施加的偏置电压经由隐埋氧化膜16传递至MOS型晶体管82，与利用栅极电极30的控制无关地产生漏电流83。进而，由于通过长时间照射X射线而蓄积的电荷的蓄积量增加，所以从P型阱扩散层28表面起的耗尽层的扩展量也在增加。在图11中示出在对第一实施方式的半导体装置10长时间照射了X射线的情况下的电荷蓄积量和偏置电压的关系。此外，在图12中示出在对第二实施方式的半导体装置11长时间照射了X射线的情况下的电荷蓄积量和偏置电压的关系。如图11、12所示那样，在半导体装置10中，随着电荷蓄积量的增加，产生漏电流83，衬底偏压降低。另一方面，在半导体装置11中，即使电荷蓄积量增加，衬底偏压也不会降低。
像这样，在本实施方式的半导体装置11中，通过在以高电阻N型衬底形成的N型半导体层15中形成N型阱扩散层90，从而即使在通过X射线的照射使电荷蓄积在隐埋氧化膜16和N型半导体层15的界面附近的情况下，由于在N型阱扩散层90的表面蓄积许多作为载流子的电子，所以耗尽层也不会扩展。此外，在本实施方式的半导体装置11中，N型阱扩散层90形成在P型阱扩散层29中。即以覆盖N型阱扩散层90的方式形成P型阱扩散层29，并将N型阱扩散层90以及P型阱扩散层29固定为接地电位，因此，在N型阱扩散层90和P型阱扩散层29之间耗尽层也不会扩展。由此，在为了使N型半导体层15耗尽而向N型半导体层15的背面施加了高电压的偏置电压的情况下，由于在P型阱扩散层29和N型半导体层15之间的PN结面扩展的耗尽层中的向P型阱扩散层29扩展的耗尽层未到达与N型半导体层15的结面，所以与由X射线照射引起的电荷蓄积量无关地将P型阱扩散层29的表面附近的电位保持为接地电位。因此，从电源电压向N型半导体层15的背面施加的电压不传递至P型半导体层220的隐埋氧化膜16侧的界面。
如以上说明的那样，根据本实施方式的半导体装置11，即使在通过X射线的照射使电荷蓄积在隐埋氧化膜16和N型半导体层15的界面附近的情况下，由于形成于P型半导体层220的MOS型晶体管82的隐埋氧化膜16侧的沟道区域未进行工作，所以能抑制与利用栅极电极30的控制无关的漏电流83的产生。
接着，针对本实施方式的半导体装置11的制造方法进行说明。再有，由于本实施方式的半导体装置11的制造方法与第一实施方式的半导体装置10的制造方法是大致相同的工序，所以针对相同的工序省略详细的说明。再有，本实施方式的图13对应于第一实施方式的图2，图14对应于图3，图16对应于图4，图17对应于图5，图18对应于图6，图19对应于图7，图20对应于图8。
首先，如图13所示那样，准备夹着隐埋氧化膜16在上侧层叠有P型半导体层22、在下侧层叠有N型半导体层15的SOI衬底。
进而，利用LOCOS形成法形成场氧化膜17，如图14所示那样，形成作为有源区域的P型半导体层220、221、222、224。
进而如图15所示那样，在P型半导体层220、221、222、224以及场氧化膜17的表面形成栅极氧化膜24，利用与作为MOS型晶体管82的有源区域的P型半导体层220进行了位置对准的光致抗蚀剂25覆盖形成第一区域的N型阱扩散层90的区域以外的区域。进而，作为具体的一个例子，以注入能量160keV、剂量1.0E12～1.0E13cm-2左右将P+（P+89）作为N型杂质以倾角7度注入。由此，成为向N型半导体层15注入了用于形成N型阱扩散层90的杂质的状态。
进而，如图16所示那样，在除去了光致抗蚀剂25之后，以光致抗蚀剂26覆盖也包含注入了N型杂质的区域的形成P型阱扩散层29的区域以外的区域。用于形成P型阱扩散层29的P型杂质的注入以比为了形成N型阱扩散层90而注入了N型杂质的情况深并在N型阱扩散层90和P型阱扩散层29之间形成结（juction）的方式进行注入。在本实施方式中，作为具体的一个例子，以注入能量220keV、剂量1.0E12～1.0E13cm-2左右将B+（B+27）作为P型杂质以倾角0度注入。由此，成为向N型半导体层15注入了用于形成P型阱扩散层29的杂质的状态。
进而，在如图17所示那样形成了栅极电极30之后，如图18所示那样，对P型半导体层220以低浓度较浅地进行离子注入，形成LDD区域32，进而形成侧壁间隔物34，注入高浓度的离子来形成MOS型晶体管82。在MOS型晶体管82形成后，以光致抗蚀剂覆盖预先确定的N型以及P型各自的引出电极（电极70、74、76、78、94）区域以外的区域并进行蚀刻，之后除去该光致抗蚀剂。
进而，在形成兼作为二极管84的阴极电极的N型引出电极区域50、52以及N型引出电极区域92的区域，注入N型杂质。由此，如图19所示那样，形成N型引出电极区域50、52、92。此外，N型引出电极区域92成为杂质浓度比N型阱扩散层90高的状态。
此外，在形成兼作为二极管84的阳极电极的P型引出电极区域42、以及P型引出电极区域41的区域，注入P型杂质。由此，如图19所示那样，形成P型引出电极区域42以及P型引出电极区域41。此外，P型引出电极区域41成为杂质浓度比P型阱扩散层29高的状态。在P型引出电极区域40、41以及N型引出电极区域50、52、92形成后，如图19所示那样形成层间膜18。
进而，通过对预先确定的形成MOS型晶体管82的电极（P型半导体层220的引出电极）的区域以及形成N型半导体层15的引出电极的区域以外的区域进行蚀刻，从而如图20所示那样，形成接触孔60、61、62、64、66、68、69，利用溅射使金属层堆积。
最后，通过对利用溅射而形成的金属层的电极形成区域外的部分进行蚀刻，从而如图21所示那样，形成引出电极70、71、72、74、76、78、94。像这样，通过上述的这些工序来制造本实施方式的半导体装置11。
像这样，在本实施方式的半导体装置11的制造方法中，在P型半导体层22形成了作为有源区域的P型半导体层220、221、222、224之后，形成N型阱扩散层90以及P型阱扩散层29，因此，在用于形成各个阱扩散层的杂质注入前的光刻工序中，能使用有源区域（P型半导体层220）来进行光刻的位置对准。此外，在注入了各个阱扩散层形成用的杂质之后，在P型半导体层220形成MOS型晶体管82，因此，能对N型阱扩散层90以及P型阱扩散层29施加充分的热处理。
如以上说明的那样，根据本实施方式的半导体装置11的制造方法，以对形成于P型半导体层22的有源区域（P型半导体层220）最小限度的光刻定位偏离量形成N型阱扩散层90以及P型阱扩散层29，进而，在为了形成各个阱扩散层而将杂质注入于N型半导体层15之后，对注入了杂质的区域施加较多的热处理，因此能使N型阱扩散层90以及P型阱扩散层29形成到N型半导体层15内部更深的位置。
再有，在上述第一实施方式中，针对半导体装置10详细地进行了说明，该半导体装置10将第一导电型设为P型、将第二导电型设为N型，在具备P型阱扩散层28的N型半导体层14上隔着隐埋氧化膜16形成P型半导体层22，具备包含P型半导体层22的MOS型晶体管82，但并不仅限于此，也可以是如下这样的半导体装置，即，该半导体装置将第一导电型设为N型、将第二导电型设为P型，在具备N型阱扩散层的P型半导体层上隔着隐埋氧化膜形成N型半导体层，具备包含N型半导体层的MOS型晶体管。此外，针对第二实施方式也是同样地，虽然对将第一导电型设为P型、将第二导电型设为N型并且隐埋氧化膜16带电为正的情况进行了说明，但不仅限于此，也可以是以下这样的半导体装置，即，该半导体装置在将第一导电型设为N型、将第二导电型设为P型并且隐埋氧化膜16带电为负的情况下，在具备形成有P型阱扩散层的N型阱扩散层的P型半导体层上隔着隐埋氧化膜形成N型半导体层，具备包含N型半导体层的MOS型晶体管。
日本特愿2010-052173公开的整体内容通过参照而被编入到本说明书中。
本说明书所记载的全部文献、专利申请、以及技术规范与具体地且逐个记述了各个文献、专利申请、以及技术规范通过参照而被编入的情况相同程度地通过参照而被编入到本说明书中。
附图标记的说明：
10、11 半导体装置；
14、15 N型半导体层；
16 隐埋氧化膜；
22、220、221、222、224 P型半导体层；
28、29 P型阱扩散层；
30 栅极电极；
40、41、42 P型引出电极区域；
50、52、92 N型引出电极区域；
70、71、72、74、76、78、94 电极；
80 电源电压；
82 MOS型晶体管；
84 二极管；
90 N型阱扩散层。

Claims (6)

1.一种半导体装置，具备：
第二导电型的半导体层，在一个面侧的预先确定的第一区域形成有第一导电型的第一的第一导电型区域，并且在所述第一的第一导电型区域的一部分形成有使杂质浓度比所述第一的第一导电型区域高的第二的第一导电型区域，并且在所述一个面侧的与所述第一区域邻接的第二区域的一部分形成有提高了杂质浓度的第一的第二导电型区域以及第三的第一导电型区域；
氧化膜层，层叠于所述第二导电型的半导体层的所述一个面侧的所述第一区域和所述第二区域；
MOS型晶体管，包含层叠于所述第一区域的所述氧化膜层上的第一导电型的半导体层；
第一电极，连接于所述第二的第一导电型区域；
第二电极，连接于所述第一的第二导电型区域；以及
第三电极，连接于所述第三的第一导电型区域。
2.根据权利要求1所述的半导体装置，具备：电压施加单元，该电压施加单元向所述第二导电型的半导体层的与所述一个面对置的面和所述第二电极施加电压，所述第一电极和所述第三电极接地。
3.根据权利要求1所述的半导体装置，在所述第一的第一导电型区域以与所述氧化膜层相接的方式形成第二导电型的第二的第二导电型区域，并且在所述第二的第二导电型区域的一部分以与所述氧化膜层相接的方式形成使杂质浓度比所述第二的第二导电型区域高的第三的第二导电型区域，所述半导体装置具备连接于所述第三的第二导电型区域的第四电极。
4.根据权利要求3所述的半导体装置，具备：电压施加单元，该电压施加单元向所述第二导电型的半导体层的与所述一个面对置的面和所述第二电极施加电压，所述第一电极、所述第三电极以及所述第四电极接地。
5.一种半导体装置的制造方法，具备：
在第二导电型的半导体层上依次层叠氧化膜层和第一导电型的半导体层的工序；
在所述第一导电型的半导体层形成有源区域的工序；
在所述第一导电型的半导体层上形成绝缘膜的工序；
基于所述有源区域的位置，在包含所述有源区域的下部的所述第二导电型的半导体层的第一区域使第一导电型的杂质扩散来形成第一的第一导电型区域的工序；
在所述有源区域形成MOS型晶体管的工序；
除去所述第二导电型半导体层的形成第一电极、第二电极、以及第三电极的预先确定的区域的所述氧化膜的工序；
在所述第一的第一导电型区域中的除去了所述氧化膜的形成第一电极的预先确定的区域使第一导电型的杂质扩散来形成第二的第一导电型区域，并且在形成第三电极的预先确定的区域使第一导电型的杂质扩散来形成第三的第一导电型区域的工序；
在除去了所述氧化膜的形成第二电极的预先确定的区域使第二导电型的杂质扩散来形成第二导电型区域的工序；以及
形成所述第一电极、所述第二电极、以及所述第三电极的工序。
6.根据权利要求5所述的半导体装置的制造方法，在形成所述绝缘膜的工序和形成所述第一的第一导电型区域的工序之间具备：基于所述有源区域的位置，在包含所述有源区域的下部的所述第二导电型的半导体层的第一区域使第二导电型的杂质扩散来形成第二的第二导电型区域的工序。
CN201180012891.7A 2010-03-09 2011-03-09 半导体装置及半导体装置的制造方法 Active CN102792444B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-052173 2010-03-09
JP2010052173 2010-03-09
PCT/JP2011/055546 WO2011111754A1 (ja) 2010-03-09 2011-03-09 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102792444A CN102792444A (zh) 2012-11-21
CN102792444B true CN102792444B (zh) 2015-10-14

Family

ID=44563553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180012891.7A Active CN102792444B (zh) 2010-03-09 2011-03-09 半导体装置及半导体装置的制造方法

Country Status (4)

Country Link
US (4) US8963246B2 (zh)
JP (1) JP5721147B2 (zh)
CN (1) CN102792444B (zh)
WO (1) WO2011111754A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111754A1 (ja) 2010-03-09 2011-09-15 大学共同利用機関法人 高エネルギー加速器研究機構 半導体装置及び半導体装置の製造方法
US8628998B2 (en) * 2011-12-28 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Annealing methods for backside illumination image sensor chips
JP6142984B2 (ja) * 2012-12-28 2017-06-07 ラピスセミコンダクタ株式会社 ２重ウエル構造ｓｏｉ放射線センサおよびその製造方法
JP6202515B2 (ja) * 2013-01-11 2017-09-27 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP6271841B2 (ja) * 2013-02-13 2018-01-31 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法および半導体装置を搭載したシステム
JP6108451B2 (ja) * 2013-04-05 2017-04-05 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
US20160035899A1 (en) * 2014-07-30 2016-02-04 Qualcomm Incorporated Biasing a silicon-on-insulator (soi) substrate to enhance a depletion region
JP6572075B2 (ja) * 2015-09-24 2019-09-04 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP6585978B2 (ja) * 2015-09-24 2019-10-02 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP2018142560A (ja) * 2015-10-07 2018-09-13 大学共同利用機関法人 高エネルギー加速器研究機構 放射線被曝耐性ｓｏｉトランジスタ
US11264405B2 (en) 2016-04-01 2022-03-01 Intel Corporation Semiconductor diodes employing back-side semiconductor or metal
KR102548835B1 (ko) 2016-08-26 2023-06-30 인텔 코포레이션 집적 회로 디바이스 구조체들 및 양면 제조 기술들
EP3291307B1 (fr) 2016-08-31 2021-11-03 Stmicroelectronics Sa Point memoire
JP7039552B2 (ja) * 2017-03-03 2022-03-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法並びに電子機器
JP6463407B2 (ja) * 2017-05-22 2019-01-30 ラピスセミコンダクタ株式会社 半導体装置
FR3066858B1 (fr) * 2017-05-23 2019-06-21 Soitec Procede pour minimiser une distorsion d'un signal dans un circuit radiofrequence
JP2021111692A (ja) * 2020-01-10 2021-08-02 パナソニックＩｐマネジメント株式会社 撮像装置および撮像装置の製造方法
US20210354977A1 (en) * 2020-05-14 2021-11-18 Texas Instruments Incorporated Microelectromechanical Device with Beam Structure over Silicon Nitride Undercut
JP7015959B1 (ja) 2021-07-29 2022-02-03 株式会社堀場製作所 放射線検出素子の製造方法
US20230275084A1 (en) * 2022-02-28 2023-08-31 Samsung Electronics Co., Ltd. Pj junction device structure in semiconductor device with back side power delivery network (bspdn) structure
CN119278673A (zh) * 2022-05-30 2025-01-07 国立大学法人宫崎大学 半导体图像传感器装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751041A (en) * 1995-10-23 1998-05-12 Denso Corporataion Semiconductor integrated circuit device
CN100562988C (zh) * 2005-05-11 2009-11-25 先进微装置公司 绝缘体上半导体装置的制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616546B2 (ja) * 1986-02-07 1994-03-02 富士通株式会社 半導体装置
JP2792605B2 (ja) 1989-07-28 1998-09-03 株式会社フジクラ ケーブルの巻き状態修正方法
KR970008576A (ko) 1995-07-07 1997-02-24 에프. 피. 터핀 Soi 기판 상의 cmos 집적회로 및 이의 형성 방법
JP3752796B2 (ja) * 1997-03-26 2006-03-08 日産自動車株式会社 温度検知回路
JP2000208714A (ja) * 1999-01-18 2000-07-28 Sharp Corp 半導体装置及びその製造方法
US6424013B1 (en) * 1999-07-09 2002-07-23 Texas Instruments Incorporated Body-triggered ESD protection circuit
KR100344220B1 (ko) * 1999-10-20 2002-07-19 삼성전자 주식회사 에스·오·아이(ｓｏｉ) 구조를 갖는 반도체 소자 및 그 제조방법
US6303414B1 (en) * 2000-07-12 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Method of forming PID protection diode for SOI wafer
JP2002124657A (ja) 2000-10-17 2002-04-26 Victor Co Of Japan Ltd Ｃｍｏｓイメージセンサ
KR100456526B1 (ko) * 2001-05-22 2004-11-09 삼성전자주식회사 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법
KR100487521B1 (ko) * 2002-03-19 2005-05-03 삼성전자주식회사 부동체 효과를 제거하는 스태틱 랜덤 억세스 메모리 셀 및그 제조방법
US6917078B2 (en) * 2002-08-30 2005-07-12 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
JP2005228779A (ja) * 2004-02-10 2005-08-25 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3962729B2 (ja) * 2004-06-03 2007-08-22 株式会社東芝 半導体装置
US7683433B2 (en) * 2004-07-07 2010-03-23 Semi Solution, Llc Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors
JP2006303377A (ja) * 2005-04-25 2006-11-02 Renesas Technology Corp 半導体装置
JP2007142145A (ja) * 2005-11-18 2007-06-07 Seiko Epson Corp 半導体装置
JP2007242950A (ja) 2006-03-09 2007-09-20 Toshiba Corp 半導体記憶装置
JP2007294765A (ja) * 2006-04-26 2007-11-08 Oki Electric Ind Co Ltd 半導体装置
US7473979B2 (en) * 2006-05-30 2009-01-06 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer back-side capacitors
US7718503B2 (en) * 2006-07-21 2010-05-18 Globalfoundries Inc. SOI device and method for its fabrication
US7821069B2 (en) * 2007-01-25 2010-10-26 Denso Corporation Semiconductor device and method for manufacturing the same
US20080185651A1 (en) * 2007-02-01 2008-08-07 Oki Electric Industry Co., Ltd. SOI type semiconductor device having a protection circuit
JP4302751B2 (ja) * 2007-03-29 2009-07-29 Ｏｋｉセミコンダクタ株式会社 半導体光センサ
JP2010232555A (ja) * 2009-03-27 2010-10-14 Oki Semiconductor Co Ltd 半導体装置の製造方法
WO2011111754A1 (ja) * 2010-03-09 2011-09-15 大学共同利用機関法人 高エネルギー加速器研究機構 半導体装置及び半導体装置の製造方法
JP6110081B2 (ja) * 2012-06-21 2017-04-05 ラピスセミコンダクタ株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751041A (en) * 1995-10-23 1998-05-12 Denso Corporataion Semiconductor integrated circuit device
CN100562988C (zh) * 2005-05-11 2009-11-25 先进微装置公司 绝缘体上半导体装置的制造方法

Also Published As

Publication number Publication date
US20180138232A1 (en) 2018-05-17
WO2011111754A1 (ja) 2011-09-15
US20160190203A1 (en) 2016-06-30
US8963246B2 (en) 2015-02-24
US9899448B2 (en) 2018-02-20
US20150126002A1 (en) 2015-05-07
US10622263B2 (en) 2020-04-14
US20130043537A1 (en) 2013-02-21
US9318391B2 (en) 2016-04-19
JPWO2011111754A1 (ja) 2013-06-27
CN102792444A (zh) 2012-11-21
JP5721147B2 (ja) 2015-05-20

Similar Documents

Publication Publication Date Title
CN102792444B (zh) 半导体装置及半导体装置的制造方法
JPH08250728A (ja) 電界効果型半導体装置及びその製造方法
JP6517380B2 (ja) 表面荷電抑制を有するＰｉＮダイオード構造
US20130011955A1 (en) Method for manufacturing energy ray detection device
US10658418B2 (en) Semiconductor device and method of manufacturing thereof
JP6142984B2 (ja) ２重ウエル構造ｓｏｉ放射線センサおよびその製造方法
JP6202515B2 (ja) 半導体装置の製造方法
US8383445B2 (en) Method and device for CMOS image sensing with multiple gate oxide thicknesses
JP5839917B2 (ja) 半導体装置およびその製造方法
CN102165590A (zh) 晶体管、具有晶体管的图像传感器及其制造方法
JP6463407B2 (ja) 半導体装置
JP6108451B2 (ja) 半導体装置およびその製造方法
JP6161454B2 (ja) 光電変換装置、その製造方法及びカメラ
US7329556B2 (en) High-sensitivity image sensor and fabrication method thereof
WO2023233833A1 (ja) 半導体イメージセンサ装置
CN112466953B (zh) 一种h型体接触soi mosfet器件及其制作方法
JP2005032945A (ja) 半導体装置及びその製造方法
JPH05102476A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant