[go: up one dir, main page]

CN102790012A - 阵列基板的制造方法及阵列基板、显示装置 - Google Patents

阵列基板的制造方法及阵列基板、显示装置 Download PDF

Info

Publication number
CN102790012A
CN102790012A CN2012102547358A CN201210254735A CN102790012A CN 102790012 A CN102790012 A CN 102790012A CN 2012102547358 A CN2012102547358 A CN 2012102547358A CN 201210254735 A CN201210254735 A CN 201210254735A CN 102790012 A CN102790012 A CN 102790012A
Authority
CN
China
Prior art keywords
electrode
transparent electrode
metal oxide
layer
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102547358A
Other languages
English (en)
Inventor
崔承镇
金熙哲
宋泳锡
刘聖烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN2012102547358A priority Critical patent/CN102790012A/zh
Publication of CN102790012A publication Critical patent/CN102790012A/zh
Priority to US13/984,090 priority patent/US9040344B2/en
Priority to PCT/CN2012/086597 priority patent/WO2014012334A1/zh
Priority to EP12861051.6A priority patent/EP2876676B1/en
Priority to KR1020137019943A priority patent/KR101522481B1/ko
Priority to JP2015521941A priority patent/JP6129312B2/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例公开一种阵列基板的制造方法及阵列基板、显示装置，属于液晶显示技术领域，用于以降低生产成本；该阵列基板的制造方法，包括薄膜晶体管、第一透明电极和第二透明电极的制作过程；所述第一透明电极和第二透明电极产生多维电场；其中，所述第一透明电极的制作过程包括：形成金属氧化物薄膜，所述金属氧化物薄膜呈半导体特性；通过对部分所述金属氧化物薄膜进行金属化处理形成第一透明电极，未进行所述金属化处理的部分形成半导体有源层。本发明实施例适用于液晶显示器的制造。

Description

阵列基板的制造方法及阵列基板、显示装置
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板的制造方法及阵列基板、显示装置。
背景技术
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)是液晶显示器中的主流产品。
基于高级超维场转换技术(ADvanced Super Dimension Switch，AD-SDS，简称ADS)的TFT-LCD凭借其低功耗、宽视角等特点，应用越来越广泛。ADS技术主要是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
由于ADS型TFT-LCD中，公共电极也是制作在阵列基板上，因此在ADS型TFT-LCD的阵列基板制作工艺中需要额外增加一次形成公共电极的构图工艺。
目前，ADS型TFT-LCD阵列基板的制造过程中通常需要多次构图工艺，而每一次构图工艺中又分别包括成膜、曝光、显影、刻蚀和剥离等工艺。因此，减少构图工艺的次数就意味着能够降低制造成本。
现有技术中公开有通过六次构图工艺制造ADS型TFT-LCD阵列基板(如图1所示)的方法，该方法包括：
步骤1、沉积第一金属薄膜，通过第一次构图工艺形成栅线、栅电极11及公共电极线12。
步骤2、沉积第一绝缘薄膜，半导体薄膜、掺杂半导体薄膜，通过第二次构图工艺形成栅绝缘层13、半导体有源层14(由半导体层和掺杂半导体层构成)。
步骤3、沉积第一透明导电薄膜，通过第三次构图工艺形成板状的像素电极14’。
步骤4、沉积第二金属薄膜，通过第四次构图工艺形成源电极16、漏电极17和数据线。
步骤5、沉积第二绝缘薄膜形成钝化层18，通过第五次构图工艺形成贯穿钝化层18和栅绝缘层13的过孔，露出公共电极线12。
步骤6、沉积第二透明导电薄膜，通过第六次构图工艺形成具有狭缝的公共电极19，该公共电极19通过步骤5形成的过孔，与公共电极线12实现电连接。
这种方法需要6次构图工艺，制造成本仍然较高。为了增强市场竞争力，提高市场占有率，需要进一步减小阵列基板制造过程中构图工艺的次数。
发明内容
本发明的实施例提供一种阵列基板的制造方法及阵列基板、显示装置，用以减少阵列基板制造过程中构图工艺的次数，降低生产成本。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种阵列基板的制造方法，包括薄膜晶体管、第一透明电极和第二透明电极的制作过程；所述第一透明电极和第二透明电极产生多维电场；其特征在于，所述第一透明电极的制作过程包括：
形成金属氧化物薄膜，该金属氧化物薄膜呈半导体特性；
通过对部分所述金属氧化物薄膜进行金属化处理形成第一透明电极，未进行所述金属化处理的部分形成半导体有源层。
一方面，提供一种由上述方法制得的阵列基板，包括薄膜晶体管、第一透明电极和第二透明电极；所述第一透明电极和第二透明电极产生多维电场；其特征在于，
所述薄膜晶体管的半导体有源层和所述第一透明电极是由同一金属氧化薄膜通过一次构图工艺形成的，形成所述第一透明电极的金属氧化物薄膜通过金属化处理，所述半导体有源层上设置有刻蚀阻挡层。
一方面，提供一种显示装置，包括由上述阵列基板。
本发明实施例提供的阵列基板的制造方法及阵列基板、显示装置，通过对部分金属氧化物薄膜进行金属化处理呈现导体特性形成第一透明电极，未进行金属化处理的部分呈现半导体的特性形成半导体有源层。在具有导体特性和半导体特性的同一层金属氧化物薄膜中通过一次构图工艺形成半导体有源层和第一透明电极，省略了单独制备第一透明电极的步骤，降低生产制造成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中阵列基板的结构示意图；
图2为本发明实施例提供的阵列基板的制造方法的流程图；
图3为本发实施例二提供的阵列基板的第一示意图；
图4为本发实施例二提供的阵列基板的第二示意图；
图5为本发实施例二提供的阵列基板的第三示意图；
图6为本发实施例二提供的阵列基板的第四示意图；
图7为本发实施例二提供的阵列基板的第五示意图；
图8为本发实施例二提供的阵列基板的第六示意图；
图9为本发实施例二提供的阵列基板的第七示意图；
图10为本发实施例二提供的阵列基板的第八示意图；
图11为本发实施例二提供的阵列基板的第九示意图；
图12为本发实施例二提供的阵列基板的剖面结构示意图；
图13为本发实施例三提供的阵列基板的第一示意图；
图14为本发实施例三提供的阵列基板的剖面结构示意图；
图15为本发实施例四提供的阵列基板的第一示意图；
图16为本发实施例四提供的阵列基板的剖面结构示意图。
附图标记说明：1-栅线；2-数据线；10-基板，11-栅电极；12-公共电极线；13-栅绝缘层，131-第二过孔；141-半导体有源层；142-源连接电极，143-漏连接电极，14-第一透明电极，140-金属氧化物薄膜；15-刻蚀阻挡层，150-刻蚀阻挡层薄膜；16-源电极；17-漏电极；18-钝化层，181-第一过孔，182-第三过孔；19-第二透明电极；20-第一光刻胶、21-第二光刻胶；22-第三光刻胶。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供的阵列基板的制造方法，包括薄膜晶体管、第一透明电极和第二透明电极的制作过程。该第一透明电极和第二透明电极产生多维电场。其中，该第一透明电极的制作过程包括：
步骤一：形成金属氧化物薄膜，该金属氧化物薄膜呈半导体特性。
步骤二：通过对部分该金属氧化物薄膜进行金属化处理形成第一透明电极，未进行所述金属化处理的部分形成半导体有源层。
进一步地，步骤二中“通过对部分该金属氧化物薄膜进行金属化处理形成第一透明电极”，具体可以包括：通过等离子工艺或退火工艺等对部分该金属氧化物薄膜进行金属化处理形成第一透明电极。
进一步地，在本实施例中，所述第一透明电极为像素电极；或者，所述第一透明电极为公共电极。
本发明实施例提供的阵列基板的制造方法及阵列基板、显示装置，通过对部分金属氧化物薄膜进行金属化处理呈现导体特性形成第一透明电极，未进行金属化处理的部分呈现半导体的特性形成半导体有源层。在具有导体特性和半导体特性的同一层金属氧化物薄膜中通过一次构图工艺形成半导体有源层和第一透明电极，省略了单独制备第一透明电极的步骤，降低生产制造成本。
实施例二
本发明实施例提供的阵列基板的制造方法，如图2所示，该方法具体包括：
S201、在基板上制作栅线、薄膜晶体管的栅电极和栅绝缘层。
示例性的，参照图3，首先采用等离子增强化学气相沉积(PECVD)、磁控溅射、热蒸发或其它成膜方法，在基板10(如玻璃基板或石英基板)上形成第一金属薄膜。其中，该第一金属薄膜可以是钼、铝、铝铷合金、钨、铬、铜等金属形成的单层薄膜，也可以是以上金属多层沉积形成的多层薄膜。在第一金属薄膜上涂覆光刻胶层后，通过掩模板进行曝光、显影、刻蚀和剥离等构图工艺处理，形成如图3所示的栅电极11和图3中未表示的栅线图案。随后，通过化学气相沉积方或蒸镀等方法在基板10、栅线和栅电极11上形成栅绝缘层13。
S202、在形成有栅线、栅电极和栅绝缘层的基板上依次形成金属氧化物薄膜和刻蚀阻挡层薄膜。
示例性的，如图4所示，在形成有栅线、栅电极11和栅绝缘层13的基板10上依次形成金属氧化物薄膜140和刻蚀阻挡层薄膜150。具体可以采用磁控溅射、热蒸发或化学气相沉积等方法形成金属氧化物薄膜140和刻蚀阻挡层薄膜150。具体的，金属氧化物薄膜140可以采用呈半导体特性的透明金属氧化物材料，具体的可以是InGaZnO、InGaO、ITZO、AlZnO等透明金属氧化物材料；刻蚀阻挡层薄膜150可以是致密的氮化硅、氧化硅、氮氧化硅等材料。
S203、通过构图工艺对所述刻蚀阻挡层薄膜进行处理以形成覆盖TFT沟道区域的刻蚀阻挡层的图形。
示例性的，参照图5，在刻蚀阻挡层薄膜150上涂覆第一光刻胶层后，通过掩模板进行曝光、显影处理后，得到如图5所示的保留在TFT沟道区域上的第一光刻胶20，其他区域则无光刻胶。之后，如图6所示，通过刻蚀工艺对没有第一光刻胶20覆盖的刻蚀阻挡层薄膜进行刻蚀，处理后仅保留第一光刻胶20覆盖区域(即TFT沟道区域)的刻蚀阻挡层薄膜，形成覆盖TFT沟道区域的刻蚀阻挡层15的图案，露出刻蚀阻挡层15图案以外的金属氧化物薄膜140。
S204、对外露的金属氧化物薄膜进行金属化处理，形成具有导体特性的金属氧化物薄膜；所述刻蚀阻挡层下未进行所述金属化处理的部分形成半导体有源层。
示例性的，如图7所示，可以通过等离子工艺或退火工艺等对外露的金属氧化物薄膜140进行金属化处理。该步骤可以通过以下三种方式实现。
方式一：将具有图6所示结构的基板置于真空腔室中加热到一定温度，并保持一定时间后在空气中冷却。优选的，该一定温度值可以为200～300℃，保持的一定时间可以为20～40分钟。
方式二：将具有图6所示结构的基板置于还原性气氛中在200～400℃进行热处理。
方式三：将具有图6所示结构的基板置于真空腔室中，采用等离子体处理的方法，一般功率为1500～2500W，压力为1000～2000mtorr，有氢气(H2)等离子体和氧气(O2)等离子体处理两种方法，使用氢气等离子体或氧气等离子体处理时，氢气或氧气的气体流量一般为5000～15000sccm。
通过上述三种方式，可以使被金属化处理的金属氧化物薄膜140的载流子浓度提高，呈现导体特性，可以取代现有的像素电极材料。而刻蚀阻挡层15下未进行金属化处理的金属氧化物薄膜的载流子浓度较低，呈现半导体特性，即为半导体有源层141。
S205、通过构图工艺对所述具有导体特性的金属氧化物薄膜进行处理以形成第一透明电极，和与所述半导体有源层连接的源连接电极、漏连接电极。
示例性的，剥离图7所示的覆盖刻蚀阻挡层15的第一光刻胶20后，再在该基板10上涂覆第二光刻胶层，通过掩模板进行曝光、显影处理后，如图8所示，得到保留在刻蚀阻挡层15之上及其两侧的第二光刻胶21，和保留在具有导体特性的金属氧化物薄膜140上对应第一透明电极区域的第三光刻胶22，其他区域则无光刻胶。之后，如图9所示，通过刻蚀工艺对露出的具有导体特性的金属氧化物薄膜进行刻蚀，形成第一透明电极14，和与所述半导体有源层141连接的源连接电极142、漏连接电极143，最后剥离掉图9中所示的第二光刻胶21、第三光刻胶22。
S206、在形成有半导体有源层、刻蚀阻挡层和第一透明电极的基板上依次形成源电极、漏电极、数据线、钝化层和第二透明电极的图形。
需要说明的是：在本实施例中，是以第一透明电极14作为像素电极即其与漏电极电连接为例进行说明的，但本实施例并不限第一透明电极14必须为像素电极，该第一透明电极14也可以是公共电极。
本步骤中源、漏电极、数据线、钝化层和第二透明电极可以分别通过三次构图工艺形成。
具体的，参见图10，采用现有的成膜方法如磁控溅射或热蒸发等方法在基板10上形成金属薄膜，并通过构图工艺形成与源连接电极142电连接的源电极16，和与漏连接电极143电连接的漏电极17以及数据线(图10中未显示出)的图案。在此，形成源、漏电极和数据线的金属薄膜可以是钼、铝、铝铷合金、钨、铬、铜等金属形成的单层薄膜，也可以是以上金属多层沉积形成的多层薄膜。
接着，如图11所示，再在基板10上通过化学气相沉积或热蒸发等方法制备绝缘薄膜形成钝化层18。其中，该绝缘薄膜可以采用氮化硅、氧化硅或氮氧化硅的单层薄膜，也可以采用上述材料的多层沉积形成的多层薄膜。
最后，如图12所示，通过磁控溅射或热蒸发等方法形成透明导电薄膜，并通过构图工艺形成具有狭缝的第二透明电极19。第一透明电极14与第二透明电极19之间可以形成多维电场。其中，第二透明电极19的材料可以是：ITO、ZnO、InGaZnO、InZnO、InGaO等透明导电材料。
本发明实施例提供的阵列基板的制造方法，通过对部分金属氧化物薄膜进行金属化处理呈现导体特性形成第一透明电极，未进行金属化处理的部分呈现半导体的特性形成半导体有源层。在具有导体特性和半导体特性的同一层金属氧化物薄膜中通过一次构图工艺形成半导体有源层和第一透明电极，省略了单独制备第一透明电极的步骤，降低生产制造成本。
此外，由于金属氧化物半导体材料很容易在水中或空气中被氧化，因而在后续工艺中TFT沟道区域的金属氧化物半导体材料极易在湿法刻蚀时受到破坏，导致TFT特性低下。本发明中对应TFT沟道区域覆盖有刻蚀阻挡层，TFT沟道区域的金属氧化物半导体材料可以在刻蚀阻挡层的保护下避免刻蚀时的破坏，从而能够保证TFT特性，进而确保产品的显示品质。
实施例三
本发明实施例提供的阵列基板的制造方法，基本过程与实施例二类似，可以参照实施例二。
本实施例与实施例二的不同在于，相对实施例二的S201，本实施例的S201′包括：如图13所示，在基板10上形成栅线(图13中未表示)、栅电极11的同时，还形成公共电极线12，之后，再在基板10上形成栅绝缘层13。
进一步的，公共电极线12与栅电极11和栅线可以通过一次构图工艺形成。
形成栅线、栅电极及公共电极线之后的步骤与实施例二的步骤S202-S205相同，不再赘述。
在形成有半导体有源层、刻蚀阻挡层和第一透明电极的基板上形成源电极、漏电极、数据线、钝化层和第二透明电极的图形，相对实施例二的S206，本实施例的S206′包括：参照图14，在形成有半导体有源层141、刻蚀阻挡层15和第一透明电极14的基板上依次形成源电极16、与第一透明电极14电连接的漏电极17和数据线。然后再在形成有数据线、源电极16和漏电极17的基板上形成包含第一过孔181的钝化层18，该第一过孔181贯穿钝化层18和栅绝缘层13，露出公共电极线12。接着，再在钝化层18上制作第二透明电极19，该第二透明电极19通过第一过孔181与公共电极线12电连接，该第二透明电极19为具有狭缝的透明电极，第一透明电极14和具有狭缝的第二透明电极19形成多维电场。
因此，在本实施例中，第一透明电极14为像素电极，与漏电极17直接接触实现电连接；第二透明电极19为公共电极，通过第一过孔181与公共电极线12电连接。
本发明实施例提供的阵列基板的制造方法，通过对部分金属氧化物薄膜进行金属化处理呈现导体特性形成第一透明电极，未进行金属化处理的部分呈现半导体的特性形成半导体有源层。在具有导体特性和半导体特性的同一层金属氧化物薄膜中通过一次构图工艺形成半导体有源层和第一透明电极，省略了单独制备第一透明电极的步骤，降低生产制造成本。同时，将公共电极与公共电极线电连接，可大幅降低公共电极的电阻，随着面板尺寸的增大，公共电极的电阻可导致画面延迟或显示异常等问题，通过上述第一过孔公共电极与公共电极线直接实现电连接，可以彻底解决上述问题。
此外，由于金属氧化物半导体材料很容易在水中或空气中被氧化，因而在后续工艺中TFT沟道区域的金属氧化物半导体材料极易在湿法刻蚀时受到破坏导致TFT特性低下。本发明中对应TFT沟道区域覆盖有刻蚀阻挡层，TFT沟道区域的金属氧化物半导体材料可以在刻蚀阻挡层的保护下避免刻蚀时的破坏，从而能够保证TFT特性，进而确保产品的显示品质。
实施例四
本发明实施例提供的阵列基板的制造方法，基本过程与实施例二类似，可以参照实施例二。
本实施例与实施例二的不同在于，相对实施例二的步骤S201，本实施例的S201″包括：如图15所示，在基板10上形成栅线(图15中未表示)、栅电极11和公共电极线12、以及栅绝缘层13。之后，再在栅绝缘层13上形成第二过孔131，该第二过孔131露出公共电极线12，用以连接后续工艺形成的第一透明电极14和公共电极线12。
之后的步骤与实施例二的步骤S202-S204类似，参照图16，本实施例中的第一透明电极14通过第二过孔131与公共电极线12连接。
相对于实施例二的步骤S205，本实施例的步骤S205″包括：参照图16，通过构图工艺对所述形成导体特性的金属氧化物薄膜进行处理以形成第一透明电极14，和与所述半导体有源层141连接的源连接电极142、漏连接电极143。其中，第一透明电极14通过第二过孔131和公共电极线12电连接。
相对实施例二的步骤S206，本实施例的步骤S206″包括：参照16，在形成有半导体有源层141、刻蚀阻挡层15和第一透明电极14’的基板10上依次形成源电极16、漏电极17、数据线(图16中未表示)后，再在其上形成含有第三过孔182的钝化层18，该第三过孔182贯穿所述钝化层18，露出漏电极17。接着，在形成有第三过孔182的钝化层18上制作第二透明电极19，该第二透明电极19通过第三过孔182与漏电极17电连接。
因此，在本实施例中，第一透明电极14为公共电极，通过栅绝缘层13上的第二过孔131与公共电极线12电连接。第二透明电极19为像素电极，通过钝化层18上的第三过孔182与漏电极17电连接。
本发明实施例提供的阵列基板的制造方法，通过对部分金属氧化物薄膜进行金属化处理呈现导体特性形成第一透明电极，未进行金属化处理的部分呈现半导体的特性形成半导体有源层。在具有导体特性和半导体特性的同一层金属氧化物薄膜中通过一次构图工艺形成半导体有源层和第一透明电极，省略了单独制备第一透明电极的步骤，降低生产制造成本。同时，将公共电极与公共电极线电连接，可大幅降低公共电极的电阻，随着面板尺寸的增大，公共电极的电阻可导致画面延迟或显示异常等问题，通过上述第一过孔公共电极与公共电极线直接实现电连接，可以彻底解决上述问题。
此外，由于金属氧化物半导体材料很容易在水中或空气中被氧化，因而在后续工艺中TFT沟道区域的金属氧化物半导体材料极易在湿法刻蚀时受到破坏导致TFT特性低下。本发明中对应TFT沟道区域覆盖有刻蚀阻挡层，TFT沟道区域的金属氧化物半导体材料可以在刻蚀阻挡层的保护下避免刻蚀时的破坏，从而能够保证TFT特性，进而确保产品的显示品质。
实施例五
本发明实施例提供的利用上述各个实施例说明的阵列基板的制造方法制得的阵列基板，包括薄膜晶体管、第一透明电极和第二透明电极；所述第一透明电极和第二透明电极产生多维电场；所述薄膜晶体管的半导体有源层和所述第一透明电极是由同一金属氧化薄膜通过一次构图工艺形成的，其中，所述第所述第一透明电极有所述金属氧化物薄膜通过金属化处理得到，所述半导体有源层由未被金属化处理的金属氧化物薄膜形成。
需要说明的是，上述各个实施例中是以像素电极和公共电极异层设置的阵列基板为例进行的说明。可以理解的是，以上实施例中像素电极和公共电极同层设置在阵列基板上时，也可以通过构图工艺、金属化处理等在一层金属氧化物薄膜上形成有源层、像素电极和公共电极的图案。因此，本发明实施例提供的阵列基板通过适当的变形也可以适用于IPS(平面内开关)型和AD-SDS型的TFT阵列基板。
本发明实施例提供的阵列基板，通过对部分金属氧化物薄膜进行金属化处理呈现导体特性形成第一透明电极，未进行金属化处理的部分呈现半导体的特性形成半导体有源层。在具有导体特性和半导体特性的同一层金属氧化物薄膜中通过一次构图工艺形成半导体有源层和第一透明电极，省略了单独制备第一透明电极的步骤，降低生产制造成本。
实施例六
本发明实施例提供的显示装置包括实施例五所述的阵列基板，该阵列基板由上述实施一至实施例四中任意一种阵列基板的制作方法制得。该阵列基板包括薄膜晶体管、第一透明电极和第二透明电极；所述第一透明电极和第二透明电极产生多维电场；所述薄膜晶体管的半导体有源层和所述第一透明电极是由同一金属氧化薄膜通过一次构图工艺形成的，其中，所述第一透明电极由该金属氧化物薄膜通过金属化处理得到，所述半导体有源层由未被金属化处理的金属氧化物薄膜形成。
本发明实施例提供的显示装置，在其阵列基板上通过对部分金属氧化物薄膜进行金属化处理呈现导体特性形成第一透明电极，未进行金属化处理的部分呈现半导体的特性形成半导体有源层。在具有导体特性和半导体特性的同一层金属氧化物薄膜中通过一次构图工艺形成半导体有源层和第一透明电极，省略了单独制备第一透明电极的步骤，降低生产制造成本。
需要说明的是本发明所提供的显示装置可以为：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板的制造方法，包括薄膜晶体管、第一透明电极和第二透明电极的制作过程；所述第一透明电极和第二透明电极产生多维电场；其特征在于，所述第一透明电极的制作过程包括：
形成金属氧化物薄膜，所述金属氧化物薄膜呈半导体特性；
通过对部分所述金属氧化物薄膜进行金属化处理形成第一透明电极，未进行所述金属化处理的部分金属氧化物薄膜形成半导体有源层。
2.根据权利要求1所述的方法，其特征在于，所述制造方法具体包括：
在形成有栅线、栅电极和栅绝缘层的基板上依次形成金属氧化物薄膜和刻蚀阻挡层薄膜；
通过构图工艺对所述刻蚀阻挡层薄膜进行处理以形成覆盖TFT沟道区域的刻蚀阻挡层的图形；
对外露的金属氧化物薄膜进行金属化处理，形成具有导体特性的金属氧化物薄膜；所述刻蚀阻挡层下未进行所述金属化处理的部分形成半导体有源层；
通过构图工艺对所述具有导体特性的金属氧化物薄膜进行处理以形成第一透明电极，和与所述半导体有源层连接的源连接电极、漏连接电极；
在形成有所述半导体有源层、刻蚀阻挡层和第一透明电极的基板上形成源电极、漏电极、数据线、钝化层和第二透明电极的图形，其中，所述源电极与所述源连接电极电连接，所述漏电极与所述漏连接电极电连接。
3.根据权利要求2所述的方法，其特征在于，
在形成有栅线、栅电极和栅绝缘层的基板上依次形成金属氧化物薄膜和刻蚀阻挡层薄膜之前，还包括：在基板上形成栅线、栅电极、公共电极线；再在所述基板、所述栅线、所述栅电极、所述公共电极线上形成栅绝缘层；
在形成有半导体有源层、刻蚀阻挡层和第一透明电极的基板上形成源电极、漏电极、数据线、钝化层和第二透明电极的图形，包括：在形成有半导体有源层、刻蚀阻挡层和第一透明电极的基板上形成数据线、源电极、和与所述第一透明电极电连接的漏电极；再在形成有所述数据线、所述源电极和所述漏电极的基板上形成含有第一过孔的钝化层，所述第一过孔贯穿所述钝化层和所述栅绝缘层，露出所述公共电极线；再在所述钝化层上形成第二透明电极，所述第二透明电极通过所述第一过孔和所述公共电极线电连接。
4.根据权利要求2所述的方法，其特征在于，
在形成有栅线、栅电极和栅绝缘层的基板上依次形成金属氧化物薄膜和刻蚀阻挡层薄膜之前，还包括：在基板上形成栅线、栅电极、公共电极线、以及栅绝缘层；所述栅绝缘层上形成有第二过孔，所述第二过孔用以连接所述第一透明电极与所述公共电极线；
在形成有半导体有源层、刻蚀阻挡层和第一透明电极的基板上形成源电极、漏电极、数据线、钝化层和第二透明电极的图形，包括：在形成有所述半导体有源层、所述刻蚀阻挡层和所述第一透明电极的基板上形成源电极、漏电极和数据线；再在形成有所述数据线、所述源电极和所述漏电极的基板上形成含有第三过孔的钝化层，所述第三过孔贯穿所述钝化层，露出所述漏电极；在所述钝化层上形成第二透明电极，所述第二透明电极通过所述第三过孔和所述漏电极电连接。
5.根据权利要求1所述的方法，其特征在于，所述通过对部分所述金属氧化物薄膜进行金属化处理形成第一透明电极，具体包括：
通过等离子工艺或退火工艺对部分所述金属氧化物薄膜进行金属化处理形成第一透明电极。
6.根据权利要求5所述的方法，其特征在于，所述第一透明电极为像素电极；或者，所述第一透明电极为公共电极。
7.根据权利要求1～6中任一项所述的方法，其特征在于，所述金属氧化物薄膜采用呈半导体特性的透明金属氧化物材料。
8.根据权利要求7所述的方法，其特征在于，所述金属氧化物薄膜为InGaZnO、InGaO、ITZO、AlZnO。
9.一种阵列基板，其特征在于，由上述权利要求1～8任一方法制得。
10.一种显示装置，所述显示装置包括上述权利要求9所述的阵列基板。
CN2012102547358A 2012-07-20 2012-07-20 阵列基板的制造方法及阵列基板、显示装置 Pending CN102790012A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN2012102547358A CN102790012A (zh) 2012-07-20 2012-07-20 阵列基板的制造方法及阵列基板、显示装置
US13/984,090 US9040344B2 (en) 2012-07-20 2012-12-13 Method for fabricating array substrate, array substrate and display device
PCT/CN2012/086597 WO2014012334A1 (zh) 2012-07-20 2012-12-13 阵列基板的制造方法及阵列基板、显示装置
EP12861051.6A EP2876676B1 (en) 2012-07-20 2012-12-13 Manufacturing method of array substrate and array substrate and display device
KR1020137019943A KR101522481B1 (ko) 2012-07-20 2012-12-13 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
JP2015521941A JP6129312B2 (ja) 2012-07-20 2012-12-13 アレイ基板の製造方法、アレイ基板及び表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012102547358A CN102790012A (zh) 2012-07-20 2012-07-20 阵列基板的制造方法及阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN102790012A true CN102790012A (zh) 2012-11-21

Family

ID=47155382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102547358A Pending CN102790012A (zh) 2012-07-20 2012-07-20 阵列基板的制造方法及阵列基板、显示装置

Country Status (6)

Country Link
US (1) US9040344B2 (zh)
EP (1) EP2876676B1 (zh)
JP (1) JP6129312B2 (zh)
KR (1) KR101522481B1 (zh)
CN (1) CN102790012A (zh)
WO (1) WO2014012334A1 (zh)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021959A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103021939A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103208506A (zh) * 2013-03-28 2013-07-17 京东方科技集团股份有限公司 阵列基板、显示装置及制作方法
CN103258827A (zh) * 2013-04-28 2013-08-21 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103474439A (zh) * 2013-09-26 2013-12-25 合肥京东方光电科技有限公司 一种显示装置、阵列基板及其制作方法
WO2014012334A1 (zh) * 2012-07-20 2014-01-23 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
CN103777395A (zh) * 2014-01-27 2014-05-07 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103901687A (zh) * 2014-02-20 2014-07-02 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104269414A (zh) * 2014-09-25 2015-01-07 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN104795407A (zh) * 2015-04-23 2015-07-22 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN104966698A (zh) * 2015-07-16 2015-10-07 深圳市华星光电技术有限公司 阵列基板、阵列基板的制造方法及显示装置
CN105093763A (zh) * 2015-08-19 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN105633016A (zh) * 2016-03-30 2016-06-01 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN105810689A (zh) * 2016-03-31 2016-07-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105974699A (zh) * 2016-06-29 2016-09-28 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
WO2017020322A1 (zh) * 2015-07-31 2017-02-09 深圳市华星光电技术有限公司 一种ffs阵列基板及其制造方法和显示装置
CN107154409A (zh) * 2017-05-27 2017-09-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN107634034A (zh) * 2017-09-15 2018-01-26 惠科股份有限公司 主动阵列开关的制造方法
WO2018081953A1 (en) * 2016-11-02 2018-05-11 Boe Technology Group Co., Ltd. Array substrate, display panel and display apparatus having the same, and fabricating method thereof
JP2018195832A (ja) * 2013-01-30 2018-12-06 株式会社半導体エネルギー研究所 半導体装置
CN110610949A (zh) * 2019-10-23 2019-12-24 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
US20210341803A1 (en) * 2015-12-14 2021-11-04 Lg Display Co., Ltd. Thin Film Transistor Substrate
US11226517B2 (en) 2013-08-28 2022-01-18 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a common electrode having an opening with first and second regions disconnected from each other and an entire region of each of a first and a second semiconductor film overlaps with a scan line
JP2022176196A (ja) * 2013-03-28 2022-11-25 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649606B (zh) 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
CN103646966B (zh) * 2013-12-02 2016-08-31 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法、显示装置
JP6436660B2 (ja) 2014-07-07 2018-12-12 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
KR102224457B1 (ko) * 2014-08-06 2021-03-09 엘지디스플레이 주식회사 표시장치와 그 제조 방법
CN104299915B (zh) * 2014-10-21 2017-03-22 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
CN104409418B (zh) * 2014-11-13 2018-02-13 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制备方法、显示装置
JP6501514B2 (ja) * 2014-12-24 2019-04-17 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP6478819B2 (ja) * 2015-06-04 2019-03-06 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN105226015B (zh) * 2015-09-28 2018-03-13 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN106876413A (zh) * 2017-03-17 2017-06-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
WO2019173006A1 (en) * 2018-03-09 2019-09-12 Applied Materials, Inc. High pressure annealing process for metal containing materials
CN113871401B (zh) * 2021-09-24 2025-02-14 Tcl华星光电技术有限公司 薄膜晶体管、显示面板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459657A (zh) * 2002-04-04 2003-12-03 Nec液晶技术株式会社 平面内开关模式有源矩阵型液晶显示器件及其制造方法
CN102156368A (zh) * 2011-01-18 2011-08-17 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
CN102156369A (zh) * 2011-01-18 2011-08-17 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
CN102157564A (zh) * 2011-01-18 2011-08-17 上海交通大学 顶栅金属氧化物薄膜晶体管的制备方法
CN202126557U (zh) * 2011-06-29 2012-01-25 京东方科技集团股份有限公司 一种阵列基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR100916603B1 (ko) * 2002-12-09 2009-09-14 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2007334317A (ja) * 2006-05-16 2007-12-27 Semiconductor Energy Lab Co Ltd 液晶表示装置及び半導体装置
JP5348132B2 (ja) * 2008-04-16 2013-11-20 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
JP5258467B2 (ja) * 2008-09-11 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
TWI396314B (zh) * 2009-07-27 2013-05-11 Au Optronics Corp 畫素結構、有機電激發光顯示單元及其製造方法
WO2011024704A1 (ja) * 2009-08-28 2011-03-03 株式会社アルバック 配線層、半導体装置、液晶表示装置
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR101840623B1 (ko) * 2009-12-04 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이를 포함하는 전자 기기
TWI412828B (zh) * 2010-05-31 2013-10-21 Au Optronics Corp 顯示面板
JP5701539B2 (ja) * 2010-08-25 2015-04-15 富士フイルム株式会社 酸化物半導体薄膜およびその製造方法、並びに薄膜トランジスタ、薄膜トランジスタを備えた装置
CN102135691B (zh) * 2010-09-17 2012-05-23 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
CN102315167B (zh) * 2011-09-07 2013-09-25 信利半导体有限公司 广视角液晶显示器阵列基板制作方法
CN102790012A (zh) 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459657A (zh) * 2002-04-04 2003-12-03 Nec液晶技术株式会社 平面内开关模式有源矩阵型液晶显示器件及其制造方法
CN102156368A (zh) * 2011-01-18 2011-08-17 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
CN102156369A (zh) * 2011-01-18 2011-08-17 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
CN102157564A (zh) * 2011-01-18 2011-08-17 上海交通大学 顶栅金属氧化物薄膜晶体管的制备方法
CN202126557U (zh) * 2011-06-29 2012-01-25 京东方科技集团股份有限公司 一种阵列基板

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9040344B2 (en) 2012-07-20 2015-05-26 Boe Technology Group Co., Ltd. Method for fabricating array substrate, array substrate and display device
WO2014012334A1 (zh) * 2012-07-20 2014-01-23 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
CN103021959A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103021939A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103021959B (zh) * 2012-11-30 2014-09-17 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
JP2018195832A (ja) * 2013-01-30 2018-12-06 株式会社半導体エネルギー研究所 半導体装置
US11990551B2 (en) 2013-03-28 2024-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2014153870A1 (zh) * 2013-03-28 2014-10-02 京东方科技集团股份有限公司 阵列基板、显示装置及制作方法
CN103208506A (zh) * 2013-03-28 2013-07-17 京东方科技集团股份有限公司 阵列基板、显示装置及制作方法
JP2022176196A (ja) * 2013-03-28 2022-11-25 株式会社半導体エネルギー研究所 表示装置
US9698165B2 (en) 2013-04-28 2017-07-04 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, and display device comprising array substrate
CN103258827A (zh) * 2013-04-28 2013-08-21 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP2016520205A (ja) * 2013-04-28 2016-07-11 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． アレイ基板およびその製作方法、当該アレイ基板を備える表示装置
CN103258827B (zh) * 2013-04-28 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US11675236B2 (en) 2013-08-28 2023-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a scan line that overlaps an entire region of a semiconductor film having a channel formation region
US11226517B2 (en) 2013-08-28 2022-01-18 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a common electrode having an opening with first and second regions disconnected from each other and an entire region of each of a first and a second semiconductor film overlaps with a scan line
DE102014216938B4 (de) 2013-08-28 2025-01-09 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
US11460737B2 (en) 2013-08-28 2022-10-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device comprising a scan line that overlaps an entire region of a first semiconductor film and a second semiconductor film
CN103474439A (zh) * 2013-09-26 2013-12-25 合肥京东方光电科技有限公司 一种显示装置、阵列基板及其制作方法
WO2015043078A1 (zh) * 2013-09-26 2015-04-02 合肥京东方光电科技有限公司 阵列基板及其制作方法和显示装置
CN103474439B (zh) * 2013-09-26 2016-08-24 合肥京东方光电科技有限公司 一种显示装置、阵列基板及其制作方法
WO2015109776A1 (zh) * 2014-01-27 2015-07-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9465269B2 (en) 2014-01-27 2016-10-11 Boe Technology Group Co., Ltd. Display array substrate having insulation element between transparent electrodes
CN103777395A (zh) * 2014-01-27 2014-05-07 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103901687A (zh) * 2014-02-20 2014-07-02 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104269414A (zh) * 2014-09-25 2015-01-07 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
US20160268317A1 (en) * 2014-09-25 2016-09-15 Boe Technology Group Co., Ltd. Array Substrate, Manufacturing Method Thereof and Display Device
CN104269414B (zh) * 2014-09-25 2018-03-09 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
US9786696B2 (en) * 2014-09-25 2017-10-10 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof and display device
WO2016169355A1 (zh) * 2015-04-23 2016-10-27 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
US10192907B2 (en) 2015-04-23 2019-01-29 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display panel and display device
CN104795407A (zh) * 2015-04-23 2015-07-22 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN104795407B (zh) * 2015-04-23 2016-02-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN104966698A (zh) * 2015-07-16 2015-10-07 深圳市华星光电技术有限公司 阵列基板、阵列基板的制造方法及显示装置
WO2017008347A1 (zh) * 2015-07-16 2017-01-19 深圳市华星光电技术有限公司 阵列基板、阵列基板的制造方法及显示装置
CN104966698B (zh) * 2015-07-16 2018-07-17 深圳市华星光电技术有限公司 阵列基板、阵列基板的制造方法及显示装置
WO2017020322A1 (zh) * 2015-07-31 2017-02-09 深圳市华星光电技术有限公司 一种ffs阵列基板及其制造方法和显示装置
CN105093763A (zh) * 2015-08-19 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法、液晶显示面板及显示装置
US11899319B2 (en) * 2015-12-14 2024-02-13 Lg Display Co., Ltd. Thin film transistor substrate including multi-level transparent electrodes having slits
US20210341803A1 (en) * 2015-12-14 2021-11-04 Lg Display Co., Ltd. Thin Film Transistor Substrate
CN105633016B (zh) * 2016-03-30 2019-04-02 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN105633016A (zh) * 2016-03-30 2016-06-01 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN105810689B (zh) * 2016-03-31 2019-04-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105810689A (zh) * 2016-03-31 2016-07-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2018000481A1 (zh) * 2016-06-29 2018-01-04 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN105974699B (zh) * 2016-06-29 2019-05-28 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
US10139690B2 (en) 2016-06-29 2018-11-27 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate and manufacture method thereof, liquid crystal display panel
CN105974699A (zh) * 2016-06-29 2016-09-28 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
US10475822B2 (en) 2016-11-02 2019-11-12 Boe Technology Group Co., Ltd. Array substrate, display panel and display apparatus having the same, and fabricating method thereof
CN108886042A (zh) * 2016-11-02 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示设备
WO2018081953A1 (en) * 2016-11-02 2018-05-11 Boe Technology Group Co., Ltd. Array substrate, display panel and display apparatus having the same, and fabricating method thereof
CN107154409A (zh) * 2017-05-27 2017-09-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN107634034A (zh) * 2017-09-15 2018-01-26 惠科股份有限公司 主动阵列开关的制造方法
CN110610949A (zh) * 2019-10-23 2019-12-24 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板

Also Published As

Publication number Publication date
JP2015529012A (ja) 2015-10-01
EP2876676B1 (en) 2019-02-06
JP6129312B2 (ja) 2017-05-17
KR101522481B1 (ko) 2015-05-21
KR20140037808A (ko) 2014-03-27
EP2876676A4 (en) 2016-11-30
US20140167031A1 (en) 2014-06-19
EP2876676A1 (en) 2015-05-27
WO2014012334A1 (zh) 2014-01-23
US9040344B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
CN102790012A (zh) 阵列基板的制造方法及阵列基板、显示装置
CN103715094B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
CN110164873B (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
CN103489877B (zh) 阵列基板及其制造方法和显示装置
US10651204B2 (en) Array substrate, its manufacturing method and display device
CN102709234B (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
US10663820B2 (en) Display substrate, its manufacturing method, and display device
CN104317097A (zh) 一种coa基板及其制作方法和显示装置
CN109037346A (zh) 薄膜晶体管、显示基板及其制作方法、显示装置
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2016165517A1 (zh) 阵列基板及其制作方法和显示面板
CN105304646A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN108646487A (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
CN104867877A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN103474439A (zh) 一种显示装置、阵列基板及其制作方法
CN105097950A (zh) 薄膜晶体管及制作方法、阵列基板、显示装置
US9165954B2 (en) Array substrate and method for manufacturing the same, and display device
CN104681626A (zh) 氧化物薄膜晶体管及其制作方法、阵列基板
US9685463B2 (en) Array substrate, its manufacturing method, display panel and display device
WO2016000363A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
US9515101B2 (en) Array substrate and method for manufacturing the same, and display device
CN103558722B (zh) 阵列基板及其制作方法、显示装置
CN102830531B (zh) Tft阵列基板、制造方法及液晶显示装置
CN105590895A (zh) 显示面板的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20121121