CN102737997A - 半导体器件的制作方法 - Google Patents
半导体器件的制作方法 Download PDFInfo
- Publication number
- CN102737997A CN102737997A CN201110086842XA CN201110086842A CN102737997A CN 102737997 A CN102737997 A CN 102737997A CN 201110086842X A CN201110086842X A CN 201110086842XA CN 201110086842 A CN201110086842 A CN 201110086842A CN 102737997 A CN102737997 A CN 102737997A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- hard mask
- mask layer
- lightly doped
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 112
- 238000002360 preparation method Methods 0.000 title abstract 2
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 238000000034 method Methods 0.000 claims abstract description 59
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 64
- 239000000377 silicon dioxide Substances 0.000 claims description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 230000012010 growth Effects 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 8
- 238000002347 injection Methods 0.000 abstract description 3
- 239000007924 injection Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 59
- 150000002500 ions Chemical class 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000009647 facial growth Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005200 wet scrubbing Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体器件的制作方法，该方法包括：在半导体衬底表面形成一沟槽，在所述沟槽中形成栅极结构，且所述栅极结构的上表面高于半导体衬底的表面；向半导体衬底进行轻掺杂漏注入，在栅极结构两侧的半导体衬底上形成轻掺杂漏极和轻掺杂源极。采用本发明公开的方法，当轻掺杂漏极和轻掺杂源极的深度较大时，能够避免加剧器件的短沟道效应甚至避免栅极下方的沟道消失。
Description
技术领域
本发明涉及半导体技术，特别涉及一种半导体器件的制作方法。
背景技术
图1～图4为现有技术中半导体器件的制作方法的过程剖面示意图，该方法主要包括：
步骤101，参见图1，提供一半导体衬底1001，在半导体衬底1001表面生长栅氧化层1002，并沉积多晶硅1003，然后对多晶硅1003和栅氧化层1002进行刻蚀形成栅极结构。
在本步骤中，首先进行栅氧化层1002的生长；然后，可通过化学气相沉积工艺，在晶片表面沉积一层多晶硅1003，厚度约为500～2000埃；之后，对多晶硅1003和栅氧化层1002进行刻蚀，制作出栅极结构，所述栅极结构包括由多晶硅1003构成的栅极和位于栅极下方的栅氧化层1002。
步骤102，参见图2，向半导体衬底1001进行轻掺杂漏(LDD)注入，在栅极结构两侧的半导体衬底1001上形成轻掺杂漏极1004和轻掺杂源极1005。
在半导体器件微型化、高密度化、高速化和系统集成化等需求的推动下，栅极结构的宽度不断减小，其下方的沟道长度也不断减小，然而漏端的电压并没有显著减小，这就造成了在漏端的电场的增加，使得附近的电荷具有较大的能量，这些热载流子有可能穿越栅氧化层，引起了漏电流的增加，因此，需要采用一些手段来降低漏端热载流子出现的可能性，如LDD注入。
步骤103，参见图3，在半导体衬底1001表面依次沉积二氧化硅(SiO2)和氮化硅(SiN)，然后采用干法刻蚀工艺刻蚀晶片表面的氮化硅，形成第二侧壁层1006，采用湿法刻蚀工艺刻蚀晶片表面的二氧化硅，形成第一侧壁层1007。
第一侧壁层1007和第二侧壁层1006共同构成半导体器件的侧壁层，可用于防止后续进行源漏注入时过于接近沟道以致发生源漏穿通，即注入的杂质发生扩散从而使源极和漏极相连，泄漏电流急剧增加。
另外，在现有技术中可能还包括形成侧壁层的其他方法，例如：侧壁层还有可能是NON结构，也就是说侧壁层包括：第一侧壁层、第二侧壁层和第三侧壁层，其中，第一侧壁层和第三侧壁层为氮化硅，第二侧壁层是二氧化硅，形成方法为：在沉积氮化硅，然后采用干法刻蚀工艺刻蚀氮化硅，刻蚀后的氮化硅覆盖栅极结构表面，形成第三侧壁层；依次沉积二氧化硅和氮化硅，采用干法刻蚀工艺刻蚀氮化硅，采用湿法刻蚀工艺刻蚀二氧化硅，刻蚀后的氮化硅和二氧化硅覆盖在第三侧壁层表面，形成第一侧壁层和第二侧壁层，第一侧壁层为刻蚀后的氮化硅，第二侧壁层为刻蚀后的二氧化硅。
步骤104，参见图4，向半导体衬底1001进行离子注入，从而形成漏极1008和源极1009。
需要说明的是，由于第一侧壁层1007和第二侧壁层1006可作为栅极结构的保护层，因此注入的离子难以进入栅极，从而仅对栅极两侧的半导体衬底1001实现了注入，并最终形成漏极1008和源极1009。
至此，本流程结束。
本领域技术人员能够理解：当轻掺杂漏极1004和轻掺杂源极1005的深度越小时，则轻掺杂漏串联电阻(LDD extension resistance)越大，反之，当轻掺杂漏极1004和轻掺杂源极1005的深度越大时，则轻掺杂漏串联电阻越小，其中，轻掺杂漏串联电阻是指轻掺杂漏极1004或轻掺杂源极1005的电阻。在实际应用中，当轻掺杂漏串联电阻越大时，则所制成的半导体器件的驱动电流越小，如果标准的驱动电流是一定的，则达到标准的驱动电流需要的半导体器件的数量越多，增加了半导体器件的制作成本。例如，假设标准的驱动电流为I，如果所制成的半导体器件的驱动电流为I/10，则需要10个半导体器件，但是，如果所制成的半导体器件的驱动电流为I/2，则仅需要2个半导体器件。因此，从节约成本的角度考虑，在上述步骤102中，当进行LDD注入时，我们总期望轻掺杂漏极1004和轻掺杂源极1005的深度尽可能大，以减少轻掺杂漏串联电阻。
从理论上来讲，可以采用增加LDD注入的能量和剂量等方式来尽量增大轻掺杂漏极1004和轻掺杂源极1005的深度，但是，这种方式不仅能够增加轻掺杂漏极1004和轻掺杂源极1005的深度，而且还会导致轻掺杂漏极1004和轻掺杂源极1005的离子浓度比较大而加剧离子的扩散运动的速率和范围，从而增加轻掺杂漏极1004和轻掺杂源极1005的宽度，使得轻掺杂漏极1004和轻掺杂源极1005在栅极下方距离减小，这会加剧器件的短沟道效应，所述短沟道效应的表现为器件的泄漏电流增加。如果轻掺杂漏极1004和轻掺杂源极1005相连，则栅极下方的沟道会消失，器件失去正常的性能。
可见，在现有技术中，当轻掺杂漏极1004和轻掺杂源极1005的深度较大时，虽然能够串联电阻，但同时也加剧了器件的短沟道效应，严重时有可能使得栅极下方的沟道消失。
发明内容
有鉴于此，本发明提供一种半导体器件的制作方法，当轻掺杂漏极和轻掺杂源极的深度较大时，能够避免加剧器件的短沟道效应甚至避免栅极下方的沟道消失。
为实现上述发明目的，本发明的技术方案是这样实现的：
一种半导体器件的制作方法，该方法包括：
在半导体衬底表面形成一沟槽，在所述沟槽中形成栅极结构，且所述栅极结构的上表面高于半导体衬底的表面；
向半导体衬底进行轻掺杂漏LDD注入，在栅极结构两侧的半导体衬底上形成轻掺杂漏极和轻掺杂源极。
所述在半导体衬底表面形成沟槽的方法包括：
在所述半导体衬底表面形成硬掩膜层；
对所述硬掩膜层进行刻蚀，在硬掩膜层中形成一开口，所述开口暴露出半导体衬底；
以刻蚀后的所述硬掩膜层作为掩膜对半导体衬底进行刻蚀，在半导体衬底中形成一沟槽。
所述在沟槽中形成栅极结构的方法包括：
生长栅氧化层，所述栅氧化层覆盖所述半导体衬底的沟槽底部和侧壁；
沉积多晶硅，所沉积的多晶硅填充于所述半导体衬底的沟槽中、所述硬掩膜层的开口中、以及覆盖在所述硬掩膜层的上表面；
采用化学机械研磨CMP工艺将所述多晶硅研磨至所述硬掩膜层的上表面；
将所述硬掩膜层去除。
形成轻掺杂漏极和轻掺杂源极之后，该方法进一步包括：
在栅极结构两侧形成侧壁层；
向半导体衬底进行离子注入，在侧壁层两侧的半导体衬底上形成漏极和源极。
所述硬掩膜层为二氧化硅；
则所述在半导体表面形成硬掩膜层的方法为：在半导体衬底之上沉积二氧化硅；
则所述将硬掩膜层去除的方法为：采用氢氟酸对二氧化硅进行湿法清洗。
所述硬掩膜层包括：位于下层的二氧化硅、以及位于上层的氮化硅；
则所述在半导体表面形成硬掩膜层的方法为：在半导体衬底之上沉积二氧化硅后，在所沉积的二氧化硅之上沉积氮化硅；
则所述将硬掩膜层去除的方法为：采用磷酸对氮化硅进行湿法清洗，采用氢氟酸对二氧化硅进行湿法清洗，
所述沟槽的下表面与半导体衬底表面之间的距离为10纳米至100纳米。
综上，在本发明所提供的一种半导体器件的制作方法中，在半导体衬底表面形成一沟槽，在沟槽中形成栅极结构，且栅极结构的上表面高于半导体衬底的表面，然后向半导体衬底进行轻掺杂漏LDD注入，在栅极结构两侧的半导体衬底上形成轻掺杂漏极和轻掺杂源极。可见，本发明中的栅极结构的一部分位于半导体衬底中，以用于阻挡轻掺杂漏极和轻掺杂源极在栅极下方相连，因此，即使采用增加LDD注入的能量和剂量等方式来增大轻掺杂漏极和轻掺杂源极的深度，但是由于半导体衬底中栅极结构的阻挡，使轻掺杂漏极和轻掺杂源极不可能过于接近，从而不会加剧器件的短沟道效应，更避免了轻掺杂漏极和轻掺杂源极相连，因此避免了栅极下方的沟道消失。
附图说明
图1～图4为现有技术中半导体器件的制作方法的过程剖面示意图。
图5本发明所提供的一种半导体器件的制作方法的流程图。
图6～图16为本发明所提供的一种半导体器件的制作方法的实施例的过程剖面示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明所述方案作进一步地详细说明。
本发明的核心思想为：栅极结构的一部分位于半导体衬底中，一部分位于半导体衬底表面，位于半导体衬底中的栅极结构能够阻挡轻掺杂漏极和轻掺杂源极在栅极下方相连，因此，即使采用增加LDD注入的能量和剂量等方式来增大轻掺杂漏极和轻掺杂源极的深度，但是由于半导体衬底中栅极结构的阻挡，使轻掺杂漏极和轻掺杂源极不可能过于接近，从而不会加剧器件的短沟道效应，轻掺杂漏极和轻掺杂源极更不可能在栅极下方相连，因此避免了栅极下方的沟道消失。
图5本发明所提供的一种半导体器件的制作方法的流程图，如图5所示，该方法包括：
步骤11，在半导体衬底表面形成一沟槽，在所述沟槽中形成栅极结构，且所述栅极结构的上表面高于半导体衬底的表面。
步骤12，向半导体衬底进行轻掺杂漏注入，在栅极结构两侧的半导体衬底中形成轻掺杂漏极和轻掺杂源极。
至此，本流程结束。
下面，通过一个实施例对本发明所提供的一种半导体器件的制作方法进行详细介绍。
图6～图16为本发明所提供的一种半导体器件的制作方法的实施例的过程剖面示意图，该方法主要包括：
步骤201，参见图6，提供一半导体衬底1001。
步骤202，参见图7，在半导体衬底1001表面形成硬掩膜层2001。
硬掩膜层2001作为后续对半导体衬底10001进行刻蚀的掩膜，其可以由二氧化硅(SiO2)构成，则本步骤的含义为：在半导体衬底1001之上沉积二氧化硅。
硬掩膜层2001也可以包括两层结构，下层为二氧化硅，上层为氮化硅(SiN)，则本步骤的含义为：在半导体衬底1001之上沉积二氧化硅后，再在所沉积的二氧化硅之上沉积氮化硅。
步骤203，参见图8，对硬掩膜层2001进行刻蚀，在硬掩膜层2001中形成一开口，开口暴露出半导体衬底1001。
在本步骤中，对硬掩膜层2001进行刻蚀的目的是为了定义后续形成的栅极的宽度，硬掩膜层2001中开口的宽度为栅极的宽度。
当硬掩膜层2001为二氧化硅时，则本步骤对二氧化硅进行刻蚀，当硬掩膜层2001为上下层叠的氮化硅和二氧化硅时，则本步骤依次对二者进行刻蚀。对上述几种薄膜刻蚀的具体方法为现有技术的内容，此处不予赘述。
步骤204，参见图9，以刻蚀后的硬掩膜层2001作为掩膜，对半导体衬底1001进行刻蚀，在半导体衬底1001中形成一沟槽。
需要说明的是，在半导体衬底1001中所形成的沟槽的深度d(即沟槽的下表面与半导体衬底1001表面之间的距离)不可过大也不可过小，当后续采用大剂量、高能量的离子注入增加轻掺杂漏极和轻掺杂源极的深度时，轻掺杂漏极和轻掺杂源极的宽度也会增加，如果深度d过小时，轻掺杂漏极和轻掺杂源极还是会在栅极下方相连，导致栅极下方的沟道消失，反之，如果深度d过大时，虽然阻挡了轻掺杂漏极和轻掺杂源极在栅极下方相连，但是由于栅极下方的区域有限，可能无法为沟道留出足够的区域，或者栅极下方的区域几乎没有，导致沟槽消失。
优选地，深度d为10纳米(nm)至100纳米。
步骤205，参见图10，进行栅氧化层1002的生长，栅氧化层1002形成于半导体衬底1001中沟槽的底部和侧壁。
需要说明的是，由于半导体衬底1001的成分为硅(Si)，因此，当进行栅氧化层1002的生长时，只有可能在暴露出的硅表面生长一层栅氧化物，即只可能在半导体衬底1001中的沟槽的底部和侧壁形成栅氧化层1002，而硬掩膜层2001的表面不会形成栅氧化层1002。
步骤206，参见图11，沉积多晶硅1003，所沉积的多晶硅1003填充半导体衬底1001中的沟槽中、硬掩膜层2001中的开口中、以及覆盖在硬掩膜层2001的上表面。
步骤207，参见图12，采用化学机械研磨(CMP)工艺将多晶硅1003研磨至硬掩膜层2001的上表面。
步骤208，参加图13，将硬掩膜层2001去除。
去除硬掩膜层2001的方法可以采用现有技术中湿法清洗方法，例如，可采用氢氟酸(HF)对二氧化硅进行湿法清洗，可使用磷酸(H3PO4)对氮化硅进行湿法清洗。
可见，本实施例中的栅极结构和现有技术中的栅极结构几乎一致，本实施例中的栅极结构也包括：由多晶硅1003构成的栅极以及栅极下方的栅氧化层1002。但是，本实施例中的栅极结构并非位于半导体衬底1001表面，而是一部分位于半导体衬底1001中，以用于阻挡轻掺杂漏极和轻掺杂源极在栅极下方相连，栅极结构的其他部分位于半导体衬底1001之上。
步骤209，参见图14，进行LDD注入，在栅极结构两侧的半导体衬底1001上形成轻掺杂漏极1004和轻掺杂源极1005。
本步骤的方法和现有技术相同，此处不予赘述。
需要说明的是，即使采用增加LDD注入的能量和剂量等方式来增大轻掺杂漏极1004和轻掺杂源极1005的深度，轻掺杂漏极1004和轻掺杂源极1005中的离子浓度增大而加剧离子的扩散运动的速率和范围，但是由于半导体衬底1001中栅极的阻挡，从而阻挡了轻掺杂漏极1004和轻掺杂源极1005中的离子的扩散范围，使轻掺杂漏极1004和轻掺杂源极1005不可能在栅极下方相连，因此避免了栅极下方的沟道消失。
步骤210，参见图15，在半导体衬底1001表面依次沉积二氧化硅和氮化硅，然后采用干法刻蚀工艺刻蚀晶片表面的氮化硅，在栅极结构的两侧面形成第二侧壁层1006，采用湿法刻蚀工艺刻蚀晶片表面的二氧化硅，在栅极结构两侧面形成第一侧壁层1007。
当然，还可采用现有技术中的其他方法形成其他结构的侧壁层，图15中形成侧壁层的方法仅为举例说明。
步骤211，参见图16，向半导体衬底1001进行离子注入，从而形成漏极1008和源极1009。
本步骤和现有技术相同，不再详述。
至此，本流程结束。
综上，在本发明所提供的一种半导体器件的制作方法中，在半导体衬底表面形成一沟槽，在沟槽中形成栅极结构，且栅极结构的上表面高于半导体衬底的表面，然后向半导体衬底进行轻掺杂漏LDD注入，在栅极结构两侧的半导体衬底上形成轻掺杂漏极和轻掺杂源极。可见，本发明中的栅极结构的一部分位于半导体衬底中，以用于阻挡轻掺杂漏极和轻掺杂源极在栅极下方相连，因此，即使采用增加LDD注入的能量和剂量等方式来增大轻掺杂漏极和轻掺杂源极的深度，但是由于半导体衬底中栅极结构的阻挡，使轻掺杂漏极和轻掺杂源极不可能过于接近，从而不会加剧器件的短沟道效应，也避免了轻掺杂漏极和轻掺杂源极在栅极下方相连，因此避免了栅极下方的沟道消失。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种半导体器件的制作方法，该方法包括：
在半导体衬底表面形成一沟槽，在所述沟槽中形成栅极结构，且所述栅极结构的上表面高于半导体衬底的表面；
向半导体衬底进行轻掺杂漏LDD注入，在栅极结构两侧的半导体衬底上形成轻掺杂漏极和轻掺杂源极。
2.根据权利要求1所述的方法，其特征在于，所述在半导体衬底表面形成沟槽的方法包括：
在所述半导体衬底表面形成硬掩膜层；
对所述硬掩膜层进行刻蚀，在硬掩膜层中形成一开口，所述开口暴露出半导体衬底；
以刻蚀后的所述硬掩膜层作为掩膜对半导体衬底进行刻蚀，在半导体衬底中形成一沟槽。
3.根据权利要求2所述的方法，其特征在于，所述在沟槽中形成栅极结构的方法包括：
生长栅氧化层，所述栅氧化层覆盖所述半导体衬底的沟槽底部和侧壁；
沉积多晶硅，所沉积的多晶硅填充于所述半导体衬底的沟槽中、所述硬掩膜层的开口中、以及覆盖在所述硬掩膜层的上表面；
采用化学机械研磨CMP工艺将所述多晶硅研磨至所述硬掩膜层的上表面；
将所述硬掩膜层去除。
4.根据权利要求3所述的方法，其特征在于，形成轻掺杂漏极和轻掺杂源极之后，该方法进一步包括：
在栅极结构两侧形成侧壁层；
向半导体衬底进行离子注入，在侧壁层两侧的半导体衬底上形成漏极和源极。
5.根据权利要求4所述的方法，其特征在于，
所述硬掩膜层为二氧化硅；
则所述在半导体表面形成硬掩膜层的方法为：在半导体衬底之上沉积二氧化硅；
则所述将硬掩膜层去除的方法为：采用氢氟酸对二氧化硅进行湿法清洗。
6.根据权利要求4所述的方法，其特征在于，
所述硬掩膜层包括：位于下层的二氧化硅、以及位于上层的氮化硅；
则所述在半导体表面形成硬掩膜层的方法为：在半导体衬底之上沉积二氧化硅后，在所沉积的二氧化硅之上沉积氮化硅；
则所述将硬掩膜层去除的方法为：采用磷酸对氮化硅进行湿法清洗，采用氢氟酸对二氧化硅进行湿法清洗。
7.根据权利要求5或6所述的方法，其特征在于，所述沟槽的下表面与半导体衬底表面之间的距离为10纳米至100纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110086842XA CN102737997A (zh) | 2011-04-07 | 2011-04-07 | 半导体器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110086842XA CN102737997A (zh) | 2011-04-07 | 2011-04-07 | 半导体器件的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102737997A true CN102737997A (zh) | 2012-10-17 |
Family
ID=46993259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110086842XA Pending CN102737997A (zh) | 2011-04-07 | 2011-04-07 | 半导体器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102737997A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030040144A1 (en) * | 2001-08-23 | 2003-02-27 | Blanchard Richard A. | Trench DMOS transistor with embedded trench schottky rectifier |
| CN1874003A (zh) * | 2005-06-03 | 2006-12-06 | 尔必达存储器股份有限公司 | 半导体器件及其制造方法 |
-
2011
- 2011-04-07 CN CN201110086842XA patent/CN102737997A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030040144A1 (en) * | 2001-08-23 | 2003-02-27 | Blanchard Richard A. | Trench DMOS transistor with embedded trench schottky rectifier |
| CN1874003A (zh) * | 2005-06-03 | 2006-12-06 | 尔必达存储器股份有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102315252A (zh) | 共享源线的闪存单元及其形成方法 | |
| CN103187303B (zh) | 功率半导体装置的制作方法 | |
| CN105826189B (zh) | Ldmos晶体管的形成方法及ldmos晶体管 | |
| KR101809463B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| CN103258738A (zh) | 超晶格纳米线场效应晶体管及其形成方法 | |
| CN105655284A (zh) | 沟槽隔离结构的形成方法 | |
| CN102800594B (zh) | Pmos管的制作方法 | |
| CN103000534A (zh) | 沟槽式p型金属氧化物半导体功率晶体管制造方法 | |
| CN103681315A (zh) | 埋层的形成方法 | |
| CN102376644A (zh) | 半导体器件的制作方法 | |
| CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
| CN101593703B (zh) | 金属氧化物半导体场效应晶体管的制造方法及其器件 | |
| CN109216256A (zh) | 沟槽隔离结构及其制造方法 | |
| CN102184960A (zh) | 功率金属氧化物半导体场效应管及其形成方法 | |
| CN104241355B (zh) | 半导体器件及其形成方法 | |
| CN102737997A (zh) | 半导体器件的制作方法 | |
| CN103123899B (zh) | FinFET器件制造方法 | |
| CN102087981A (zh) | Mos晶体管的制作方法 | |
| CN105097919A (zh) | 半浮栅晶体管结构及其制作方法 | |
| WO2023201887A1 (zh) | 屏蔽栅沟槽型场效应晶体管的制备方法 | |
| CN102623343B (zh) | 半导体器件侧墙空洞层制备方法 | |
| KR100833595B1 (ko) | 돌기형 트랜지스터 및 그 제조방법 | |
| CN102437125A (zh) | 提高浮体效应存储单元写入速度的方法及存储单元 | |
| CN104299903B (zh) | 沟槽栅mosfet的制造方法 | |
| CN103390555B (zh) | 金属氧化物半导体晶体管的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20121017 |