CN102623343B - 半导体器件侧墙空洞层制备方法 - Google Patents
半导体器件侧墙空洞层制备方法 Download PDFInfo
- Publication number
- CN102623343B CN102623343B CN201210066525.6A CN201210066525A CN102623343B CN 102623343 B CN102623343 B CN 102623343B CN 201210066525 A CN201210066525 A CN 201210066525A CN 102623343 B CN102623343 B CN 102623343B
- Authority
- CN
- China
- Prior art keywords
- side wall
- layer
- amorphous carbon
- grid
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000002360 preparation method Methods 0.000 title claims description 7
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000004380 ashing Methods 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 239000000126 substance Substances 0.000 claims abstract description 4
- 230000008021 deposition Effects 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 60
- 230000000694 effects Effects 0.000 description 12
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供的一种半导体器件侧墙空洞层结构，包括半导体衬底、栅极、介质层和接触孔，栅极的外侧设有空洞层，空洞层的外侧设有外侧墙层，空洞层和栅极和半导体衬底之间设有SiO2层。本发明还提供了侧墙空洞层结构的制备方法，包括在设有栅极的半导体衬底上沉积一层无定形碳层，自对准刻蚀形成无定形碳侧墙；沉积外侧墙层材料，自对准刻蚀形成外侧墙层，外侧墙层封闭住无定形碳侧墙；化学机械研磨介质层至露出无定形碳侧墙后进行灰化处理将无定形碳侧墙全部灰化干净，并继续灰化直至栅极和露出的硅表面形成一层SiO2层；快速填充介质层，使去除了无定形碳侧墙的部分仍然保留着孔隙。本发明的侧墙空洞层结构结构简单，方法简便易行。
Description
技术领域
本发明属于半导体工艺领域，涉及一种半导体器件侧墙结构及其制备方法，尤其涉及一种半导体器件侧墙空洞层结构及其制备方法。
背景技术
短沟道效应（Short Channel Effect）是CMOS器件沟道长度缩小时常见的现象，它会造成阈值电压漂移，源漏穿通、DIBL（Drain induction barrier lower，漏极感应势垒降低）（较高漏压下）等特性，严重时会造成CMOS器件性能失效。
其原理可用电荷共享模型来解释，即当沟道变短时，源衬、漏衬PN结分享沟道耗尽区电荷与沟道总电荷的比例将增大，从而导致栅控能力下降。
但传统的电荷共享模型未把器件源漏的边缘电场通过侧墙的电容耦合影响沟道的效应考虑进去，因为传统的SiO2或者SiON介质层较薄，这种效应还不明显。但当采用高K材料的厚栅介质层时，这种效应将对器件影响变大，严重时会造成器件特性衰退。
在高K厚栅介质层的器件中如何减小这种效应，从理论分析可知有两种方法：一是增大侧墙的厚度，二是降低侧墙的介电常数。前者不利于集成密度增大，后者是一种有效的办法，可以减小侧墙的耦合电容，从而减弱器件源漏的边缘电场通过侧墙的电容耦合影响沟道的效应。
随着器件尺寸的不断减小，短沟道效应越来越严重，为了克服短沟道效应的影响，栅氧层需要采用高K材料的厚栅介质层，这时，器件源漏的边缘电场通过侧墙的电容耦合效应对沟道的影响会变大。同时，器件尺寸的不断减小的同时，侧墙的厚度也不断减小，这时，接触孔通过侧墙的电容偶合影响栅极电势的效应会变大。
因此，本领域的技术人员致力于开发一种能有效降低侧墙材料的介电常数，从而减弱电容耦合影响沟道和栅极电势，并能防止接触孔短路问题的半导体器件侧墙结构。
发明内容
鉴于上述的现有技术中的问题，本发明所要解决的技术问题是现有的技术中缺乏有效的降低侧墙材料的介电常数的侧墙结构。
本发明提供的一种半导体器件侧墙空洞层结构，包括半导体衬底、栅极、介质层和接触孔，所述栅极的外侧设有空洞层，所述空洞层的外侧设有外侧墙层，所述空洞层和所述栅极和半导体衬底之间设有SiO2层。
在本发明的一个较佳实施方式中，所述半导体衬底为硅衬底。
在本发明的另一较佳实施方式中，所述外侧墙层的材料为SiO2、Si3N4、SiON中的一种或者几种的组合。
本发明还提供了半导体器件侧墙空洞层结构的制备方法，包括以下步骤：
步骤1，在设有栅极的半导体衬底上沉积一层无定形碳层；
步骤2，自对准刻蚀形成无定形碳侧墙；
步骤3，沉积外侧墙层材料；
步骤4，自对准刻蚀形成外侧墙层，所述外侧墙层封闭住无定形碳侧墙；
步骤5，进行源、漏极离子注入、高温退火；
步骤6，沉积介质层，随后采用化学机械研磨至栅极顶部，并直至无定形碳侧墙露出；
步骤7，进行灰化处理将无定形碳侧墙全部灰化干净，并继续灰化直至栅极和露出的硅表面形成一层SiO2层；
步骤8，快速填充介质层，使去除了无定形碳侧墙的部分仍然保留着孔隙；
步骤9，进行接触孔工艺。
在本发明的另一较佳实施方式中，所述外侧墙层的材料为SiO2、Si3N4、SiON中的一种或者几种的组合。
在本发明的另一较佳实施方式中，所述步骤1中的沉积采用化学气相法沉积。
在本发明的另一较佳实施方式中，所述步骤1为先在设有栅极的半导体衬底上生长或沉积一层SiO2层，再沉积一层无定形碳层。
本发明的半导体器件侧墙空洞层结构结构简单，方法简便易行，通过在侧墙中引入空洞层和外侧墙层，有效的降低侧墙材料的介电常数，并防止了接触孔短路。尤其是针对具有高K厚栅介质层MOSFET和非挥发性存储器单元，可以有效减弱器件源漏的边缘电场通过侧墙的电容耦合影响沟道的效应和接触孔通过侧墙的电容偶合影响栅极电势的效应。
附图说明
图1是本发明的实施例的结构示意图；
图2是本发明的实施例的沉积无定形碳层的结构示意图；
图3是本发明的实施例的形成无定形碳侧墙结构示意图；
图4是本发明的实施例的沉积外侧墙层材料结构示意图；
图5是本发明的实施例的形成外侧墙层结构示意图；
图6是本发明的实施例化学机械研磨层间介质层后的结构示意图；
图7是本发明的实施例的灰化无定形碳侧墙结构示意图。
具体实施方式
以下将结合附图对本发明做具体阐释。
如图1中所示的本发明的实施例的一种半导体器件侧墙空洞层结构，包括半导体衬底1、栅极2、介质层3和接触孔4。栅极2的外侧设有空洞层5，所述空洞层5的外侧设有外侧墙层6，所述空洞层5和所述栅极2和半导体衬底1之间设有SiO2层7。
本发明的半导体器件侧墙空洞层结构结构简单，方法简便易行，通过在侧墙中引入空洞层和外侧墙层，有效的降低侧墙材料的介电常数，并防止了接触孔短路。
在本发明的实施例中，所述半导体衬底为硅衬底。
此外，在本发明的实施例中，外侧墙层的材料为SiO2、Si3N4、SiON中的一种或者几种的组合。由于有足够硬度和对介质层刻蚀高选择比的外侧墙层，不会造成可能出现的接触孔和栅极及沟道短路问题和器件可靠性问题。
本发明的实施例的半导体器件侧墙空洞层结构的制备方法，包括以下步骤：
如图2中所示，步骤1，在设有栅极2的半导体衬底1上沉积一层无定形碳层8；优选步骤1为先在设有栅极2的半导体衬底1上生长或沉积一层SiO2层7，再沉积一层无定形碳层8。
如图3中所示，步骤2，自对准刻蚀形成无定形碳侧墙81；
如图4中所示，步骤3，沉积外侧墙层材料61；
如图5中所示，步骤4，自对准刻蚀形成外侧墙层6，所述外侧墙层6封闭住无定形碳侧墙81；
步骤5，进行源、漏极离子注入、高温退火；
如图6中所示，步骤6，沉积介质层3，随后采用化学机械研磨至栅极顶部，并直至无定形碳侧墙81露出；
如图7中所示，步骤7，进行灰化处理将无定形碳侧墙81全部灰化干净，并继续灰化直至栅极2和露出的硅表面形成一层SiO2层7；该薄层SiO2可有效防止栅极和沟道短路。当步骤1中已生成SiO2层时，步骤7中进行灰化处理将无定形碳侧墙81全部灰化干净即可，不需继续灰化。
步骤8，快速填充介质层，使去除了无定形碳侧墙的部分仍然保留着孔隙；
如图1中所示，步骤9，进行接触孔工艺。
此外，本发明的实施例中，外侧墙层的材料优选为SiO2、Si3N4、SiON中的一种或者几种的组合。
在本发明的实施例中，步骤1中的沉积采用化学气相法沉积。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
Claims (4)
1.一种半导体器件侧墙空洞层结构的制备方法，其特征在于，包括以下步骤：
步骤1，在设有栅极的半导体衬底上沉积一层无定形碳层；
步骤2，自对准刻蚀形成无定形碳侧墙；
步骤3，沉积外侧墙层材料；
步骤4，自对准刻蚀形成外侧墙层，所述外侧墙层封闭住无定形碳侧墙；
步骤5，进行源、漏极离子注入、高温退火；
步骤6，沉积介质层，随后采用化学机械研磨至栅极顶部，并直至无定形碳侧墙露出；
步骤7，进行灰化处理将无定形碳侧墙全部灰化干净，并继续灰化直至栅极和露出的硅表面形成一层SiO2层；
步骤8，快速填充介质层，使去除了无定形碳侧墙的部分仍然保留着孔隙；
步骤9，进行接触孔工艺；
其中，所述半导体衬底为硅衬底。
2.如权利要求1所述的方法，其特征在于，所述外侧墙层的材料为SiO2、Si3N4、SiON中的一种或者几种的组合。
3.如权利要求1所述的方法，其特征在于，所述步骤1中的沉积采用化学气相法沉积。
4.如权利要求1所述的方法，其特征在于，所述步骤1为先在设有栅极的半导体衬底上生长或沉积一层SiO2层，再沉积一层无定形碳层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210066525.6A CN102623343B (zh) | 2012-03-14 | 2012-03-14 | 半导体器件侧墙空洞层制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210066525.6A CN102623343B (zh) | 2012-03-14 | 2012-03-14 | 半导体器件侧墙空洞层制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102623343A CN102623343A (zh) | 2012-08-01 |
| CN102623343B true CN102623343B (zh) | 2014-06-04 |
Family
ID=46563184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210066525.6A Active CN102623343B (zh) | 2012-03-14 | 2012-03-14 | 半导体器件侧墙空洞层制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102623343B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103824765B (zh) * | 2013-11-26 | 2017-05-17 | 上海华力微电子有限公司 | 栅极侧墙图形化的方法 |
| US20230290855A1 (en) * | 2022-03-11 | 2023-09-14 | HeFeChip Corporation Limited | Transistor structure having an air spacer and method for making the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197641B1 (en) * | 1998-08-28 | 2001-03-06 | Lucent Technologies Inc. | Process for fabricating vertical transistors |
| CN101853879A (zh) * | 2006-10-12 | 2010-10-06 | 三菱电机株式会社 | 场效应晶体管 |
-
2012
- 2012-03-14 CN CN201210066525.6A patent/CN102623343B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197641B1 (en) * | 1998-08-28 | 2001-03-06 | Lucent Technologies Inc. | Process for fabricating vertical transistors |
| CN101853879A (zh) * | 2006-10-12 | 2010-10-06 | 三菱电机株式会社 | 场效应晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102623343A (zh) | 2012-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102376715B (zh) | 一种无电容型动态随机访问存储器结构及其制备方法 | |
| CN104538363B (zh) | Sonos闪存存储器的结构及制造方法 | |
| CN102623343B (zh) | 半导体器件侧墙空洞层制备方法 | |
| KR20110119275A (ko) | 반도체 소자의 형성방법 | |
| CN101752313B (zh) | 一种具有自对准接触孔的表面沟道pmos器件及制作方法 | |
| CN102376578A (zh) | 实现双应力应变技术的方法 | |
| CN103681282B (zh) | 晶体管的形成方法 | |
| CN103187280A (zh) | 鳍式场效应晶体管的制作方法 | |
| CN102610646B (zh) | 半导体器件侧墙空洞层结构及其制备方法 | |
| CN104124248A (zh) | 一种抬升共源区的nor型闪存单元及其制备方法 | |
| CN102446766B (zh) | Mosfet形成方法 | |
| CN101719497B (zh) | 抗nmos器件总剂量辐照的集成电路 | |
| CN102446750A (zh) | 提高附体动态随机存储单元写入速度的侧墙刻蚀方法 | |
| CN104347507A (zh) | 半导体器件的形成方法 | |
| CN103972179B (zh) | 一种提高B4-Flash器件耐久性的方法 | |
| CN102969268A (zh) | 绝缘体上硅硅片及浮体动态随机存储器单元的制造方法 | |
| CN102437125A (zh) | 提高浮体效应存储单元写入速度的方法及存储单元 | |
| CN100501971C (zh) | 提高高压栅氧化层均匀性的工艺方法 | |
| CN102903757B (zh) | 一种利用侧墙工艺的soi mosfet体接触形成方法 | |
| CN104952921A (zh) | 晶体管及其形成方法 | |
| CN104752357B (zh) | 存储器的形成方法 | |
| CN104766825B (zh) | 一种增大flash器件栅电容的方法及flash器件 | |
| CN102916047A (zh) | 一种利用埋氧腐蚀技术的soi体接触结构及形成方法 | |
| CN101694846B (zh) | 一种soi级联双管mos晶体管结构 | |
| CN102891076B (zh) | Mos晶体管的结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |