[go: up one dir, main page]

CN102709241A - 一种薄膜晶体管阵列基板及制作方法和显示装置 - Google Patents

一种薄膜晶体管阵列基板及制作方法和显示装置 Download PDF

Info

Publication number
CN102709241A
CN102709241A CN2012101467500A CN201210146750A CN102709241A CN 102709241 A CN102709241 A CN 102709241A CN 2012101467500 A CN2012101467500 A CN 2012101467500A CN 201210146750 A CN201210146750 A CN 201210146750A CN 102709241 A CN102709241 A CN 102709241A
Authority
CN
China
Prior art keywords
passivation layer
via hole
substrate
film transistor
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101467500A
Other languages
English (en)
Inventor
李田生
张文余
谢振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2012101467500A priority Critical patent/CN102709241A/zh
Publication of CN102709241A publication Critical patent/CN102709241A/zh
Priority to PCT/CN2012/086307 priority patent/WO2013166831A1/zh
Priority to US13/993,666 priority patent/US9530807B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列基板及其制作方法和显示装置，用以解决梳状slim结构的公共电极由于刻蚀不良导致的像素电极残留。该制作方法包括：在包括了栅极扫描线，薄膜晶体管TFT开关，数据线，像素电极，以及平板接线PAD区的图形的基板上形成第一钝化层，并通过第一构图工艺形成平板接线PAD区过孔；在形成所述平板接线PAD区过孔的基板上形成第二钝化层，并通过第二构图工艺形成像素区过孔，其中，所述像素区过孔为开口小于底边的正梯形过孔；在形成所述像素区过孔的基板上覆盖像素电极金属层，形成公共电极。

Description

一种薄膜晶体管阵列基板及制作方法和显示装置
技术领域
本发明涉及液晶显示器技术领域，特别涉及一种薄膜晶体管阵列基板及制作方法和显示装置。
背景技术
近年来，随着科学技术的进步，数字化电视开始走进日常生活中。薄膜晶体管液晶显示器（Thin Firm Transistor Liquid Crystal Display，TFT-LCD）以其体积小，功耗低，无辐射，分辨率高等优点成为了目前的主导产品。
目前，广视角高透过率的平面显示技术包括：高级超维场转换技术（ADSDS，ADvanced Super Dimension Switch，简称ADS）与平面开关技术（In-plane Switching，IPS），其中，ADS技术通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（push Mura）等优点。
作为ADS技术的改进技术，HADS（高透过率-高级超维场转换）技术具有更高的光透过率，对比度与视角，因此，HADS技术具有非常广阔的前景。如图1（a）和图1（b）所示，现有的HADS型的TFT-LCD阵列基板结构主要包括：基板1，栅极扫描线13，TFT开关，数据线14，像素电极7(相当于板状电极)，平板接线PAD区10，过孔11和公共电极9（相当于狭缝电极）。该TFT-LCD阵列基板是通过多次构图工艺来完成，每一次构图工艺中有分别包括：掩膜、曝光、显影、刻蚀和剥离等工艺，其具体的制造方法包括：在基板1上形成栅极2和栅极扫描线13的图案；在栅极2和栅极扫描线13上形成栅极绝缘层3，并在栅极绝缘层3上形成有源层4的图案；再依次形成像素电极7、源极5、漏极6和数据线14，且漏极6与像素电极7直接接触；在上述图案上沉积层钝化层8，并通过构图工艺形成平板接线PAD区10上的过孔11的图案；沉积公共电极金属，并通过构图工艺形成梳状slim结构的公共电极9的图案。
在通过构图工艺形成梳状slim结构（即狭缝结构）的公共电极9的图案的过程中，一般采用湿法刻蚀，这样，由于沉积的ITO电极金属较厚或衬底不良等因素的影响，可能会导致刻蚀液不能完全刻蚀掉未覆盖光刻胶的ITO电极金属部分，最终导致电极残留。无法形成均匀的梳状电极图案，从而使画面显示不均匀，严重影响了阵列基板的良品率和成本。
发明内容
本发明实施例提供一种薄膜晶体管阵列基板及其制作方法和显示装置，用以解决梳状slim结构的公共电极由于刻蚀不良导致的像素电极残留。
本发明实施例提供一种薄膜晶体管阵列基板的制作方法，包括：
在包括了栅极扫描线，薄膜晶体管TFT开关，数据线，像素电极，以及平板接线PAD区的图形的基板上形成第一钝化层，并通过第一构图工艺形成平板接线PAD区过孔；
在形成所述平板接线PAD区过孔的基板上形成第二钝化层，并通过第二构图工艺形成像素区过孔，其中，所述像素区过孔为开口小于底边的正梯形过孔；
在形成所述像素区过孔的基板上覆盖像素电极透明金属层，形成公共电极。
本发明实施例提供一种薄膜晶体管阵列基板，包括：栅极扫描线，薄膜晶体管TFT开关，数据线，像素电极，公共电极，平板接线PAD区，以及PAD区过孔，其中，
所述像素电极与所述公共电极之间的钝化层上有像素区过孔，其中，所述钝化层包括：第一钝化层和第二钝化层，且所述像素区过孔为开口小于底边的正梯形过孔。
本发明实施例中，在已形成了栅极扫描线，薄膜晶体管TFT开关，数据线，像素电极，以及平板接线PAD区的图形的基板上形成第一钝化层，通过第一构图工艺形成平板接线PAD区过孔，在形成平板接线PAD区过孔的基板上形成第二钝化层，通过第二构图工艺形成像素区过孔，其中，所述像素区过孔为开口小于底边的正梯形过孔，在形成所述像素区过孔的基板上沉积像素电极金属层，形成公共电极，从而制作完成了阵列基板。由于形成有像素区过孔的钝化层，且该像素区过孔为开口小于底边的正梯形过孔，从而不会产生公共电极的残留，利于工艺管控，最终提高了产品质量。
附图说明
图1（a）为现有技术中阵列基板的结构示意图；
图1（b）为图1（a）的A-A1方向的截面图；
图2为本发明实施例中阵列基板制作的流程图；
图3为本发明实施例中干法刻蚀第一钝化层形成的过孔示意图；
图4为本发明实施例中干法刻蚀第二钝化层，以及第一钝化层形成的过孔示意图；
图5为本发明具体实施例中阵列基板制作的流程图；
图6（a）为本发明具体实施例中形成包括栅极扫描线图形的基板示意图；
图6（b）为图6（a）的A-A1方向的截面图；
图7（a）为本发明具体实施例中形成包括有源层图形的基板示意图；
图7（b）为图7（a）的A-A1方向的截面图；
图8（a）为本发明具体实施例中形成包括像素电极图形的基板示意图；
图8（b）为图8（a）的A-A1方向的截面图；
图9（a）为本发明具体实施例中形成包括数据线图形的基板示意图；
图9（b）为图9（a）的A-A1方向的截面图；
图10（a）为本发明具体实施例中形成包括PAD区过孔图形的基板示意图；
图10（b）为图10（a）的A-A1方向的截面图；
图11（a）为本发明具体实施例中形成包括像素区过孔图形的基板示意图；
图11（b）为图11（a）的A-A1方向的截面图；
图12（a）为本发明具体实施例中形成包括公共电极图形的基板示意图；
图12（b）为图12（a）的A-A1方向的截面图。
参考符号表
1基板 2栅极 3栅绝缘层 4有源层 5源极 6漏极
7像素电极 8第一钝化层 9公共电极
10PAD区 11PAD区过孔 12沟道 13栅极扫描线
14数据线 15像素区过孔 16第二钝化层
具体实施方式
本发明实施例中，制作TFT-LCD阵列基板时，在完成了包括栅极扫描线，薄膜晶体管TFT开关，数据线，像素电极，以及平板接线PAD区的图形的基板后，形成第一钝化层，并通过第一构图工艺在PAD区上形成的PAD区过孔，然后继续形成第二钝化层，并通过第二构图工艺形成开口小于底边的正梯形的像素区过孔，最后，直接覆盖透明金属层，利用正梯形的像素区过孔的断差自然形成梳状slim结构公共电极，这样，像素电极与公共电极之间的钝化层上有像素区过孔，由于这些像素区过孔是正梯形的，其开口小于底边，因此，不会导致像素电极残留，提高了阵列基板的良品率。
参见图2，本发明实施例中，TFT阵列基板的制作过程包括：
步骤201：制作包括栅极扫描线，薄膜晶体管TFT开关，数据线，像素电极，以及平板接线PAD区的图形的基板。
这里，可以利用多次构图工艺制作所述包含有栅极扫描线，薄膜晶体管TFT开关，数据线，像素电极，以及平板接线PAD区的图形的基板。
方案一：S1、在衬底基板上形成TFT开关的栅极，栅极扫描线，以及平板接线PAD区的图形。
这里，可在衬底基板上沉积、涂覆、或溅射形成一层栅极金属层，然后通过构图工艺，即涂覆光刻胶、用掩膜板进行曝光显影后进行刻蚀，最后剥离光刻胶形成栅极，栅极扫描线，以及平板接线PAD区的图形。
S2、在包括栅极扫描线图形的基板上形成有源层的图形。
在包括栅极扫描线的基板上沉积、涂覆、或氧化形成栅极绝缘层以及有源层，通过构图工艺，即涂覆光刻胶、用掩膜板进行曝光显影后进行刻蚀，最后剥离光刻胶形成有源层的图形。
S3、在包括有源层图形的基板上形成像素电极的图形。
在包括有源层基板上沉积、涂覆、或溅射形成像素电极金属层，通过构图工艺形成像素电极的图形。
S4、在包括像素电极图形的基板上形成TFT开关的源极、漏极和TFT沟道，以及数据线的图形。
即在包括像素电极的基板上沉积或溅射形成数据线金属层，通过构图工艺形成形成TFT开关的源极、漏极和TFT沟道，以及数据线的图形。
方案二：在衬底基板上形成TFT开关的栅极，栅极扫描线，以及平板接线PAD区的图形；在包括在形成有栅极扫描线图形的基板上形成有源层、TFT开关的源极、漏极和TFT沟道，以及数据线的图形；在包括数据线图形的基板上形成像素电极的图形。该方案中的具体工艺也可通过构图工艺来完成。具体就不再累述了。
当然，还可以利用其他的现有技术来完成上述包括栅极扫描线，薄膜晶体管TFT开关，数据线，像素电极，以及平板接线PAD区图形的基板的制作。
步骤202：在基板上形成第一钝化层，并通过第一构图工艺形成平板接线PAD区过孔。
第一构图工艺具体包括：在第一钝化层上涂覆光刻胶，利用第一掩膜板进行曝光，并进行显影处理，利用干法刻蚀，刻蚀未覆盖光刻胶的第一钝化层，形成平板接线PAD区过孔。
本发明实施例中，较佳地，PAD区过孔为开口大于底边的倒梯形的过孔。
干法刻蚀是用等离子体进行薄膜刻蚀的技术。此种形式的刻蚀是物理刻蚀和化学刻蚀相结合的方式，物理刻蚀偏重垂直方向，而化学刻蚀偏重横向刻蚀，如图3所示，在第一钝化层上涂覆光刻胶，利用第一掩膜板进行曝光，并进行显影处理后，利用干法刻蚀，刻蚀未覆盖光刻胶的第一钝化层时，由于A点的第一钝化层与等离子体的接触时间比B点的第一钝化层与等离子体接触的时间长，这样由于化学刻蚀的作用钝化层会向横向缩进，最终会形成如图3所示的倒梯形的PAD区过孔，该PAD区过孔开口大于底边。
步骤203：在形成平板接线PAD区过孔的基板上形成第二钝化层，并通过第二构图工艺形成像素区过孔。
这里，第二钝化层比第一钝化层的膜层致密，以化学气相沉积方法为例进行说明，形成第二钝化层的工艺温度低于形成第一钝化层的工艺温度，即第二钝化层的形成工艺温度低于第一钝化层的形成工艺温度，因此，第二钝化层比较致密，即第二钝化层的材质密度大于第一钝化层的材质密度，从而，第二钝化层的刻蚀速率小于第一钝化层的刻蚀速率。当然，也可以改变别的工艺参数，例如，压力，或者，钝化层的成本比例，可使得第二钝化层的刻蚀速率小于第一钝化层的刻蚀速率。
这样，具体的过程包括：在第二钝化层上涂覆光刻胶，利用第二掩膜板进行曝光，并进行显影处理；利用干法刻蚀，刻蚀未覆盖光刻胶的第二钝化层和下方的第一钝化层，形成像素区过孔。一般，像素区过孔的深度小于或等于第一钝化层与第二钝化层之和的厚度。如图4所示，进行干法刻蚀时，C点的刻蚀速率最小,刻蚀速率大小为C<A=B，由于C点刻蚀速率慢而A点和B点刻蚀速率相对较快而最终出现正梯形的像素区过孔，该像素区过孔的开口小于底边。
这样，在钝化层上有多个正梯形的像素区过孔，该钝化层包括第一钝化层和第二钝化层。
在刻蚀形成像素区过孔时，对PAD区过孔中的第二钝化层也需进行刻蚀，由于PAD区过孔中只有第二钝化层和栅绝缘层，由于第二钝化层相对于第一钝化层较薄，第一钝化层的厚度一般在200-900纳米，第二钝化层的厚度一般在5-100纳米，因此不会形成正梯形的过孔，PAD区倒梯形的过孔对于后续形成公共电极ITO薄膜时，不会出现断线的问题。
步骤204：在形成像素区过孔的基板上覆盖透明金属层，形成公共电极。
钝化层上的像素区过孔是正梯形的，其开口小于底边，这样，由像素区过孔形成的有断差的钝化层上覆盖透明金属层后，就可直接形成公共电极，不需进行构图工艺了。具体可在钝化层上沉积、涂覆、或溅射透明金属层，形成公共电极。
通过上述过程，即可形成阵列基板，该阵列基板包括：
栅极扫描线，薄膜晶体管TFT开关，数据线，像素电极，公共电极，平板接线PAD区，以及PAD区过孔，其中，
像素电极与公共电极之间的钝化层上有像素区过孔，其中，钝化层包括：第一钝化层和第二钝化层，像素区过孔为开口小于底边的正梯形过孔。
本发明实施例中，栅金属层具体可以为AlNd、Al、Cu、Mo、MoW或Cr的单层膜，或者为AlNd、Al、Cu、Mo、MoW或Cr之一或任意组合所构成的复合膜；栅绝缘层具体可以为SiNx、SiOx或SiOxNy的单层膜或者SiNx、SiOx或SiOxNy之一或任意组合所构成的复合膜。数据线金属层具体可以为Mo、MoW或Cr的单层膜或Mo、MoW或Cr之一或任意组合所构成的复合膜；钝化层为SiNx、SiOx或SiOxNy之一或任意组合所构成的复合膜。像素电极和公共电极金属层可以为ITO、IZO之一或组合所构成的复合膜。
根据上述制作过程可知，在形成了PAD区过孔后，增加了一次构图工艺，在钝化层上形成像素区过孔，然后，形成公共电极金属层，不需要构图工艺，直接形成公共电极。因此，与现有技术相比，没有增加构图工艺的次数，即不会增加工艺成本。但是由于形成有像素区过孔的钝化层，并由于第二钝化层的刻蚀速率小于第一钝化层的刻蚀速率形成的正梯形的像素区过孔，从而，不会产生公共电极的残留，利于工艺管控，最终提高了产品质量。
由于像素区过孔的深度小于或等于第一钝化层与第二钝化层之和的厚度。即像素区过孔的深度小于或等于钝化层的厚度，较佳地，当像素区过孔的深度等于钝化层的厚度时，沉积的像素电极金属层，有一部分会直接覆盖在像素电极上，这样还有利于减小像素电极的方块电阻，有利于改善画面品质。
下面结合说明书附图对本发明实施例作进一步详细描述。
本实施例中，TFT开关的漏极位于第一像素电极的上方，并且，像素区过孔的深度等于钝化层的厚度。参见图5，阵列基板的制作过程包括：
步骤501：在基板1上沉积积栅金属层，通过构图工艺，形成TFT开关的栅极2，栅极扫描线13，以及平板接线PAD区10的图形。
形成的图形如图6（a）所示，A-A1方向的截面如图6（b）所示。
步骤502：在包括栅极扫描线13的基板1上沉积栅绝缘层3、有源层，通过构图工艺形成有源层4。
形成的图形如图7（a）所示，A-A1方向的截面如图7（b）所示。
步骤503：在包括有源层4的基板1上沉积像素电极金属层，通过构图工艺，形成像素电极7。
形成的图形如图8（a）所示，A-A1方向的截面如图8（b）所示。
步骤504：在包括像素电极7的基板1上沉积数据线金属层，通过构图工艺，形成TFT开关的源极5、漏极6和TFT沟道12，以及数据线14。
形成的图形如图9（a）所示，A-A1方向的截面如图9（b）所示。
步骤505：在包括数据线14的基板1上沉积第一钝化层8，通过构图工艺形成平板接线PAD区过孔11。
形成的图形如图10（a）所示，A-A1方向的截面如图10（b）所示。本次构图工艺中采用干法刻蚀，形成的PAD区过孔11为倒梯形的结构，其开口大于底边。
步骤506：在包括PAD区过孔11基板1上沉积第二钝化层16，通过构图工艺形成像素区过孔15。
沉积第二钝化层16时的温度要低于沉积第一钝化层8时的温度，这样，在构图工艺进行干法刻蚀时，第二钝化层的刻蚀速率小于第一钝化层的刻蚀速率。从而形成的图形如图11（a）所示，A-A1方向的截面如图11（b）所示。像素区过孔15为正梯形的结构，其开口小于底边。并且，该过孔15的深度等于钝化层的厚度，即第一钝化层8和第二钝化层16的厚度之和等于像素区过孔15的厚度；同时对PAD区过孔中的第二钝化层16也需进行刻蚀，由于PAD区过孔中只有第二钝化层16和栅绝缘层3，由于第二钝化16相对于第一钝化层8较薄，不会形成正梯形的过孔，PAD区倒梯形的过孔对于后续形成公共电极ITO薄膜时，不会出现断线的问题。
步骤507：在形成像素区过孔15的基板1上形成透明金属层，形成公共电极9。
由于正梯形结构的像素区过孔15，使得钝化层分段了，这样沉积像素电极金属层，就可直接形成公共电极9。形成的图形如图12（a）所示，A-A1方向的截面如图12（b）所示。
由图12（a）和图12（b）所示，形成的阵列基板与现有的阵列基板有不同之处，本实施例中的阵列基板的钝化层上有像素区过孔15，公共电极9覆盖了整个基板，但是由于钝化层分段了，因此，不会造成公共电极9的残留，提高了阵列基板的良品率。
并且，本实施例中，第一钝化层8和第二钝化层16的厚度之和等于像素区过孔15的厚度，由于在形成公共电极时，过孔处像素电极上均会覆盖一层透明金属层因此，有利于减小像素电极7的方块电阻，有利于改善画面品质。
本发明实施例中的阵列基板可应用于薄膜晶体管显示装置中。所述显示装置可以为：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
本发明实施例中，在已形成了栅极扫描线，薄膜晶体管TFT开关，数据线，像素电极，以及平板接线PAD区的图形的基板上形成第一钝化层，通过第一构图工艺形成平板接线PAD区过孔，在形成平板接线区PAD区过孔的基板上形成第二钝化层，通过第二构图工艺形成像素区过孔，其中，像素区过孔为开口小于底边的正梯形过孔，在形成像素区过孔的基板上形成透明金属层，形成公共电极，从而制作完成了阵列基板。由于形成有断差的钝化层，并且，一般钝化层的厚度是像素电极的十倍左右，形成的正梯形的像素区过孔后，钝化层的高断差保证公共电极的不残留，利于工艺管控，最终提高了产品质量。
并且，当像素区过孔的深度等于钝化层的厚度时，沉积的像素电极金属层，有一部分会直接覆盖在像素电极上，这样还有利于减小像素电极的方块电阻，有利于改善画面品质。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种薄膜晶体管阵列基板的制作方法，其特征在于，包括：
在包括了栅极扫描线，薄膜晶体管TFT开关，数据线，像素电极，以及平板接线PAD区的图形的基板上形成第一钝化层，并通过第一构图工艺形成平板接线PAD区过孔；
在形成所述平板接线PAD区过孔的基板上形成第二钝化层，并通过第二构图工艺形成像素区过孔，其中，所述像素区过孔为开口小于底边的正梯形过孔；
在形成所述像素区过孔的基板上覆盖透明金属层，形成公共电极。
2.如权利要求1所述的方法，其特征在于，所述PAD区过孔为开口大于底边的倒梯形的过孔。
3.如权利要求1或2所述的方法，其特征在于，所述通过第一构图工艺形成平板接线PAD区过孔包括：
在所述第一钝化层上涂覆光刻胶，利用第一掩膜板进行曝光，并进行显影处理；
利用干法刻蚀，刻蚀未覆盖光刻胶的第一钝化层，形成平板接线PAD区过孔。
4.如权利要求1所述的方法，其特征在于，所述通过第二构图工艺形成像素区过孔包括：
在所述第二钝化层上涂覆光刻胶，利用第二掩膜板进行曝光，并进行显影处理；
利用干法刻蚀，刻蚀未覆盖光刻胶的第二钝化层和下方的第一钝化层，形成所述像素区过孔。
5.如权利要求1或4所述的方法，其特征在于，所述像素区过孔的深度小于或等于第一钝化层与第二钝化层之和的厚度。
6.如权利要求1所述的方法，其特征在于，所述第二钝化层的形成工艺温度低于所述第一钝化层的形成工艺温度，所述第二钝化层的刻蚀速率小于所述第一钝化层的刻蚀速率。
7.如权利要求1所述的方法，其特征在于，所述包括了栅极扫描线，薄膜晶体管TFT开关，数据线，像素电极，以及平板接线PAD区的图形的基板的形成过程包括：
在基板上形成薄膜晶体管TFT开关中的栅极，以及栅极扫描线和平板接线PAD区的图形；
在包括了所述栅极图形的基板上形成半导体有源层，数据线以及薄膜晶体管TFT开关中的源极和漏极的图形；
在包括了所述源极和漏极图形的基板上形成像素电极的图形。
8.如权利要求1所述的方法，其特征在于，所述包括了栅极扫描线，薄膜晶体管TFT开关，数据线，像素电极，以及平板接线PAD区的图形的基板的形成过程包括：
在基板上形成薄膜晶体管TFT开关中的栅极，以及栅极扫描线和平板接线PAD区的图形；
在包括了所述栅极图形的基板上形成半导体有源层的图形；
在包括了所述半导体有源层图形的基板上形成像素电极的图形；
在包括了所述像素电极图形的基板上形成数据线以及薄膜晶体管TFT开关中的源极和漏极的图形。
9.一种薄膜晶体管阵列基板，其特征在于，所述阵列基板由上述权利要求1-8中任一权利要求所述的方法制作，包括：
栅极扫描线，薄膜晶体管TFT开关，数据线，像素电极，公共电极，平板接线PAD区，以及PAD区过孔，其中，
所述像素电极与所述公共电极之间的钝化层上有像素区过孔，其中，所述钝化层包括：第一钝化层和第二钝化层，且所述像素区过孔为开口小于底边的正梯形过孔。
10.如权利要求9所述的阵列基板，其特征在于，所述PAD区过孔为开口大于底边的倒梯形的过孔。
11.如权利要求9所述的阵列基板，其特征在于，所述像素区过孔的深度小于或等于第一钝化层与第二钝化层之和的厚度。
12.如权利要求9或11所述的阵列基板，其特征在于，所述第二钝化层的材质密度大于所述第一钝化层的材质密度。
13.一种薄膜晶体管显示装置，其特征在于，包括：上述权利要求9-12中任一权利要求所述的阵列基板。
CN2012101467500A 2012-05-11 2012-05-11 一种薄膜晶体管阵列基板及制作方法和显示装置 Pending CN102709241A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2012101467500A CN102709241A (zh) 2012-05-11 2012-05-11 一种薄膜晶体管阵列基板及制作方法和显示装置
PCT/CN2012/086307 WO2013166831A1 (zh) 2012-05-11 2012-12-10 薄膜晶体管阵列基板及制作方法和显示装置
US13/993,666 US9530807B2 (en) 2012-05-11 2012-12-10 Thin film transistor array substrate, manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101467500A CN102709241A (zh) 2012-05-11 2012-05-11 一种薄膜晶体管阵列基板及制作方法和显示装置

Publications (1)

Publication Number Publication Date
CN102709241A true CN102709241A (zh) 2012-10-03

Family

ID=46901903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101467500A Pending CN102709241A (zh) 2012-05-11 2012-05-11 一种薄膜晶体管阵列基板及制作方法和显示装置

Country Status (3)

Country Link
US (1) US9530807B2 (zh)
CN (1) CN102709241A (zh)
WO (1) WO2013166831A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151359A (zh) * 2013-03-14 2013-06-12 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
WO2013166831A1 (zh) * 2012-05-11 2013-11-14 北京京东方光电科技有限公司 薄膜晶体管阵列基板及制作方法和显示装置
CN103811513A (zh) * 2012-11-02 2014-05-21 三星电子株式会社 半导体器件及其制造方法
CN105511176A (zh) * 2016-01-29 2016-04-20 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN106338845A (zh) * 2016-09-29 2017-01-18 深圳市华星光电技术有限公司 液晶显示面板的制作方法
US9620528B2 (en) 2014-03-28 2017-04-11 Innolux Corporation Display panel
WO2018176766A1 (zh) * 2017-03-30 2018-10-04 京东方科技集团股份有限公司 显示基板的制备方法、阵列基板及显示装置
EP2775347B1 (en) * 2013-03-04 2019-11-06 Samsung Display Co., Ltd. Liquid crystal display device
WO2021239033A1 (zh) * 2020-05-28 2021-12-02 京东方科技集团股份有限公司 阵列基板、显示面板及其制备方法
US11327611B2 (en) 2017-04-28 2022-05-10 Boe Technology Group Co., Ltd. Touch substrate, manufacturing and driving method thereof, and touch display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990129B (zh) * 2015-02-02 2019-07-02 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN115731854A (zh) * 2022-11-24 2023-03-03 京东方科技集团股份有限公司 驱动基板、显示面板、其制作方法及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420554A (zh) * 2001-11-21 2003-05-28 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板的制造方法及其结构
US20030123001A1 (en) * 2001-12-28 2003-07-03 Kyoung-Su Ha Method of array substrate for transflective liquid crystal display device
KR20030083080A (ko) * 2002-04-19 2003-10-30 비오이 하이디스 테크놀로지 주식회사 자기정렬 전극을 가지는 액정표시소자의 제조방법
CN1509128A (zh) * 2002-12-13 2004-06-30 Lg.������Lcd��ʽ���� 双板型有机电致发光显示装置及其制造方法
CN101211084A (zh) * 2006-12-29 2008-07-02 Lg.菲利浦Lcd株式会社 液晶显示板及其制造方法
CN101393897A (zh) * 2007-09-20 2009-03-25 乐金显示有限公司 制造液晶显示装置的方法
CN101625491A (zh) * 2008-07-11 2010-01-13 乐金显示有限公司 液晶显示器件及制造该液晶显示器件的驱动方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR101034181B1 (ko) * 2003-08-21 2011-05-12 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US7612373B2 (en) * 2004-06-30 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
CN101127357B (zh) 2006-08-18 2010-11-03 北京京东方光电科技有限公司 钝化层结构、薄膜晶体管器件及钝化层制造方法
CN101656232B (zh) * 2008-08-19 2011-10-12 北京京东方光电科技有限公司 薄膜晶体管阵列基板制造方法
CN101833204A (zh) * 2009-03-13 2010-09-15 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶面板
CN101651232B (zh) 2009-08-18 2011-07-20 深圳市赢合科技有限公司 贴胶装置
CN102709241A (zh) 2012-05-11 2012-10-03 北京京东方光电科技有限公司 一种薄膜晶体管阵列基板及制作方法和显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420554A (zh) * 2001-11-21 2003-05-28 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板的制造方法及其结构
US20030123001A1 (en) * 2001-12-28 2003-07-03 Kyoung-Su Ha Method of array substrate for transflective liquid crystal display device
KR20030083080A (ko) * 2002-04-19 2003-10-30 비오이 하이디스 테크놀로지 주식회사 자기정렬 전극을 가지는 액정표시소자의 제조방법
CN1509128A (zh) * 2002-12-13 2004-06-30 Lg.������Lcd��ʽ���� 双板型有机电致发光显示装置及其制造方法
CN101211084A (zh) * 2006-12-29 2008-07-02 Lg.菲利浦Lcd株式会社 液晶显示板及其制造方法
CN101393897A (zh) * 2007-09-20 2009-03-25 乐金显示有限公司 制造液晶显示装置的方法
CN101625491A (zh) * 2008-07-11 2010-01-13 乐金显示有限公司 液晶显示器件及制造该液晶显示器件的驱动方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530807B2 (en) 2012-05-11 2016-12-27 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor array substrate, manufacturing method thereof, and display device
WO2013166831A1 (zh) * 2012-05-11 2013-11-14 北京京东方光电科技有限公司 薄膜晶体管阵列基板及制作方法和显示装置
CN103811513A (zh) * 2012-11-02 2014-05-21 三星电子株式会社 半导体器件及其制造方法
US9978932B2 (en) 2012-11-02 2018-05-22 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
CN103811513B (zh) * 2012-11-02 2018-01-12 三星电子株式会社 半导体器件及其制造方法
EP2775347B1 (en) * 2013-03-04 2019-11-06 Samsung Display Co., Ltd. Liquid crystal display device
US9465264B2 (en) 2013-03-14 2016-10-11 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display device
CN103151359A (zh) * 2013-03-14 2013-06-12 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN103151359B (zh) * 2013-03-14 2015-11-11 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
WO2014139283A1 (zh) * 2013-03-14 2014-09-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US10211234B2 (en) 2014-03-28 2019-02-19 Innolux Corporation Display panel
US9620528B2 (en) 2014-03-28 2017-04-11 Innolux Corporation Display panel
CN105511176A (zh) * 2016-01-29 2016-04-20 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN106338845A (zh) * 2016-09-29 2017-01-18 深圳市华星光电技术有限公司 液晶显示面板的制作方法
CN106338845B (zh) * 2016-09-29 2019-02-12 深圳市华星光电技术有限公司 液晶显示面板的制作方法
WO2018176766A1 (zh) * 2017-03-30 2018-10-04 京东方科技集团股份有限公司 显示基板的制备方法、阵列基板及显示装置
US11327611B2 (en) 2017-04-28 2022-05-10 Boe Technology Group Co., Ltd. Touch substrate, manufacturing and driving method thereof, and touch display device
WO2021239033A1 (zh) * 2020-05-28 2021-12-02 京东方科技集团股份有限公司 阵列基板、显示面板及其制备方法

Also Published As

Publication number Publication date
US20140061645A1 (en) 2014-03-06
WO2013166831A1 (zh) 2013-11-14
US9530807B2 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
CN102709241A (zh) 一种薄膜晶体管阵列基板及制作方法和显示装置
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN101894807B (zh) Tft-lcd阵列基板及其制造方法
CN105070727B (zh) 一种薄膜晶体管阵列基板、其制作方法及显示装置
CN103928406B (zh) 阵列基板的制备方法、阵列基板、显示装置
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN102629664B (zh) 一种阵列基板及其制作方法和显示装置
JP6818554B2 (ja) アレイ基板の製造方法、アレイ基板および表示装置
CN102629577A (zh) 一种tft阵列基板及其制造方法和显示装置
CN105137672B (zh) 阵列基板及其制造方法
CN102709237B (zh) 薄膜场效应晶体管阵列基板及其制造方法、电子器件
CN106019751B (zh) 阵列基板及其制造方法、显示装置
CN103151359A (zh) 一种显示装置、阵列基板及其制作方法
CN103762199B (zh) 一种液晶显示器的阵列基板的制造方法
JP6049111B2 (ja) 有機薄膜トランジスタアレイ基板及びその製造方法、並びに表示装置
CN104078470B (zh) 阵列基板及其制作方法、显示装置
CN106098701B (zh) 一种阵列基板及其制备方法和显示装置
CN106298646B (zh) Tft基板的制作方法
CN104934443A (zh) 阵列基板及其制造方法、显示装置
US20190115371A1 (en) Display substrate, manufacturing method therefor, and display device
CN105448824A (zh) 阵列基板及其制作方法、显示装置
CN104020621B (zh) 一种阵列基板及其制备方法、显示装置
CN102931138A (zh) 阵列基板及其制造方法、显示装置
CN102629018A (zh) 彩膜基板、tft阵列基板及其制造方法和液晶显示面板
CN104617039A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20121003