CN102692682B - 一种光栅耦合器及其制作方法 - Google Patents

Abstract

本发明提供一种光栅耦合器及其制作方法，提供一SOI衬底，刻蚀所述SOI衬底的顶层硅，形成周期为500~800nm的耦合光栅，同时于所述顶层硅中隔出CMOS有源区；于所述耦合光栅上制作覆盖于所述耦合光栅及CMOS有源区的栅氧化层；于所述栅氧化层表面形成导电层，刻蚀所述导电层，形成与所述耦合光栅周期相同的覆层结构，同时形成CMOS的栅极结构；最后形成保护层以完成制备。所述耦合光栅、栅氧化层及覆层结构均与CMOS的制备同时完成，可共享掩膜，降低了制作成本；覆盖于栅氧化层上的导电上覆层提高了耦合效率；优化的结构参数使得光栅耦合器的耦合效率显著提高；新颖的光栅耦合器结构使耦合效率对SOI埋氧层厚度的依赖性大为降低，从而放松了对SOI衬底的规格要求。

Description

一种光栅耦合器及其制作方法

技术领域

本发明属于半导体领域和光电集成领域，特别是涉及一种光栅耦合器及其制作方法。

背景技术

集成硅基光学系统，由于其小的器件尺寸，以及与传统集成电路CMOS工艺良好的兼容性，成为目前研究的一个热点。许多微纳米器件已经在硅基上实现集成，如激光器、调制器、滤波器、耦合器、缓存器等。而光栅用于实现耦合器功能，有着耦合面积小、耦合效率高等优点，从而广泛用在平面光学系统中。

Si和SiO₂的高折射差(约2.0)为实现纳米光波导和超小尺度的集成光波导器件提供了可能性，在光通信、光互连、光传感领域具有巨大的应用前景。然而由于超小的截面尺寸，纳米光波导和外部世界（如光纤）之间存在巨大的模式失配，造成纳米波导和光纤之间巨大的耦合损耗。光栅耦合器作为纳米波导和光纤之间的耦合器件，可以有效解决这一问题。在光栅耦合器的研制中，如何进一步提高耦合效率和降低工艺成本是一个重要研究内容。在以往的方案中，光栅耦合器通过专用掩模和工艺步骤来实现，这样大大增加了器件的制作成本，不利于生产。而且一般制作于SOI衬底上的光栅耦合器，对SOI埋氧层的厚度精度的要求较高，同样不利于成本的降低。

因此，如何获得一种高耦合效率、低工艺成本且可一体形成于CMOS制作工艺中的光栅耦合器是当前开发的重点。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种光栅耦合器及其制作方法，用于解决现有技术中的光栅耦合器耦合效率难以提高、一般的光栅耦合器不利于集成于CMOS工艺且对SOI的埋氧层厚度要求严格而导致制作成本较高的问题。

为实现上述目的及其他相关目的，本发明提供一种光栅耦合器的制作方法，所述制作方法至少包括步骤：1）提供一SOI衬底，所述SOI衬底包括背衬底、埋氧层及顶层硅，刻蚀所述顶层硅至所述埋氧层，形成具有多个间隔排列的硅块结构且周期为500~800nm的耦合光栅；2）于所述耦合光栅上制作覆盖于所述耦合光栅且厚度为1~10nm的栅氧化层；3）于所述栅氧化层表面形成厚度为100~300nm的导电层，刻蚀所述导电层，形成具有多个与所述硅块结构垂向对应的导电块结构的覆层结构；4）于步骤3）完成后所得结构的表面形成保护层。

作为本发明的光栅耦合器的制作方法的一个优选方案，所述步骤1）中，形成所述耦合光栅的同时于所述顶层硅中隔出至少一个两侧具有浅沟道隔离槽的CMOS有源区；所述步骤2）中，同时于所述CMOS有源区表面形成栅氧化层；所述步骤3）中，同时于所述栅氧化层表面且与所述CMOS有源区对应的区域上形成栅极结构。

在本发明的光栅耦合器的制作方法中，所述硅块结构的宽度与所述耦合光栅的周期的比值为0.7~0.99∶1。

在本发明的光栅耦合器的制作方法中，所述覆层结构的周期为500~800nm，所述导电块结构的宽度为50~350nm。

在本发明的光栅耦合器的制作方法中，所述导电层的材料为多晶硅、非晶硅或金属导体材料。

本发明还提供一种光栅耦合器，所述光栅耦合器至少包括：SOI衬底，包括背衬底、结合于所述背衬底表面的埋氧层、以及结合于所述埋氧层表面的顶层硅；耦合光栅，形成于所述顶层硅，包括多个间隔排列的硅块结构,且所述耦合光栅的周期为500~800nm；栅氧化层，覆盖于所述耦合光栅上，厚度为1~10nm；覆层结构，形成于所述栅氧化层表面，包括多个与所述硅块结构垂向对应的导电块结构，且所述覆层结构的厚度为100~300nm。

进一步地，所述光栅耦合器还包括覆盖于所述栅氧化层、覆层结构、CMOS栅氧化层及CMOS栅极结构表面的保护层。

在本发明的光栅耦合器中，所述硅块结构的宽度与所述耦合光栅的周期的比值为0.7~0.99∶1。

在本发明的光栅耦合器中，所述覆层结构的周期为500~800nm，所述导电块结构的宽度为50~350nm。

在本发明的光栅耦合器中，所述覆层结构的材料为多晶硅、非晶硅或金属导体材料。

如上所述，本发明的光栅耦合器及其制作方法，具有以下有益效果：提供一SOI衬底，刻蚀所述SOI衬底的顶层硅至埋氧层，形成周期为500~800nm的耦合光栅，同时于所述顶层硅中隔出CMOS有源区；于所述耦合光栅上制作覆盖于所述耦合光栅的栅氧化层，同时于所述CMOS有源区表面形成栅氧化层；于所述栅氧化层表面形成导电层，刻蚀所述导电层，形成与所述耦合光栅周期相同的覆层结构，同时于所述栅氧化层表面且与所述CMOS有源区对应的区域上形成栅极结构；于上述所得结构的表面形成保护层以完成制备。制作于SOI衬底顶层硅中的耦合光栅的刻蚀深度与顶层硅厚度相同，与CMOS有源区共享掩模并同时制作形成，降低了制作成本；覆盖于栅氧化层上的导电上覆层提高了耦合效率，与CMOS栅极共享掩模并同时制作形成，降低了制作成本；优化的结构参数使得光栅耦合器的耦合效率显著提高；新颖的光栅耦合器结构使耦合效率对SOI埋氧层厚度的依赖性大为降低，从而放松了对SOI衬底的规格要求。

附图说明

图1~图2显示为本发明实施例1中光栅耦合器的制作方法步骤1）所呈现的结构示意图。

图3显示为本发明实施例1中光栅耦合器的制作方法步骤2）所呈现的结构示意图。

图4显示为本发明实施例1中光栅耦合器的制作方法步骤3）所呈现的结构示意图。

图5显示为本发明实施例1中光栅耦合器的制作方法步骤4）所呈现的结构示意图。

图6~图7显示为本发明实施例2中光栅耦合器的制作方法步骤1）所呈现的结构示意图。

图8显示为本发明实施例2中光栅耦合器的制作方法步骤2）所呈现的结构示意图。

图9显示为本发明实施例2中光栅耦合器的制作方法步骤3）所呈现的结构示意图。

图10显示为本发明实施例2中光栅耦合器的制作方法步骤4）所呈现的结构示意图。

图11显示为本发明的光栅耦合器在不同光栅周期下耦合光栅反射率、透射率和向外衍射光的效率示意图。

图12显示为本发明的光栅耦合器在优选周期下耦合光栅衍射方向性与覆层结构中的多晶硅块结构的高度、宽度的关系示意图。

图13显示为本发明的光栅耦合器在优选条件下耦合光栅与光纤之间的耦合效率与波长之间的关系示意图。

图14显示为本发明的光栅耦合器在1550nm波长的光的光纤耦合效率与埋氧层厚度之间的关系示意图。

图15显示为现有技术的光栅耦合器在1550nm波长的光的光纤耦合效率与埋氧层厚度之间的关系示意图。

元件标号说明

101            背衬底

102            埋氧层

103            顶层硅

104            耦合光栅

105            栅氧化层

106            覆层结构

107            保护层

108            CMOS有源区

109            浅沟道隔离槽

110            栅极结构

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。

实施例1

如图1~5所示，本实施例提供一种光栅耦合器的制作方法，所述制作方法至少包括步骤：

如图1~2所示，首先进行步骤1），提供一SOI衬底，所述SOI衬底包括背衬底101、埋氧层102及顶层硅103，刻蚀所述顶层硅103至所述埋氧层102，形成具有多个间隔排列的硅块结构且周期为500~800nm的耦合光栅104。

所述硅块结构的宽度与所述耦合光栅104的周期的比值为0.7~0.99∶1。在本实施例中，所述硅块结构的宽度与所述耦合光栅104的周期的比值为0.9∶1，即耦合光栅104的填充因子为0.9。具体地，如果耦合光栅104周期选择为700nm时，所示硅块结构的宽度为630nm，各硅块结构之间的距离为70nm。所述埋氧层102的厚度为1~5μm。在本实施例中，所述埋氧层102的厚度可以为1.4μm、1.9μm、2.5μm、3μm、3.6μm等，当然，也可以选择大于5μm的一切预期的埋氧层102厚度。

如图3所示，然后进行步骤2），于所述耦合光栅104上制作覆盖于所述耦合光栅104且厚度为1～10nm的栅氧化层105。

在本实施例中，采用热氧化工艺于所述耦合光栅104上制作覆盖于所述耦合光栅104且厚度为1～10nm的栅氧化层105。

如图4所示，接着进行步骤3），于所述栅氧化层105表面形成厚度为100~300nm的导电层，刻蚀所述导电层，形成具有多个与所述硅块结构垂向对应的导电块结构的覆层结构106。

在本实施例中，采用化学气相沉积法于所述栅氧化层105表面形成导电层，所述导电层的材料为多晶硅、非晶硅或金属导体材料，在本实施例中为多晶硅材料。当然，在其它的实施例中，也可以于所述栅氧化层105表面形成氮化硅等绝缘材料。所述覆层结构106的周期为500~800nm，所述导电块结构的宽度为50~350nm。在本实施例中，所述覆层结构106的周期跟所述耦合光栅104的周期相同。

如图5所示，最后进行步骤4），于步骤3）完成后所得结构的表面形成保护层107。

在本实施例中，采用化学气相沉积法于步骤3）完成后所得结构的表面形成保护层107，在本实施例中，所述保护层107为二氧化硅层，当然，在其它的实施例中，所述保护层107也可以为氮化硅等其它氧化物。

请参阅图5，如图所示，本实施例还提供一种光栅耦合器，所述光栅耦合器至少包括：

SOI衬底，包括背衬底101、结合于所述背衬底101表面的埋氧层102、以及结合于所述埋氧层102表面的顶层硅103；

耦合光栅104，形成于所述顶层硅103，包括多个间隔排列的硅块结构,且所述耦合光栅104的周期为500~800nm；所述硅块结构的宽度与所述耦合光栅104的周期的比值为0.7~0.99∶1，在本实施例中为0.9∶1。

栅氧化层105，覆盖于所述耦合光栅104上，厚度为1~10nm；

覆层结构106，形成于所述栅氧化层105表面，包括多个与所述硅块结构垂向对应的导电块结构，且所述覆层结构106的厚度为100~300nm。

所述覆层结构106的周期为500~800nm，所述导电块结构的宽度为50~350nm，在本实施例中，所述覆层结构106的周期与所述耦合光栅104的周期相同。

所述覆层结构106的材料为多晶硅、非晶硅或金属导体材料，在本实施例中为多晶硅材料。

在本实施例中，所述光栅耦合器表面还具有保护层107，所述保护层107为二氧化硅层，当然，在其它的实施例中，所述保护层107也可以为氮化硅等其它氧化物。

实施例2

请参阅图6~图10，如图所示，本实施例提供一种光栅耦合器的制作方法，如图1~5所示，本实施例提供一种光栅耦合器的制作方法，所述制作方法至少包括步骤：

如图6~7所示，首先进行步骤1），提供一SOI衬底，所述SOI衬底包括背衬底101、埋氧层102及顶层硅103，刻蚀所述顶层硅103至所述埋氧层102，形成具有多个间隔排列的硅块结构且周期为500~800nm的耦合光栅104，并同时于所述顶层硅103中隔出至少一个两侧具有浅沟道隔离槽109的CMOS有源区108。

在本实施例中，在同一掩膜版中制作出包括刻蚀出所述耦合光栅104和一个或多个CMOS有源区108的图形，经过一次刻蚀即可在所述顶层硅103上同时形成所述耦合光栅104和CMOS有源区108，大大的降低了工艺成本。所述硅块结构的宽度与所述耦合光栅104的周期的比值为0.9∶1，即耦合光栅104的填充因子为0.9。具体地说，如果耦合光栅104周期选择为700nm时，所示硅块结构的宽度为630nm，各硅块结构之间的距离为70nm。所述埋氧层102的厚度为1~5μm。在本实施例中，所述埋氧层102的厚度为1.4μm、1.9μm、2.5μm、3μm、3.6μm等，当然，也可以选择大于5μm的一切预期的埋氧层102厚度。

如图3所示，然后进行步骤2），于所述耦合光栅104上制作覆盖于所述耦合光栅104且厚度为1~10nm的栅氧化层105，并同时于所述CMOS有源区108表面形成栅氧化层105。

在本实施例中，只需通过一次氧化工艺即可于所述耦合光栅104及CMOS有源区108表面同时形成栅氧化层105。所述栅氧化层105的厚度为1~10nm。

如图4所示，接着进行步骤3），于所述栅氧化层105表面形成厚度为100~300nm的导电层，刻蚀所述导电层，形成具有多个与所述硅块结构垂向对应的导电块结构的覆层结构106，并同时于所述栅氧化层105表面且与所述CMOS有源区108对应的区域上形成栅极结构110。

在本实施例中，采用化学气相沉积法于所述耦合光栅104及CMOS有源区108上的栅氧化层105表面同时沉积导电层，所述导电层的材料为多晶硅、非晶硅或金属导体材料。然后通过制备一层掩膜版，于所述导电层中同时刻蚀出与所述耦合光栅104对应的覆层结构106，及与所述CMOS有源区108对应的栅极结构110。所述覆层结构106的周期为500~800nm，所述导电块结构的宽度为50~350nm。在本实施例中，所述覆层结构106的周期跟所述耦合光栅104的周期相同。

制备完所述栅极结构110后，对所述CMOS有源区108进行离子注入，形成CMOS的源区及漏区，然后制备源电极及漏电极以完成所述CMOS的制备。

如图5所示，最后进行步骤4），于步骤3）完成后所得结构的表面形成保护层107。

在本实施例中，采用化学气相沉积法于步骤3）完成后所得结构的表面形成保护层107，在本实施例中，所述保护层107为二氧化硅层，当然，在其它的实施例中，所述保护层107也可以为氮化硅等其它氧化物。

为了进一步说明本发明的光栅耦合器及其制作方法的设计意图及有益效果，请参阅图11~图15，发明人设计该器件结构时，采用基于本征模扩展方法的二维全矢量仿真工具，通过以下研究及分析，提出了器件中关键参数的优选范围：

首先计算了在不同光栅周期下耦合光栅反射率、透射率和向外衍射光的效率，如图11所示，其中在此实施例中耦合光栅的填充因子固定为0.9，但不应限于0.9。向外衍射光、反射光、透射光三者相加等于输入光的总功率。从计算结果中可以看到对1550nm波长的光，随着光栅周期逐渐增大，反射光逐渐减小，向外衍射光的效率逐渐增加，在周期为0.68~0.70μm时达到最大，接近90%。对于不同的填充因子，都存在优化周期，使得反射、透射光所占比例较小，而向外衍射光的比例最大。该周期即为该填充因子下的优选周期。

然后计算了在该优选周期下耦合光栅衍射方向性与导电块结构（在本设计中为多晶硅）的高度、宽度的关系，如图12所示。耦合光栅向外衍射的光分为两部分，一部分向下衍射进入SOI衬底的埋氧层中，另一部份向上衍射进入二氧化硅保护层中，衍射方向性定义为向上衍射的部分占总向外衍射光的比例。由于光纤通常置于二氧化硅保护层上方，为提高耦合效率，需要增强光向上衍射的部分，即提高光衍射的方向性。由图12可以看出，在优选的多晶硅宽度和高度范围内，光栅衍射的方向性高达94%。

接着计算了在以上优选条件下耦合光栅与光纤之间的耦合效率与波长之间的关系，即光谱响应，如图13所示。该光栅耦合器在优选条件下在1550-1560nm波长范围内耦合效率达到67%。

发明人进行研究还发现，除了光栅的上述参数，埋氧层的厚度也会因光的干涉效应而影响光的向上衍射效率，并进而影响光纤耦合效率。计算了1550nm波长的光的光纤耦合效率与埋氧层厚度之间的关系，如图14所示。结果表明耦合效率随埋氧层厚度的变化从55％变化至68％。当埋氧层厚度为1.4μm、1.9μm、2.5μm、3μm等时，耦合效率达到最大。而对于未引入多晶硅上覆层的传统型光栅耦合器，其耦合效率随埋氧层厚度的变化要剧烈得多，从20%至50%，如图15所示。这说明，这种新的器件结构能够大为放松对SOI衬底规格的要求，从而为原材料选购提供了更大自由度。

综上所述，本发明的光栅耦合器及其制作方法，首先提供一SOI衬底，刻蚀所述SOI衬底的顶层硅至埋氧层，形成周期为500~800nm的耦合光栅，可同时于所述顶层硅中隔出CMOS有源区；于所述耦合光栅上制作覆盖于所述耦合光栅的栅氧化层，可同时于所述CMOS有源区表面形成栅氧化层；于所述栅氧化层表面形成导电层，刻蚀所述导电层，形成与所述耦合光栅周期相同的覆层结构，可同时于所述栅氧化层表面且与所述CMOS有源区对应的区域上形成栅极结构；于上述所得结构的表面形成保护层以完成制备。制作于SOI衬底顶层硅中的耦合光栅的刻蚀深度与顶层硅厚度相同，与CMOS有源区共享掩模并同时制作形成，降低了制作成本；覆盖于栅氧化层上的多晶硅上覆层提高了耦合效率，与CMOS栅极共享掩模并同时制作形成，降低了制作成本；优化的结构参数使得光栅耦合器的耦合效率显著提高；新颖的光栅耦合器结构使耦合效率对SOI埋氧层厚度的依赖性大为降低，从而放松了对SOI衬底的规格要求。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种光栅耦合器的制作方法，其特征在于，所述制作方法至少包括步骤：

1）提供一SOI衬底，所述SOI衬底包括背衬底、埋氧层及顶层硅，刻蚀所述顶层硅至所述埋氧层，形成具有多个间隔排列的硅块结构且周期为500～800nm的耦合光栅；所述硅块结构的宽度与所述耦合光栅的周期的比值为0.7～0.99∶1；

2）于所述耦合光栅上制作覆盖于所述耦合光栅且厚度为1～10nm的栅氧化层；

3）于所述栅氧化层表面形成厚度为100～300nm的导电层，刻蚀所述导电层，形成具有多个与所述硅块结构垂向对应的导电块结构的覆层结构；

4）于步骤3）完成后所得结构的表面形成保护层。

2.根据权利要求1所述的光栅耦合器的制作方法，其特征在于：所述步骤1）中，形成所述耦合光栅的同时可于所述顶层硅中隔出至少一个两侧具有浅沟道隔离槽的CMOS有源区；所述步骤2）中，可同时于所述CMOS有源区表面形成栅氧化层；所述步骤3）中，可同时于所述栅氧化层表面且与所述CMOS有源区对应的区域上形成栅极结构。

3.根据权利要求1～2任意一项所述的光栅耦合器的制作方法，其特征在于：所述覆层结构的周期为500～800nm，所述导电块结构的宽度为50～350nm。

4.根据权利要求1～2任意一项所述的光栅耦合器的制作方法，其特征在于：所述导电层的材料为多晶硅、非晶硅或金属导体材料。

5.一种光栅耦合器，其特征在于，所述光栅耦合器至少包括：

SOI衬底，包括背衬底、结合于所述背衬底表面的埋氧层、以及结合于所述埋氧层表面的顶层硅；

耦合光栅，形成于所述顶层硅，包括多个间隔排列的硅块结构，且所述耦合光栅的周期为500～800nm；所述硅块结构的宽度与所述耦合光栅的周期的比值为0.7～0.99∶1；

栅氧化层，覆盖于所述耦合光栅上，厚度为1～10nm；

覆层结构，形成于所述栅氧化层表面，包括多个与所述硅块结构垂向对应的导电块结构，且所述覆层结构的厚度为100～300nm。

6.根据权利要求5所述的光栅耦合器，其特征在于：所述光栅耦合器还包括覆盖于所述栅氧化层及覆层结构表面的保护层。

7.根据权利要求5所述的光栅耦合器，其特征在于：所述覆层结构的周期为500～800nm，所述导电块结构的宽度为50～350nm。

8.根据权利要求5所述的光栅耦合器，其特征在于：所述覆层结构的材料为多晶硅、非晶硅或金属导体材料。

Images