CN102468819A - 电气及/或电子电路的配置方法和装置 - Google Patents
电气及/或电子电路的配置方法和装置 Download PDFInfo
- Publication number
- CN102468819A CN102468819A CN2011103503526A CN201110350352A CN102468819A CN 102468819 A CN102468819 A CN 102468819A CN 2011103503526 A CN2011103503526 A CN 2011103503526A CN 201110350352 A CN201110350352 A CN 201110350352A CN 102468819 A CN102468819 A CN 102468819A
- Authority
- CN
- China
- Prior art keywords
- electrical components
- electronic circuit
- functional blocks
- connection
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims description 39
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000005259 measurement Methods 0.000 claims description 8
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
- H03M1/0651—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by selecting the quantisation value generators in a non-sequential order, e.g. symmetrical
- H03M1/0653—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by selecting the quantisation value generators in a non-sequential order, e.g. symmetrical the order being based on measuring the error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
一种配置电子电路(100)的方法包含数个具有一相同型态的特徵数的功能方块，且所述特徵量的值互成比例。功能方块是由一相似型态的至少一电气组件(102a-102d，104a-104d)的手段，及连接手段(106a-106d，108a-108d，110a-110d)所构成，是根据不同的连接配置连接所述电气组件到另一个电气组件及/或电路的其余部分，至少包含下列步骤：针对一组连接配置中的每一个测试过的电子电路，量测其参数的值；从测试过的耦合配置中选择一个，使所选择的配置方式的量测数值对应的至少一对功能方块的特徵数的数值差异是最小的；以及根据所选的配置定位所述连接手段。
Description
技术领域
本发明是有关一种在所有技术型态的配置、优化及电气及/或电子电路制造的领域：矽(金氧半导体，双极互补式金氧半场效电晶体，矽基绝缘体...)，砷化镓或什至奈米碳管的组成。同样地，本发明无限定在一特定的频率范围下控制电路，或根据一特定的设计建立。本发明有关于例如制造无线电频率(射频)，模拟或混合的模拟数字电路。
本发明也有关一种配置，一种优化及利用电气及/或电气组件(电阻，电容，电感，晶体管，...)制造的电路，或有关于包括此类元件的子电路，子电路的电子特性具有一或多个任意分散值。
本发明也适用于电路的制造，当电子特性实际值间的差异大时，电气及/或电气组件的性能衰减。
本发明可有效地执行配置、优化及制造模拟转数字或数字转模拟转换器、比较器、交换式电容滤波器、差分放大器或任何其他电气及/或电子电路。
背景技术
两个电气及/或电气组件，例如电阻具有相同的标称值，实际上的数值不完全相同。例如，在两个具有相同的标称值等于r欧姆的情况下，这两个电阻都有实际的数值等于r欧姆加减r欧姆的正负几个百分比，这个百分比变化从一电子电阻至其他。
关于元件标称值的分散是由于元件制造时的公差。因此，当欲使用一电气及/或电子电路，两个(或多个)电气及/或电气组件具有相同的数值或具有一特定比例的数值时，因此有一个非常好的机会使这些数值取决于一差异，称为”不匹配”，由于元件制造时的不确定性，其数值是随机的。
以目前存在的几种技术，来减少这个随机分散的组件的电气特性值的影响。
为减少这种随机分散的最简单的解决方案，包括增加元件的大小，以用来改善这些元件的电气特性实际值的准确性。例如，据了解，在矽技术制造元件时，其准确性是正比于这些元件的表面积。
这个解决方法虽然有效，然而却增加了电路的表面积(及制造成本)的缺点，而且它的耗电量需要一更大的电流，例如，对一个较大规格的电容充电。
在模拟数字或三角积分编码转换器的情况中，在转换器的输出周围藉由信号的模拟或数字补偿取得这些转换器的电子电容数值，以减少分散的影响。
为此，根据信号为主进行转换器的性能量测，无论已知与否，适用于转换器的输入或于中间测试信号。然后，在转换器的输出或转换器的量测基础上，推论元件数值的估计值，例如，在转换器的输出中获得的数值是修正使用电路。估计值的精确可以反复执行或不执行。
然而，这种补偿技术有一些缺点。事实上，计算每个元件的数值估算通常是复杂的，且涉及表面面积及耗电量的增加。除此之外，由于这些电路通常还有其他的缺陷(非线性，偏移，插入寄生电荷，...)，分散的估算往往是错误的且因此精度有限。
因此，增益在取得时是有限的。最后，由分散产生的错误，有时可以是转换器输出信号的后果，例如信号的饱和度，这是不可逆转的，因此不可能通过补偿后的转换，在转换器的输出正确信号转换器。
在某些系统，如模拟数字转换器或数字模拟转换器，藉由不准确的产生可以减少组件数值的误差的影响，透过随机地时间变化或是确定性的方式。
错误的变化一般用于当相同元件的数量被大量使用时。这个解决的原则是在每一个时刻，随机的或确定的去选择，为了大量的可用零件中的电路，一个数量的确定是必须的。
这个技术被叫做混合，也有一些缺点。第一，这只能被一些有限数量的电子来应用于机智电路，其不仅有大量的元件，其所产生的错误使有可以减少其影响。例如，这个混合技术不能总是用于操作数字模拟转换器在奈奎斯特频率中(整个带宽是用于这应用)，因为这随机混合非线性地转换成杂讯，这是不能接受的，因为杂讯调节只能用于如果过采样的因素，这并不能总是在这种电路的情况中。
发明内容
本发明的目的之一是一种配置电气及/或电子电路的方法和装置，其允许减少电气及/或电气组件的分散，电气及/或电子电路关于电气及/或电气组件与制造元件的特性。
本发明的目的之一也是为了提高电路的可靠性与电气及/或电子组件，及/或值的准确性或减少的标称值的随机分散的影响正在设计中的电气及/或电气组件的电气及/或电子电路的电气特性。
本发明的目的之一也是为了提高电路的可靠性与电气及/或电子组件，及/或数值的准确性，及/或减少标称值的随机分散的影响正在设计中的电气及/或电气组件的电气及/或电子电路的电气特性。
为了此目的，这个发明提出了一种方法可以配置电子电路，包含了好几种功能方块，在相同的型式和数值下特徵数或价值并且是关于互成比例的。功能方块在相同的型式或是相同名义的理论数值下，被至少一种的电气组件制造，并且连接的方式指出电子的元件到另一个或是其他部分的电路是根据不同的连接配置，包括至少几种步骤：
针对一组连接配置中的每一个测试过的电子电路，量测其至少一个参数的值；
从测试过的连接配置中选择一个，使所选择的配置方式的量测数值对应的至少一对功能方块的特徵数的数值差异是最小的；以及
根据所选择的配置定位连接手段。
在不同的连接配置下，连接配置的至少一部分电气组件分布在至少两个功能方块。根据连接的配置，这些电气组件可以因此从一个功能方块通过至另一个。
为清晰起见，“电气”一词将被用来指定表达“电气及/或电子”于文件的其余部分。而且，即使“电子”这个名词被使用，本发明根据微电子及/或奈米电子元素及/或元件也相关于微电子及/或是奈米电子电路的配置。
因此，本发明使其可根据一个具有相同理论标称值的电气组件，可显示关于电子特徵数值的离散作用以改善电路的性能，其包括藉由明智的结合这些电气组件而得到功能方块，且选择电气组件的配置使可获得最佳的性能，且对应不匹配的情况下，在至少一对功能方块的特徵数值间是最小的。
本发明可由结合所组成，例如使用开关，几个电气组件获得几个功能方块，例如对应相同的电气组件，其电气特性，数量或特征与实际值接近另一个，如果每个方块已经从一个单一元件制造出具有相同的制造误差当电气组件用以制造相同的零件时。因此本发明可使明智地相结合的电气元件，也结合其公差，这使得可以藉由最佳化配置的选择，以优化补偿和平衡的电器元件的容差，从而降低了两个元件间的差异，或“不匹配“，其标称值的组件尽可能接近。
因此，在电路设计上，电气元件的几种可能的组合，可以从一个功能方块传递到另一个进行比较，对应电气元件的不同的连接配置，而评估的完整系统的性能根据这些元件所取得的，例如藉由测量功能方块的特徵数之间的差额来构成相结合的电气组件。找到最佳的解决方案然后保留，即构成功能方块的电气元件的组合，此特徵数是最接近另一个或所需相称的比例。
这也可以选择，在电路的功能方块中，参考功能方块和所选择的配置在另一个功能方块中有着特徵数的数值，且尽可能的接近这个参考功能方块的实际值。
本发明可特别的由配置的选择所组成，其功能方块的电流输出及/或电压最接近另一个。
电子电路的量测参数可为信噪比，或一线性准位，或电子电路的一偏移准位。
在一个有利的实施中，电子电路的量测参数在一对功能方块的特徵数的值可为不匹配。
电气组件可为电气元件对应于电阻及/或电感及/或电容及/或晶体管，或每个有多个电气元件的电气装置，其元件可能对应于电阻及/或电感及/或电容及/或晶体管。
电路可包括至少一模拟数字转换器模拟数字转换器及/或一数字模拟转换器及/或一比较仪及/或一放大器及/或一交换式电容滤波器及/或差动电晶体对。
可取得反向至少一电气组件的至少一输入及/或输出信号的正负号，以获得至少一部份的连接配置。
连接手段能够以电性串联及/或并联方式互连所述电气组件的开关，以组成功能方块。
每个连接配置的电气组件是从若干个电气组件中选择的。
因此，配置过程根据本发明也可使用重复原则，进而使配置的数量增加，所以有可能进一步减少欲组装的功能方块的特徵数数值之间的差异。
电路的测量可提供一已知的输入信号至功能方块，以构成每个配置藉由测量功能方块的至少一个输出特性。本发明也可以不直接计算特徵数的数值，但确认是否匹配良好。
本发明也关于一种制造电路的方法，其至少包含下列步骤：
制造一组相似型态的电气组件，且根据不同的连接配置的连接手段，其电气组件到另一个及/且电子电路的其余部分；以及
实施配置电路的方法如前所述。
本发明也关于一种用以配置电子电路的装置，其至少包含：
一类似型态的电气组件，且/或具有相同的理论标称值；
一连接手段，用以根据不同的连接配置连接所述电气组件到另一个电气组件及/或所述电路的其余部分，组成数个具有一相同型态的特徵数的功能方块，其特徵数的值是互成比例，且其中所述电气组件的至少一部份在所述至少两个功能方块间是不同的分布；
一测量手段，用以量测一组测试过的连接配置中的所述电子电路的至少一个参数的值；
一选择手段，用以从测试过的连接配置中选择一个，使所选择的配置方式的量测数值对应的至少一对功能方块的特徵数的数值差异是最小的；以及
一定位手段，用以根据所选的连接配置定位所述连接手段。
本装置也可包含反向至少一电气组件的至少一输入及/或输出信号的正负号的手段。
连接手段可包括电性地串联及/或并联方式互连连结电气组件的开关，以组成一及其相同的功能方块。
装置可包括多个电气元件，其中每一连接配置在所述若干电气组件中选择一组电气组件。
装置可包括一施加手段，用以施加一已知信号于所述每一配置所构成的功能方块的输入端口，及一量测手段(706)，用以量测所述功能方块的至少一输出特性。
装置可包括控制手段，用以控制连接手段。
附图说明
在阅读具体的说明时，藉由例子的体现本发明将可更好地理解，没有任何的限制，以附加的图示作为参考：
图1至图6显示本发明的电子电路所实施的电子配置方法，根据一些特定的实施例；以及
图7显示本发明根据一个特定的实施例之一电子电路配置装置。
不同数字的同一、类似或相同部分的描述，此后支持相同参考号码，以便从一个数字转换到另一个。
图中显示不同的部分不一定是一个统一的尺度，使数字更具可读性。不同的可能(变化及实施方式)必须被理解为不互相排斥，且能互相结合。
具体实施方式
首先请参阅图1，其显示配置电子电路100的方法是根据一特殊具体化的一个实施例。
欲完成电子电路100，其电路包含在端点101a及101b的第一电阻103，及在端点101c及101d的第二电阻105。这些第一及第二的电阻103、105，每个功能方块构成的特徵数对应电阻所获得的数值，将根据四个电阻102a-102d安排在端点101a和101b间，且将四个电阻104a-104d安排在端点101c和101d间。
有鉴于此，每个电阻102a，102d，104a和104d包括一端点分别地通过101d直接地连接端点101a，电阻102a和102d将必须由在端点101a和101b间的电阻的一部分所组成，且电阻104a和104d将必须由在端点101c和101d间的电阻的一部分所组成。
电子电路100还包括连接手段允许电阻102a-102d及104a-104d跟据不同的配置以不同的方式连结。
这些连接手段特别包括四个开关106a-106d允许电阻102a及104a以不同的方式连结电阻102b及104b。
这些连接手段也包括四个其他的开关108a-108d允许电阻102b及104b根据不同的配置连结到电阻102c及104c。最后，连接手段还包括四个其他的开关110a-110d允许电阻102c及104c根据不同的配置连结到电阻102d及104d。
下表把两个串联在一起的电阻当作关闭的开关功能。
| 关闭开关 | 连接电阻 |
| 106a | 102a及102b |
| 106b | 104a及102b |
| 106c | 102a及104b |
| 106d | 104a及104b |
| 108a | 102b及102c |
| 108b | 104b及102c |
| 108c | 102b及104c |
| 108d | 104b及104c |
| 110a | 102c及102d |
| 110b | 104c及102d |
| 110c | 102c及104d |
| 110d | 104c及104d |
其目的是建立电阻102a-102d及104a-104d每一个都有相同的理论标称值500Ω，两个电阻103及105具有理论值等于2000Ω。然而，电阻具有一个真值，其不同于理论标称值的百分比差异(由于电阻102a-102d及104a-104d制造时的误差而分散)。
然后其目的是建立藉由明智地利用电路100的连接手段组合电阻102a-102d及104a-104d，如此一来两个电阻103及105具有的真值会尽可能的接近另一个。
最佳组合的选择是允许电阻103及105获得最接近的可能值的最佳的配置，将评估不同的组合所获得的性能，利用关闭适当的开关以获得保留最佳的解决方案。
在本实施例中，性能的评估包括量测电阻103及105中的每一个不同配置的电阻。
若电阻102a-102d及104a-104d有如下列的实际值：
102a：505Ω
102b：501Ω
102c：503Ω
102d：499Ω
104a：497Ω
104b：495Ω
104c：502Ω
104d：500Ω
最佳的解决方案包括藉由关闭开关106c、108d及110b用电阻104b及104c连接电阻102a及102d，且藉由关闭开关106b，108a and 110c，用电阻102b and 102c连接电阻104a and 104d，如此使两个电阻103及105取得每个数值为2001Ω。不份电气组件，电阻102b，102c，104b and 104c，根据设置不同开关的配置可因此从一功能方块通过至另一个，也就是说，根据被建立的连接配置可以被分布到两个不同的功能方块。
根据电子电路100设计过程所实施，因而不包括选择电气组件，其个别具有实际值接近各自的理论标称值，但是宁可选择及元件结合，一旦他们结合，构成一电路包括至少两个功能方块，电阻103及105，特徵数(实际电阻值)尽可能靠近一另一个，以为了降低在这两个功能方块的特徵数的数值中的最小不匹配。
在先前叙述的例子中，电气组件因而选择及结合，以便获得两个功能方块的特徵数尽可能的接近另一个。
电子电路100不允许电阻所有可能被作出的组合。可从例子得知在电路100中，电阻102a及102d必须是第一电阻103的一部分，且电阻104a及104d必然是第二电阻105的一部分。
在电子电路中，藉由增加开关的数量是可能增加可组合的数量。如图2所示，电子电路200根据类似电路100的方式所设计，以建立一电路包含在端点101a及101b的第一电阻103，及在端点101c及101d的第二电阻105。
电路200包含电子电路100的所有元件，即电阻102a-102d and104a-104d，以及开关106a-106d，108a-108d and 110a-110d。除此之外，电子电路200还包括额外的开关107a-107d and 10％-109d，让所有可能的电阻102a-102d and 104a-104d的组合被形成。因此，所有的电气组件，即所有的电阻102a-102d and 104a-104d能被不同地分布在两个功能方块中，也就是说，根据被建立的连接配置，他们能从一功能方块通过另一个。
因此，比较电路200与电路100，当建立的配置数量较多时，在电阻103及105的数值兼可获得较佳的平衡，以电路200来说，更复杂和更多开关可能影响电阻103及105所获得的数值如此一来，根据电路(频率，表面面积...)的制造限制，电路所提供更多或少量可能性的制造将被选择，换句话说可能的组合因此有更多或更少的开关。
先前描述的电路100及200与图1和图2的例子中，所有电阻102a-102d及104a-104d被用来构成两个功能方块，其特徵数需要被平衡，即平衡电阻103及105所形成的数值。
在一个变化中，电路100或200可能有一个数量较大的电阻器，且在所有这些电阻器中，只有其中的一部分结合另一个以创造电阻103及105，且因此可形成最佳组合，使在电阻103及105所取得的电阻值有最小的不匹配。因此例如电路100及200都可以包括12个电阻，每一个都具有相同理论标称值等于500Ω，且根据这些电路的开关，12个电阻器只有8个用来形成具有理论标称值为2000Ω的两个电阻103及105，其余四个电阻器不用来形成电阻103及105。另外，在另一个变化中，欲平衡超过两个功能方块的特徵数，也就是说超过两个电阻被形成，其数值尽可能的接近另一个。
图3显示一个电路300基于欲在输入302及输出304间电性地并联连接电容306a-306d，来形成两个功能方块，对应两个电容，其特徵数对应电容，其特征值尽可能的接近另一个。为此，电路300包括用于连接四个电容306a-306d，其包含16个开关308a-308p的手段。在电路300中，因此需要建立两个具有特徵数尽可能接近另一个的功能方块，每个方块对应一个电容器组成两个并联连接的四个电容器306a-306d。根据被组成的连接配置，电容306a-306d分布在不同地两个功能方块间。下表显示开关在封闭位置上决定两个电容电性地互相并联。
接着，对于每一个组合，因而形成的电容实际值间的不匹配被量测，且在两个电容值最小间的不匹配组合是被选择的。
在类似制造前述连接电路100及200的变化中，可能在电路300包括一个更大的电容器且这些电容器只有一部分可以用来形成两个欲设置的电容器，另个电容器不被连接到电路300的其他部分。这个变化使提供更多的组合，且因此提供一个更好的配置。
此外，在电路300包括一个更大的电容器的情况下，可考虑制造两个以上的功能方块，其特徵数将欲平衡。
针对前述的电路100、200及300，可以藉由配置信号控制开关，一旦系统所评估及选择最佳的组合将常保持在相同数值，使所选择的元件在所选择的配置中经常保持电性连接。
然而也有可能，特别是当电路的元件是电容器或动态元件，其开关用以执行一特定电路的补充功能，例如在电路300的例子中，为了完成电容的充电及放电。
可以藉由时脉信号来控制电路中的开关。
前述的电路100、200及300的元件是电气及/或电气组件，其关于寻求最佳的组合是藉由他们的组合取得元件的数值可变性的减少，也就是说减少功能方块所取得的特徵数。
可以应用这个原则于电路，电路的元件被组合并非电气组件，而是方块或子元件甚至装置，制造一些电气及/或电气组件，以及执行可能特定功能，例如放大或信号转换阶段。
此类电路400的例子如图4所示。这个电路400包括4个方块402a-402d，每个执行一个相同的处理功能，例如放大信号，例如电压，应用于方块402a-402d的差动输入404a-404d。因而四个方块402a-402d对应放大增益有相同的理论标称值。同样的输入电压可应用于差动输入404a-404d。电路400也包括四组开关406a-406d允许信号的正负号适用于将被反向的输入404a-404d。方块408包含其他四组开关，使得从方块402a-402d所取得的每一个输入信号的正负号将被反向或不反向，这些信号被求和且被提供在差动输出410a，410b。
这样一个电路400允许，特别是当由于错误的方块402a-402d附加时(例如是相同的一个偏移数值，无论任何的正负号和信号的数值可适用于方块其中的一输入)，由一个或多个开关406a-406d，然后由方块408允许在执行输入信号的求和时，允许恢复信号的初始正负号以提供输入。
电路400的例子中，欲形成一具有标称增益等于4的放大器。因此，若每个方块402a-402d完成具有相同标称增益等于1的放大器，且方块402a-402d的偏移是例如等于0.01的方块402a及402c，其将可使开关406c反向以取得输出增益等于：
(1+0.01)+(1+0.02)-(-1+0.01)+(1-0.02)＝4
相较而言，若没有执行正负号反向，放大器所获得的偏移量等于0.02。
那么可见一个明智地选择一或多个的方块402a-402d的输入和输出信号正负号反向，使当放大器的偏移被消除时可能获得至少一配置。
如前述的电路100、200或300的一个变化中，电路400可包括较大数目的方块402及使用这些方块的一部分来建立电路400的配置。
图5显示了先前图4在连接中所叙述的电路400的方块402a-402d其中之一的具体化，构成一电路包含两个CMOS差分放大器。
这个电路包括第一矽氧化金属电晶体(mos transistor)502，其源极连接电压VDD，控制电压VP提供给这个第一电晶体502的闸极。
第一电晶体502的汲极连结两个第二矽氧化金属电晶体504a，504b，其闸极涉及分别地连结两个开关506a，506b及508a，508b，使其能够连接这些闸极其中每个输入信号Vin(t)的正极元件两者之一，对应输入信号以提供方块402的输入功率，或连结输入信号Vin(t)的负极元件。
第一电晶体502的汲极也连接两个第三电晶体510a，510b的源极，其闸极涉及分别地连接一对开关512a，512b及514a，514b，使其能够连接这些闸极其中每个输入信号Vin(t)的正极元件两者之一，或连结输入信号Vin(t)的负极元件。
电路也包含四个开关516a，516b，518a，518b，使其能够连接其中之一电晶体504a，504b，510a，510b的汲极至第四电晶体524的汲极。方块也包括四个开关520a，520b，522a，522b，使其能够连接电晶体504a，504b，510a，510b的汲极至第五电晶体526的汲极。最后，第六电晶体528被配置在电晶体524、526的闸极和电压VSS之间。这个方块所取得的输出电压分别在电晶体524及526的汲极。
在这个电路中，不同的开关将被切换，在这种情况下电晶体504a，504b，510a，510b中的两个结合电晶体524及526形成一个CMOS差分放大器。因此第一功能方块可对应第四电晶体524结合电晶体504a，504b，510a，510b之一，其将设计以接收当输入正极元件的输入信号Vin(t)，且第二功能方块可对应第五电晶体526结合电晶体504a，504b，510a，510b之一，其将设计以接收当负极元件输入的输入信号Vin(t)。开关允许不同的配置以获得四个电晶体504a，504b，510a，510b中的两个被结合为电晶体524及526，形成具有标称增益等于1的放大器电路。在这些不同的配置中，两个功能方块其中一个最接近另一个特性的将被选择。在本案中，这些特性需对应于这些功能方块的电晶体对(Vt，gm)缩小不匹配，因为不匹配的最小值在两个方块的这些特征中允许减少在电路的输出的偏移。
在一个变化中，开关516a，516b，518a，518b，520a，520b，522a，522b可取代串叠式电晶体用来连结由电晶体524及526所组成的电流源，其允许在电路中减少开关的数量及运算放大器的电子特性的影响。
现在参考的图6，其显示一个电荷再分配数字模拟转换器500包括一运算放大器602及五个电容604，606，608，610及612分别地电容值为c，2c，4c，8c及16c。这五个电容表示电路的功能方块将被配置。
每个电容604，606，608及610连接开关614a-614d，其可能连接或不连接电容是与是运算放大器602的负极输入相关。
这五个电容604通过612以获得至少31电容，例如31电容器的电容组成，没有显示出来，具有相同相同标称值等于为1c，并行连接在一起，且藉由开关将分配到五个功能块，也没有显示出来，通过612以构成的五电容604。
在一个变化，也可以从标称值差异从1c的电容透过612来建立这些电容604，例如每个62电容具有标称值为0.5c。31电容器因此可从一个功能方块通过其他，根据不同的连接配置设想。
现在请参阅图7，其显示电子电路配置设备700根据一个特别的体现，使电路的配置方法的实施中如同先前所述在连接中电路100通过500。
装置700包括被配置的电子电路702，例如电子电路702包括先前叙述的电路100通过500，且特别包括相似型态的一组电气组件，及手段用以连接电气组件至另一个及/或其余的电路。这些连接手段使可根据不同的连接配置来连接电气组件，已构成电路702，几个功能方块具有相同型态的特徵数，及其数值互成正比。
装置700也包括手段704允许一或多个信号提供给电路702的输入，且用以量测每个连接配置，使测量手段706允许量测电子电路702的至少一个参数数值。应用于电路702的输入信号的特性取决于电路702的实际值而被选择，这个信号例如一坡道、一阶梯函数、一正弦曲线等测量手段706可测量的电信号输出电路702，而且电路702特有的特点，例如，如果电路702的功能方块的电阻是类似于前面描述的电路100和200。
手段710允许选择，在不同配置的量测参数的数值对应的情况下，至少有一对功能方块的特徵数的数值是最小的。
基于选择直行的手段710，定位手段712允许连接方式，例如开关电路702的电气元件，使这些电器元件是相互关联的，根据所选择的配置进行切换。
Claims (20)
1.一种配置电子电路(100-500)的方法，所述电子电路(100-500)包含数个具有一相同型态的特徵数的功能方块，且所述特徵数的值互成比例，所述功能方块是由一具有相同理论标称值的至少一电气组件(102a-102d，104a-104d，306a-306d，402a-402d，604，606，608，610，612)，及根据不同的连接配置连接所述电气组件到另一个电气组件及/或所述电路的其余部分的连接手段(106a-106d，107a-107d，108a-108d，109a-109d，110a-110d，308a-308p，406a-406d，408)所组成，所述连接配置的至少一部分电气组件分布在至少两个功能方块，至少包含下列步骤：
针对一组连接配置中的每一个测试过的电子电路(100-500)，量测其至少一个参数的值；
从测试过的连接配置中选择一个，使所选择的配置方式的量测数值对应的至少一对功能方块的特徵数的数值差异是最小的；以及
根据所选的连接配置定位所述连接手段。
2.根据权利要求1所述的方法，其特征在于：所述电子电路(100-500)量测的所述参数是所述电子电路(100-500)的一信噪比，或一线性准位或，一偏移准位。
3.根据权利要求1所述的方法，其特征在于：所述电子电路量测的所述参数是所述至少一对功能方块的特徵数的数值差异。
4.根据权利要求中任一项所述的方法，其特征在于：所述电气组件是对应于电阻(102a-102d，104a-104d)及/或电感及/或电容(306a-306d，604，606，608，610，612)及/或晶体管的电气元件，或包含若干个所述电气元件的电子装置(402a-402d)。
5.根据权利要求中任一项所述的方法，其特征在于：所述电子电路(400-500)包含一至少一模拟数字转换器及/或一数字模拟转换器及/或一比较仪及/或一放大器及/或一交换式电容滤波器。
6.根据权利要求中任一项所述的方法，其特征在于：至少有一部份的连接配置是藉由反向至少一所述电气组件(402a-402d)的至少一输入及/或输出信号的正负号所实现。
7.根据权利要求中任一项所述的方法，其特征在于：所述连接手段(106a-106d，107a-107d，108a-108d，109a-109d，110a-110d，308a-308p)能够以串联及/或并联方式互连所述电气组件(102a-102d，104a-104d，306a-306d)，以组成所述功能方块。
8.根据权利要求中任一项所述的方法，其特征在于：每个连接配置的所述电气组件(102a-102d，104a-104d，306a-306d，402a-402d，604，606，608，610，612)是从若干个电气组件中选择的。
9.根据权利要求中任一项所述的方法，其特征在于：所述电子电路(100-500)的所述参数的量测，是通过施加一已知信号于所述每一配置所构成的功能方块的输入端口，并量测所述功能方块的至少一输出特征而实现。
10.一种制造电子电路(100-500)的方法，其至少包含下列步骤：
根据不同的连接配置，将一组相似型态的电气组件(102a-102d，104a-104d，306a-306d，402a-402d，604，606，608，610，612)以连接手段(106a-106d，107a-107d，108a-108d，109a-109d，110a-110d，308a-308p，406a-406d，408)连接到另一各所述电气组件及/或连接到电子电路的其余部分；以及
根据权利要求第1项至第9项的任一项的方法实施配置所述电子电路(100-500)。
11.一种用以配置一电子电路(100-500，702)的装置(700)，其至少包含：
一具有相同的理论标称值的电气组件(102a-102d，104a-104d，306a-306d，402a-402d，604，606，608，610，612)；
一连接手段(106a-106d，107a-107d，108a-108d，109a-109d，110a-110d，308a-308p，406a-406d，408)，用以根据不同的连接配置连接所述电气组件到另一个电气组件及/或所述电路的其余部分，所述连接配置组成数个具有相同型态的特徵数的功能方块，且所述特徵数的值互成比例，其中所述电气组件的至少一部份在至少两个所述功能方块间是不同的分布；
一测量手段(706)，用以量测一组测试过的连接配置中的所述电子电路(100-500，702)的至少一个参数的值；
一选择手段，用以从测试过的连接配置中选择一个，使所选择的配置方式的量测数值对应的至少一对功能方块的特徵数的数值差异是最小的；以及
一定位手段(712)，用以根据所选的连接配置定位所述连接手段。
12.根据权利要求11所述的装置，其特征在于：所述电子电路(100-500)的量测的所述参数是所述电子电路(100-500)的一信噪比，或一线性准位，或一偏移准位。
13.根据权利要求11所述的装置，其特征在于：所述电子电路量测的所述参数是所述至少一对功能方块的特徵数的数值差异。
14.根据权利要求11至权利要求13的任一项所述的装置(700)，其特征在于：所述电气组件是对应于电阻(102a-102d，104a-104d)及/或电感及/或电容(306a-306d，604，606，608，610，612)及/或晶体管的电气元件，或包括若干个所述电气元件的电子装置(402a-402d)。
15.根据权利要求11至权利要求14的任一项所述的装置(700)，其特征在于：所述电子电路(400-500)包括至少一模拟数字转换器及/或一数字模拟转换器及/或一比较器及/或一反向放大器及/或一交换式电容滤波器。
16.根据权利要求11至权利要求15的任一项所述的装置(700)，其特征在于：包含一反向手段(406a-406d，408)，是反向至少有所述电气组件的至少一输入及/或输出信号的正负号。
17.根据权利要求11至权利要求16的任一项所述的装置(700)，其特征在于：所述连接手段(106a-106d，107a-107d，108a-108d，109a-109d，110a-110d，308a-308p)包含以电性串联及/或并联方式互连所述电气组件(102a-102d，104a-104d，306a-306d)的开关，以组成所述功能方块。
18.根据权利要求11至权利要求17的任一项所述的装置(700)，其特征在于：包括若干电气组件，其中每一连接配置在所述若干电气组件中选择一组电气组件(102a-102d，104a-104d，306a-306d，402a-402d，604，606，608，610，612)。
19.根据权利要求11至权利要求18的任一项所述的装置(700)，其特征在于：包括一施加手段(704)，用以施加一已知信号于所述每一配置所构成的功能方块的输入端口，及一量测手段(706)，用以量测所述功能方块的至少一输出特性。
20.根据权利要求11至权利要求19的任一项所述的装置(700)，其特征在于：包含一控制手段(712)，用以控制所述连接手段。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1059204A FR2967261B1 (fr) | 2010-11-08 | 2010-11-08 | Procédé et dispositif de configuration de circuits électriques et/ou électroniques |
| FR1059204 | 2010-11-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102468819A true CN102468819A (zh) | 2012-05-23 |
| CN102468819B CN102468819B (zh) | 2016-08-31 |
Family
ID=43927699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110350352.6A Expired - Fee Related CN102468819B (zh) | 2010-11-08 | 2011-11-08 | 电气及/或电子电路的配置方法和装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9130581B2 (zh) |
| EP (1) | EP2451082B1 (zh) |
| JP (1) | JP2012105270A (zh) |
| CN (1) | CN102468819B (zh) |
| FR (1) | FR2967261B1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3020531B1 (fr) | 2014-04-25 | 2016-05-20 | Commissariat Energie Atomique | Dispositif et methode de determination du temps d'arrivee d'un signal uwb. |
| FR3143922B1 (fr) * | 2022-12-16 | 2024-11-29 | Commissariat Energie Atomique | Système de génération d’au moins un signal radiofréquences verrouillé en phase sur un signal de référence, émetteur et récepteur radiofréquences correspondants. |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5404143A (en) * | 1991-06-12 | 1995-04-04 | Intellectual Property Development Associates Of Connecticut, Inc. | Network swappers and circuits constructed from same |
| US20010054975A1 (en) * | 2000-06-23 | 2001-12-27 | Matsushita Electric Industrial Co., Ltd. | Current source cell arrangement, method of selecting current source cell and current addition type digital-to-analog converter |
| CN1628411A (zh) * | 2002-06-03 | 2005-06-15 | 艾利森电话股份有限公司 | 放大器电路、回转器电路、滤波器装置和放大信号的方法 |
| CN1980069A (zh) * | 2005-12-07 | 2007-06-13 | 恩益禧电子股份有限公司 | 电流源单元配置结构及da转换器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2608137C2 (de) * | 1976-02-27 | 1983-09-01 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Frequenzabgleich eines elektromechanischen Filters |
| US4771267A (en) | 1986-12-24 | 1988-09-13 | Hughes Aircraft Company | Analog offset compensation technique |
| US5202687A (en) | 1991-06-12 | 1993-04-13 | Intellectual Property Development Associates Of Connecticut | Analog to digital converter |
| US6118398A (en) * | 1998-09-08 | 2000-09-12 | Intersil Corporation | Digital-to-analog converter including current sources operable in a predetermined sequence and associated methods |
| AU2002329109A1 (en) * | 2001-09-01 | 2003-03-18 | Technische Universiteit Eindhoven | Error optimization in digital to analog conversion |
| KR100422451B1 (ko) * | 2002-05-24 | 2004-03-11 | 삼성전자주식회사 | 온-다이 터미네이션 제어방법 및 그에 따른 제어회로 |
| CN1943116B (zh) * | 2004-04-20 | 2011-05-25 | Nxp股份有限公司 | 改进数模转换器中降低误差的方法以及应用该方法的数模转换器 |
| US7301366B1 (en) * | 2005-06-17 | 2007-11-27 | National Semiconductor Corporation | Tuning control for a PVT-compensating tunable impedance circuit |
| US7233276B1 (en) * | 2005-11-29 | 2007-06-19 | Himax Technologies, Inc. | Pipelined analog to digital converter with capacitor mismatch compensation |
| US7541857B1 (en) * | 2005-12-29 | 2009-06-02 | Altera Corporation | Comparator offset cancellation assisted by PLD resources |
| DE102008016428A1 (de) * | 2008-03-31 | 2009-10-08 | Advanced Micro Devices, Inc., Sunnyvale | Analogkomparator mit digitaler Offsetkompensation |
-
2010
- 2010-11-08 FR FR1059204A patent/FR2967261B1/fr not_active Expired - Fee Related
-
2011
- 2011-10-24 US US13/279,783 patent/US9130581B2/en not_active Expired - Fee Related
- 2011-10-31 EP EP11187230.5A patent/EP2451082B1/fr not_active Not-in-force
- 2011-11-07 JP JP2011243596A patent/JP2012105270A/ja active Pending
- 2011-11-08 CN CN201110350352.6A patent/CN102468819B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5404143A (en) * | 1991-06-12 | 1995-04-04 | Intellectual Property Development Associates Of Connecticut, Inc. | Network swappers and circuits constructed from same |
| US20010054975A1 (en) * | 2000-06-23 | 2001-12-27 | Matsushita Electric Industrial Co., Ltd. | Current source cell arrangement, method of selecting current source cell and current addition type digital-to-analog converter |
| CN1628411A (zh) * | 2002-06-03 | 2005-06-15 | 艾利森电话股份有限公司 | 放大器电路、回转器电路、滤波器装置和放大信号的方法 |
| CN1980069A (zh) * | 2005-12-07 | 2007-06-13 | 恩益禧电子股份有限公司 | 电流源单元配置结构及da转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102468819B (zh) | 2016-08-31 |
| US9130581B2 (en) | 2015-09-08 |
| US20120110832A1 (en) | 2012-05-10 |
| EP2451082B1 (fr) | 2013-06-05 |
| FR2967261B1 (fr) | 2013-08-16 |
| FR2967261A1 (fr) | 2012-05-11 |
| JP2012105270A (ja) | 2012-05-31 |
| EP2451082A1 (fr) | 2012-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Pan et al. | A 3.3-V 12-b 50-MS/s A/D converter in 0.6-/spl mu/m CMOS with over 80-dB SFDR | |
| US10826523B2 (en) | Analog-to-digital converter, measurement arrangement and method for analog-to-digital conversion | |
| US7420497B2 (en) | Low offset flash analog-to-digital converter | |
| Gambini et al. | Low-power successive approximation converter with 0.5 V supply in 90 nm CMOS | |
| Chen et al. | A low-cost on-chip built-in self-test solution for ADC linearity test | |
| US10181857B1 (en) | Analog-to-digital converter error correction | |
| US8878587B1 (en) | Interface circuit for driving fully-differential circuits | |
| JP2023506449A (ja) | 微小な電気信号の正確な測定を実現する増幅回路 | |
| US20010026232A1 (en) | Current-steering D/A conversion | |
| EP2974008B1 (en) | Buffer amplifier circuit | |
| CN102200790A (zh) | 差动参考电压产生器 | |
| Zhang et al. | A 16-bit 1-MS/s pseudo-differential SAR ADC with digital calibration and DNL enhancement achieving 92 dB SNDR | |
| Higashino et al. | Digital-to-analog converter layout technique and unit cell sorting algorithm for linearity improvement based on magic square | |
| CN102468819B (zh) | 电气及/或电子电路的配置方法和装置 | |
| McLachlan et al. | A 20b clockless DAC With sub-ppm INL, 7.5 nV/√ Hz noise and 0.05 ppm/° C stability | |
| CN114499424B (zh) | 应用于两级模数转换器的差分放大器、校准电路及校准方法 | |
| CN118100880A (zh) | 一种比较器校准电路、比较器校准方法及芯片 | |
| CN114696834B (zh) | 逐次逼近式模数转换器、测试设备及电容权重值校准方法 | |
| Saeed et al. | Design of a high precision CMOS programmable gain and data rate delta sigma ADC | |
| Liu et al. | A 9-b 40-MSample/s reconfigurable pipeline analog-to-digital converter | |
| Duan et al. | Stimulus generator for SEIR method based ADC BIST | |
| Falconi et al. | Electronic interface for the accurate read-out of resistive sensors in low voltage–low power integrated systems | |
| Diestelhorst et al. | A monolithic, wide-temperature, charge amplification channel for extreme environments | |
| Wiessflecker et al. | An 11 bit SAR ADC combining a split capacitor array with a resistive ladder and a configurable noise time domain comparator | |
| Karmokar et al. | Minimum Unit Capacitance Calculation for Capacitor Arrays in Binary-Weighted and Split DACs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160831 Termination date: 20171108 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |