CN102446497A - 阵列基板及阵列基板的驱动方法 - Google Patents

Abstract

本发明公开了一种阵列基板及阵列基板的驱动方法，涉及液晶显示技术领域，为降低液晶显示器的成本而发明。所述阵列基板，包括基板，在所述基板上形成有像素电极阵列，对应于所述像素电极阵列中的每一行像素电极形成有一根栅线，对应于所述像素电极阵列中的每一奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极形成有一根数据线；每一奇数列像素电极连接有一个第一开关装置，所述第一开关装置在相应的时序周期内驱动所述数据线为相应的所述奇数列像素电极充电；每一偶数列像素电极连接有一个第二开关装置，所述第二开关装置在相应的时序周期内驱动所述数据线为相应的所述偶数列像素电极充电。本发明可用于制作液晶显示器。

Description

阵列基板及阵列基板的驱动方法

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种阵列基板及阵列基板的驱动方法。

背景技术

液晶显示器(Liquid Crystal Display，LCD)具有体积小、功耗低以及无辐射等优点，目前已经在平板显示器市场中占据了主导地位。

其中，液晶显示器的主体结构由阵列基板和彩膜基板对盒后形成，且在对盒后的阵列基板和彩膜基板之间滴注有液晶。具体如图1所示，阵列基板上形成有用于提供扫描信号的栅线11和与栅线11垂直的用于提供数据信号的数据线12，栅线11和数据线12之间界定有像素区域，该像素区域内设有薄膜晶体管13(Thin Film Transistor，TFT)和像素电极14，薄膜晶体管13的栅极131和栅线11连接，源极132和数据线12连接，漏极133和像素电极14连接。

液晶显示器工作时，栅线11受到栅极驱动器15的控制，该栅极驱动器15包括多个栅极驱动集成电路(Gate Driver IC(IntegratedCircuit，集成电路))；数据线12受到源极驱动器16的控制，该源极驱动器16包括多个源极驱动集成电路(Source Driver IC)。其中在所述栅极驱动集成电路所产生的栅极驱动信号的控制下，各行栅线11依次打开，对应行的数据电压由所述源极驱动集成电路通过数据线12送至对应的像素电极14上对该像素电极14进行充电，由此在像素电极14中形成显示各个灰阶所需要的灰度电压，进而显示每一帧图像。

发明人发现，现有技术中所述像素电极的充电过程需要由一根所述栅线和一根所述数据线共同控制，且液晶显示器所用的源极驱动集成电路的数量由所述数据线的数量决定。即，所用的数据线数量越多，需要的源极驱动集成电路也越多。然而，所述源极驱动集成电路的成本在液晶显示器的生产成本中占据很大比例，因此所述数据线使用的数量较多导致了液晶显示器的成本较高。

发明内容

本发明的实施例提供一种阵列基板及阵列基板的驱动方法，以降低液晶显示器的成本。

为达到上述目的，本发明的实施例采用如下技术方案：

一种阵列基板，包括基板，在所述基板上形成有像素电极阵列，对应于所述像素电极阵列中的每一行像素电极形成有一根栅线，对应于所述像素电极阵列中的每一奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极形成有一根数据线；

每一奇数列像素电极连接有一个第一开关装置，所述第一开关装置在相应时序周期内的驱动控制下使所述数据线为相应的所述奇数列像素电极充电；

每一偶数列像素电极连接有一个第二开关装置，所述第二开关装置在相应时序周期内的驱动控制下使所述数据线为相应的所述偶数列像素电极充电。

本发明实施例还提供了一种阵列基板的驱动方法，所述驱动方法应用于驱动如上所述的阵列基板，其中所述驱动方法包括：

在第一时序周期内，第一开关装置在驱动控制下使数据线为第一行的奇数列像素电极充电；

在第二时序周期内，第二开关装置在驱动控制下使数据线为第一行的偶数列像素电极充电；

在第三时序周期内，所述第一开关装置再次在驱动控制下使所述数据线为第二行的奇数列像素电极充电；

在第四时序周期内，所述第二开关装置再次在驱动控制下使所述数据线为第二行的偶数列像素电极充电；

依此类推对其余各行的奇数列像素电极和偶数列像素电极进行充电，并在最后一行的奇数列像素电极和偶数列像素电极充电完成后循环上述过程。

本发明实施例还提供了另一种阵列基板的驱动方法，所述驱动方法应用于驱动如上所述的阵列基板，其中所述驱动方法包括：

在第一时序周期内，第二开关装置在驱动控制下使数据线为第一行的偶数列像素电极充电；

在第二时序周期内，第一开关装置在驱动控制下使数据线为第一行的奇数列像素电极充电；

在第三时序周期内，所述第二开关装置再次在驱动控制下使所述数据线为第二行的偶数列像素电极充电；

在第四时序周期内，所述第一开关装置再次在驱动控制下使所述数据线为第二行的奇数列像素电极充电；

依此类推对其余各行的奇数列像素电极和偶数列像素电极进行充电，并在最后一行的奇数列像素电极和偶数列像素电极充电完成后循环上述过程。

本发明实施例提供的阵列基板及阵列基板的驱动方法，由于在所述阵列基板上对应于所述像素电极阵列中的每一奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极仅形成有一根数据线，且通过所述第一开关装置和第二开关装置可以在相应时序周期内的驱动控制下使数据线分别为所述奇数列像素电极和偶数列像素电极充电，因此可以通过一根数据线为与该数据线相对应的奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极充电，这样在保证能够对各列像素电极充电的情况下，所使用的数据线数量减少了一半，因此可以相应地减少液晶显示器所用的源极驱动集成电路的数量，从而降低液晶显示器的成本。

附图说明

图1为现有技术中阵列基板的示意图；

图2为本发明实施例一中阵列基板的示意图；

图3为图2所示阵列基板的驱动时序图；

图4为图2所示阵列基板在第一时序周期内的驱动结果示意图；

图5为图2所示阵列基板在第二时序周期内的驱动结果示意图；

图6为图2所示阵列基板在第三时序周期内的驱动结果示意图；

图7为图2所示阵列基板在第四时序周期内的驱动结果示意图；

图8为图2所示阵列基板在第五时序周期内的驱动结果示意图；

图9为图2所示阵列基板在第六时序周期内的驱动结果示意图；

图10为本发明实施例二中阵列基板的示意图；

图11为图10所示阵列基板的驱动时序图；

图12为对图10所示阵列基板中的数据线位置变换后的示意图；

图13为图10所示阵列基板在第一时序周期内的驱动结果示意图；

图14为图10所示阵列基板在第二时序周期内的驱动结果示意图；

图15为本发明实施例中阵列基板的一种驱动方法；

图16为本发明实施例中阵列基板的另一种驱动方法。

附图标记：

11-栅线，12-数据线，13-薄膜晶体管，131-栅极，132-源极，133-漏极，14-像素电极，15-栅极驱动器，16-源极驱动器；

Dot1、Dot2、Dot3、Dot4、Dot5、Dot6-像素电极，G1、G2、G3、G4-栅线，Data1、Data2、Data3-数据线，A、D、G-第一薄膜晶体管，B、E、H-第二薄膜晶体管，C、F、I-第三薄膜晶体管，J、M、P-第四薄膜晶体管，K、N、Q-第五薄膜晶体管，L、O、R-第六薄膜晶体管。

具体实施方式

下面结合附图对本发明实施例阵列基板及阵列基板的驱动方法进行详细描述。

应当明确，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

如图2或图10所示，为本发明阵列基板的一个具体实施例。本实施例中，所述阵列基板包括基板(为清楚显示起见，各附图中均对该基板进行了省略)，在该基板上形成有像素电极阵列，在该像素电极阵列中包括第一行奇数列的像素电极Dot1，第一行偶数列的像素电极Dot2，第二行奇数列的像素电极Dot3，第二行偶数列的像素电极Dot4，第三行奇数列的像素电极Dot5，第三行偶数列的像素电极Dot6，对于未图示的其余各行像素电极依此类推。对应于所述像素电极阵列中的每一行像素电极形成有一根栅线，如对应于第一行像素电极Dot1和Dot2形成有一根栅线G1，对应于第二行像素电极Dot3和Dot4形成有一根栅线G2，对应于第三行像素电极Dot5和Dot6形成有一根栅线G3，对应于第四行像素电极(未图示)形成有一根栅线G4，对于未图示的对应于其余各行像素电极的栅线依此类推；对应于所述像素电极阵列中的每一奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极形成有一根数据线，如对应于第一列像素电极和与之相邻的第二列像素电极形成有一根数据线Data1，对应于第三列像素电极和与之相邻的第四列像素电极形成有一根数据线Data2，对应于第五列像素电极和与之相邻的第六列像素电极形成有一根数据线Data3，对于未图示的对应于其余各奇数列像素电极和与之相邻的下一偶数列像素电极的数据线可依此类推。

其中，每一奇数列像素电极连接有一个第一开关装置，如该第一开关装置可由图2中的与像素电极Dot1连接的第一薄膜晶体管A和第二薄膜晶体管B形成，或者该第一开关装置可由图10中的与像素电极Dot1连接的第四薄膜晶体管J形成，该第一开关装置可以在相应时序周期内的驱动控制下使所述数据线为相应的所述奇数列像素电极充电，如该第一开关装置可以在相应时序周期内的驱动控制下使数据线Data1为第一行第一列的像素电极Dot1充电，或者该第一开关装置还可以在相应时序周期内的驱动控制下使数据线Data1为第二行第一列的像素电极Dot3充电。

类似地，每一偶数列像素电极连接有一个第二开关装置，如该第二开关装置可由图2中的与像素电极Dot2连接的第三薄膜晶体管C形成，或者该第二开关装置可由图10中的与像素电极Dot2连接的第五薄膜晶体管K和第六薄膜晶体管L形成，该第二开关装置可以在相应时序周期内的驱动控制下使所述数据线为相应的所述偶数列像素电极充电，如该第二开关装置可以在相应时序周期内的驱动控制下使数据线Data1为第一行第二列的像素电极Dot2充电，或者该第二开关装置还可以在相应时序周期内的驱动控制下使数据线Data1为第二行第二列的像素电极Dot4充电。

本实施例中的阵列基板，由于在该阵列基板上对应于所述像素电极阵列中的每一奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极仅形成有一根数据线，且通过所述第一开关装置和第二开关装置可以在相应时序周期内的驱动控制下使数据线分别为所述奇数列像素电极和偶数列像素电极充电，因此可以通过一根数据线为与该数据线相对应的奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极充电，这样在保证能够对各列像素电极充电的情况下，所使用的数据线数量减少了一半，因此可以相应地减少液晶显示器所用的源极驱动集成电路的数量，进而有效减少了源极驱动电路板的走线数量以及该源极驱动电路板上元件的布局难度，从而有助于降低液晶显示器的成本。此外，源极驱动电路板上走线数量的减少和元件布局难度的提高还有助于减小电路板的面积，也使得液晶显示器能够更轻更薄。

需要说明的是，对上述的阵列基板而言，所述第一开关装置和第二开关装置可以有多种实现方式，且所述数据线的设置位置也可以有多种实现方式。以下就通过具体的实施例来说明本发明的技术方案。

实施例一

如图2所示，本实施例中，所采用的第一开关装置包括第一薄膜晶体管A，其栅极和与所述奇数列像素电极相对应的所述栅线相邻的下一根栅线连接、其源极和与所述奇数列像素电极相对应的所述栅线连接、其漏极和第二薄膜晶体管的栅极连接。例如，以第一行中奇数列的像素电极Dot1为例可知，第一薄膜晶体管A的栅极和栅线G2连接、源极和栅线G1连接、漏极和第二薄膜晶体管B的栅极连接。

所采用的第一开关装置还包括第二薄膜晶体管B，其栅极和所述第一薄膜晶体管的漏极连接、其源极和与所述奇数列像素电极相对应的所述数据线连接，其漏极和所述奇数列像素电极连接。例如，仍以第一行中奇数列的像素电极Dot1为例可知，第二薄膜晶体管B的栅极和第一薄膜晶体管A的漏极连接、源极和数据线Data1连接、漏极和奇数列像素电极Dot1连接。

类似地，对于第二行奇数列的像素电极Dot3而言，所采用的第一开关装置包括第一薄膜晶体管D和第二薄膜晶体管E，其中第一薄膜晶体管D的连接方式与第一薄膜晶体管A的连接方式相同，第二薄膜晶体管E的连接方式和第二薄膜晶体管B的连接方式相同。第三行奇数列的像素电极Dot5所采用的第一开关装置包括第一薄膜晶体管G和第二薄膜晶体管H。依此类推可知，其余各行奇数列的像素电极所采用的第一开关装置均与上述第一开关装置相同。

本实施例中所采用的第二开关装置包括第三薄膜晶体管C，其栅极和与所述偶数列像素电极相对应的所述栅线连接，其源极和与所述偶数列像素电极相对应的所述数据线连接，其漏极和所述偶数列像素电极连接。以第一行中偶数列的像素电极Dot2为例可知，第三薄膜晶体管C的栅极和栅线G1连接、源极和数据线Data1连接、漏极和偶数列像素电极Dot2连接。

类似地，对于第二行偶数列的像素电极Dot4而言，所采用的第二开关装置包括第三薄膜晶体管F，其中第三薄膜晶体管F的连接方式和第三薄膜晶体管C的连接方式相同。第三行偶数列的像素电极Dot6所采用的第二开关装置包括第三薄膜晶体管I。依此类推可知，其余各行奇数列的像素电极所采用的第二开关装置均与上述第二开关装置相同。

而且从图2还可知，本实施例中所述数据线可以设置在与该数据线相对应的所述奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极之间。例如，数据线Data1设置在与之相对应的第一列像素电极和第二列像素电极之间，数据线Data2设置在与之相对应的第三列像素电极和第四列像素电极之间，数据线Data3设置在与之相对应的第五列像素电极和第六列像素电极之间。

除此之外，本实施例中所述数据线还可以设置在与该数据线相对应的所述奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极中的所述偶数列像素电极的右侧(该设置方式与图10显示的设置方式相同)。或者，所述数据线还可以设置在与该数据线相对应的所述奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极中的所述奇数列像素电极的左侧(该设置方式与图12显示的设置方式相同)。

具体而言，本实施例中所述数据线的设置位置可以根据阵列基板上实际的构图图案或者根据现有的构图工艺进行选择。

如图3所示，为本实施例的驱动时序图。其中G1表示第一行栅线，G2表示第二行栅线，G3表示第三行栅线，G4表示第四行栅线，T1表示第一时序周期，T2表示第二时序周期，T3表示第三时序周期，T4表示第四时序周期，T5表示第五时序周期，T6表示第六时序周期，T7表示第七时序周期。

下面结合图2所示的阵列基板实施例和图3所示的该阵列基板实施例的驱动时序图来具体说明是如何驱动所述阵列基板的，具体而言，下面的描述仅以阵列基板的一部分为例进行说明，但所描述的驱动过程适用于全部的阵列基板。在下面的描述中，1表示高电平、0表示低电平。具体的驱动过程如下：

在T1阶段内，通过与各栅线相连的栅极驱动器使G1＝1，G2＝1，G3＝0，G4＝0。在G2为高电平时，第一行的第一薄膜晶体管A导通，此时由于G1为高电平，因此第一行的第二薄膜晶体管B导通，然后如图4所示，数据线Data1、Data2、Data3等对第一行的奇数列像素电极Dot1充电至需要的灰度电压，图4中在T1阶段内充电的奇数列像素电极Dot1以稀疏的向右上方倾斜的阴影线表示。

其中，此时由于G1为高电平，因此第一行的第三薄膜晶体管C导通，数据线Data1、Data2、Data3等对第一行的偶数列像素电极Dot2充电使其达到像素电极Dot1的灰度电压(图4中以网格线表示)。由于一般情况下像素电极Dot2的灰度电压与像素电极Dot1的灰度电压不同，因此此次充电对像素电极Dot2而言会造成液晶显示器的错误显示，但是由于在T2阶段内即对像素电极Dot2进行充电，因此以在1秒时间内控制768根栅线开关的液晶显示器为例而言，液晶显示器的像素电极Dot2区域仅在1/768秒的时间内保持错误的显示，而在其余767/768秒的时间内保持正确的显示，两相比较可知错误显示保持的时间明显极短，人眼难以分辨，不影响使用者对液晶显示器的正常观看。此外，如果因为巧合而使像素电极Dot2的灰度电压与像素电极Dot1的灰度电压相同，则在T1阶段内对像素电极Dot2的充电电压正好与像素电极Dot2在T1阶段内需要保持的电压相同，因此不会造成液晶显示器的错误显示。

类似地，此时由于G2为高电平，因此第二行的第三薄膜晶体管F导通，数据线Data1、Data2、Data3等对第二行的偶数列像素电极Dot4充电使其达到像素电极Dot1的灰度电压(图4中以网格线表示)。由于一般情况下像素电极Dot4的灰度电压与像素电极Dot1的灰度电压不同，因此此次充电对像素电极Dot4而言会造成液晶显示器的错误显示，但是由于在T4阶段内即对像素电极Dot4进行充电，因此以在1秒时间内控制768根栅线开关的液晶显示器为例而言，液晶显示器的像素电极Dot4区域仅在3/768秒的时间内保持错误的显示，而在其余765/768秒的时间内保持正确的显示，两相比较可知错误显示保持的时间明显极短，人眼难以分辨，不影响使用者对液晶显示器的正常观看。此外，如果因为巧合而使像素电极Dot4的灰度电压与像素电极Dot1的灰度电压相同，则在T1阶段内对像素电极Dot4的充电电压正好与像素电极Dot4在T1阶段内需要保持的电压相同，因此不会造成液晶显示器的错误显示。

在T2阶段内，通过与各栅线相连的栅极驱动器使G1＝1，G2＝0，G3＝0，G4＝0。在G1为高电平时，第一行的第三薄膜晶体管C导通，如图5所示，数据线Data1、Data2、Data3等对第一行的偶数列像素电极Dot2充电至需要的灰度电压，图5中在T2阶段内充电的偶数列像素电极Dot2以稀疏的向右下方倾斜的阴影线表示。此时，G2为低电平，第一行的第一薄膜晶体管A和第二薄膜晶体管B关闭，像素电极Dot1上的电压保持。且在G2为低电平时，第二行的第三薄膜晶体管F关闭，像素电极Dot4上的电压保持。

在T3阶段内，通过与各栅线相连的栅极驱动器使G1＝0，G2＝1，G3＝1，G4＝0。在G3为高电平时，第二行的第一薄膜晶体管D导通，此时由于G2为高电平，因此第二行的第二薄膜晶体管E导通，然后如图6所示，数据线Data1、Data2、Data3等对第二行的奇数列像素电极Dot3充电至需要的灰度电压，图6中在T3阶段内充电的奇数列像素电极Dot3以密集的向右上方倾斜的阴影线表示。

与T1阶段类似，此时由于G2为高电平，因此第二行的第三薄膜晶体管F导通，数据线Data1、Data2、Data3等对第二行的偶数列像素电极Dot4充电(图6中以网格线表示)。当像素电极Dot4的灰度电压与像素电极Dot3的灰度电压不同时，此次充电对像素电极Dot4而言会造成液晶显示器的错误显示，但该错误显示的保持时间极短；当像素电极Dot4的灰度电压与像素电极Dot3的灰度电压相同时，此次充电对像素电极Dot4而言不会造成液晶显示器的错误显示。类似地，由于G3为高电平，因此第三行的第三薄膜晶体管I导通，数据线Data1、Data2、Data3等对第三行的偶数列像素电极Dot6充电(图6中以网格线表示)。当像素电极Dot6的灰度电压与像素电极Dot3的灰度电压不同时，此次充电对像素电极Dot6而言会造成液晶显示器的错误显示，但该错误显示的保持时间极短；当像素电极Dot6的灰度电压与像素电极Dot3的灰度电压相同时，此次充电对像素电极Dot6而言不会造成液晶显示器的错误显示。

且此时G1为低电平、G2为高电平，第一行的第一薄膜晶体管A导通、第一行的第二薄膜晶体管B关闭，像素电极Dot1上的电压继续保持。且G1为低电平，第一行的第三薄膜晶体管C关闭，像素电极Dot2上的电压保持。

在T4阶段内，通过与各栅线相连的栅极驱动器使G1＝0，G2＝1，G3＝0，G4＝0。在G2为高电平时，第二行的第三薄膜晶体管F导通，如图7所示，数据线Data1、Data2、Data3等对第二行的偶数列像素电极Dot4充电至需要的灰度电压，图7中在T4阶段内充电的偶数列像素电极Dot4以密集的向右下方倾斜的阴影线表示。此时，G1为低电平、G2为高电平，第一行的第一薄膜晶体管A导通、第一行的第二薄膜晶体管B关闭，像素电极Dot1上的电压继续保持。且G 1为低电平时，第一行的第三薄膜晶体管C关闭，像素电极Dot2上的电压继续保持。另外G3为低电平，第二行的第一薄膜晶体管D和第二薄膜晶体管E关闭，像素电极Dot3上的电压保持。

在T5阶段内，通过与各栅线相连的栅极驱动器使G1＝0，G2＝0，G3＝1，G4＝1。在G4为高电平时，第三行的第一薄膜晶体管G导通，此时由于G3为高电平，因此第三行的第二薄膜晶体管H导通，然后如图8所示，数据线Data1、Data2、Data3等对第三行的奇数列像素电极Dot5充电至需要的灰度电压，图8中在T5阶段内充电的奇数列像素电极Dot5以向右上方倾斜的双划阴影线表示。

与T1和T3阶段类似，此时由于G3为高电平，因此第三行的第三薄膜晶体管I导通，数据线Data1、Data2、Data3等对第三行的偶数列像素电极Dot6充电(图8中以网格线表示)。当像素电极Dot6的灰度电压与像素电极Dot5的灰度电压不同时，此次充电对像素电极Dot6而言会造成液晶显示器的错误显示，但该错误显示的保持时间极短；当像素电极Dot6的灰度电压与像素电极Dot5的灰度电压相同时，此次充电对像素电极Dot6而言不会造成液晶显示器的错误显示。类似地，由于G4为高电平，因此第四行的第三薄膜晶体管导通，数据线Data1、Data2、Data3等对第四行的偶数列像素电极充电(图8中未显示)，同样地当第四行的偶数列像素电极的灰度电压与像素电极Dot5的灰度电压不同时，此次充电对第四行的偶数列像素电极Dot6而言会造成液晶显示器的错误显示，但该错误显示的保持时间极短；当第四行的偶数列像素电极的灰度电压与像素电极Dot5的灰度电压相同时，此次充电对第四行的偶数列像素电极而言不会造成液晶显示器的错误显示。

且此时G1、G2均为低电平，第一行的第一薄膜晶体管A和第二薄膜晶体管B关闭，像素电极Dot1上的电压继续保持。G1为低电平时，第一行的第三薄膜晶体管C关闭，像素电极Dot2上的电压继续保持。G2为低电平、G3为高电平时，第二行的第一薄膜晶体管D导通、第二薄膜晶体管E关闭，像素电极Dot3上的电压继续保持。G2为低电平时，第二行的第三薄膜晶体管F关闭，像素电极Dot4上的电压保持。

在T6阶段内，通过与各栅线相连的栅极驱动器使G1＝0，G2＝0，G3＝1，G4＝0。在G3为高电平时，第三行的第三薄膜晶体管I导通，如图9所示，数据线Data1、Data2、Data3等对第三行的偶数列像素电极Dot6充电至需要的灰度电压，图9中在T6阶段内充电的偶数列像素电极Dot6以向右下方倾斜的双划阴影线表示。此时，G1、G2均为低电平，第一行的第一薄膜晶体管A和第二薄膜晶体管B关闭，像素电极Dot1上的电压继续保持。G1为低电平时，第一行的第三薄膜晶体管C关闭，像素电极Dot2上的电压继续保持。G2为低电平、G3为高电平时，第二行的第一薄膜晶体管D导通、第二薄膜晶体管E关闭，像素电极Dot3上的电压继续保持。G2为低电平时，第二行的第三薄膜晶体管F关闭，像素电极Dot4上的电压保持。G4为低电平，第三行的第一薄膜晶体管G和第二薄膜晶体管H关闭，像素电极Dot5上的电压保持。

此后，对于其余各行中奇数列像素电极和偶数列像素电极上的充电可依此类推。在一次循环中，当全部的像素电极充电完毕后，可以依上述顺序进行下一轮循环。

综上所述可知，本实施例中，可以使用一根数据线来对与该数据线相对应的奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极进行充电，因此阵列基板上对数据线的使用减少了一半，从而减少了对源极驱动集成电路的使用数量，降低了液晶显示器的成本。

实施例二

如图10所示，本实施例中，所采用的第一开关装置包括第四薄膜晶体管J，其栅极和与所述奇数列像素电极相对应的所述栅线连接、其源极和与所述奇数列像素电极相对应的所述数据线连接、其漏极和所述奇数列像素电极连接。例如，以第一行中奇数列的像素电极Dot1为例可知，第四薄膜晶体管J的栅极和栅线G 1连接、源极和数据线Data1连接、漏极和奇数列像素电极Dot1连接。

类似地，对于第二行奇数列的像素电极Dot3而言，所采用的第一开关装置包括第四薄膜晶体管M，其中第四薄膜晶体管M的连接方式和第四薄膜晶体管J的连接方式相同。第三行奇数列的像素电极Dot5所采用的第一开关装置包括第四薄膜晶体管P。依此类推可知，其余各行奇数列的像素电极所采用的第一开关装置均与上述第一开关装置相同。

本实施例中，所采用的第二开关装置包括第五薄膜晶体管K，其栅极和与所述偶数列像素电极相对应的所述栅线相邻的下一根栅线连接、其源极和与所述偶数列像素电极相对应的所述栅线连接、其漏极和第六薄膜晶体管的栅极连接。例如，以第一行中偶数列的像素电极Dot2为例可知，第五薄膜晶体管K的栅极和栅线G2连接、源极和栅线G1连接、漏极和第六薄膜晶体管L的栅极连接。

所采用的第二开关装置还包括第六薄膜晶体管L，其栅极和所述第五薄膜晶体管的漏极连接、其源极和与所述偶数列薄膜晶体管相对应的所述数据线连接、其漏极和所述偶数列薄膜晶体管连接。例如，仍以第一行中偶数列的像素电极Dot2为例可知，第六薄膜晶体管L的栅极和第五薄膜晶体管K的漏极连接、源极和数据线Data1连接、漏极和偶数列像素电极Dot2连接。

类似地，对于第二行偶数列的像素电极Dot4而言，所采用的第二开关装置包括第五薄膜晶体管N和第六薄膜晶体管O，其中第五薄膜晶体管N的连接方式与第五薄膜晶体管K的连接方式相同，第六薄膜薄膜晶体管O的连接方式和第六薄膜晶体管L的连接方式相同。第三行偶数列的像素电极Dot6所采用的第二开关装置包括第五薄膜晶体管Q和第六薄膜晶体管R。依此类推可知，其余各行偶数列的像素电极所采用的第二开关装置均与上述第二开关装置相同。

而且从图10还可知，本实施例中，所述数据线可以设置在与该数据线相对应的所述奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极中的所述偶数列像素电极的右侧。例如，数据线Data1设置在与之相对应的第二列像素电极的右侧，数据线Data2设置在与之相对应的第四列像素电极的右侧，数据线Data3设置在与之相对应的第六列像素电极的右侧。

或者如图12所示，本实施例中，所述数据线还可以设置在与该数据线相对应的所述奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极中的所述奇数列像素电极的左侧。例如，数据线Data1设置在与之相对应的第一列像素电极的左侧，数据线Data2设置在与之相对应的第三列像素电极的左侧，数据线Data3设置在与之相对应的第四列像素电极的左侧。

除此之外，本实施例中所述数据线还可以设置在与该数据线相对应的所述奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极之间(该设置方式与图2显示的设置方式相同)。

如图11所示，为本实施例的驱动时序图。其中G 1表示第一行栅线，G2表示第二行栅线，G3表示第三行栅线，G4表示第四行栅线，T1表示第一时序周期，T2表示第二时序周期，T3表示第三时序周期，T4表示第四时序周期，T5表示第五时序周期，T6表示第六时序周期，T7表示第七时序周期。

下面结合图10所示的阵列基板实施例和图11所示的该阵列基板实施例的驱动时序图来说明是如何驱动所述阵列基板的，具体而言，下面的描述仅以阵列基板的一部分为例进行说明，但所描述的驱动过程适用于全部的阵列基板。在下面的描述中，1表示高电平、0表示低电平。具体地驱动过程如下：

在T1阶段，通过与各栅线相连的栅极驱动器使G1＝1，G2＝1，G3＝0，G4＝0。在G2为高电平时，第一行的第五薄膜晶体管K导通，此时由于G1为高电平，因此第一行的第六薄膜晶体管L导通，然后如图13所示，数据线Data1、Data2、Data3等对第一行的偶数列像素电极Dot2充电至需要的灰度电压，图13中在T1阶段内充电的奇数列像素电极Dot2以向右上方倾斜的阴影线表示。

其中，此时由于G1为高电平，因此第一行的第四薄膜晶体管J导通，数据线Data1、Data2、Data3等对第一行的奇数列像素电极Dot1充电使其达到像素电极Dot2的灰度电压(图13中以网格线表示)。由于一般情况下像素电极Dot1的灰度电压与像素电极Dot2的灰度电压不同，因此此次充电对像素电极Dot1而言会造成液晶显示器的错误显示，但是由于在T2阶段内即对像素电极Dot1进行充电，因此以在1秒时间内控制768根栅线开关的液晶显示器为例而言，液晶显示器的像素电极Dot1区域仅在1/768秒的时间内保持错误的显示，而在其余767/768秒的时间内保持正确的显示，两相比较可知错误显示保持的时间明显极短，人眼难以分辨，不影响使用者对液晶显示器的正常观看。此外，如果因为巧合而使像素电极Dot1的灰度电压与像素电极Dot2的灰度电压相同，则在T1阶段内对像素电极Dot1的充电电压正好与像素电极Dot1在T1阶段内需要保持的电压相同，因此不会造成液晶显示器的错误显示。

类似地，此时由于G2为高电平，因此第二行的第四薄膜晶体管M导通，数据线Data1、Data2、Data3等对第二行的奇数列像素电极Dot3充电使其达到像素电极Dot2的灰度电压(图13中以网格线表示)。由于一般情况下像素电极Dot3的灰度电压与像素电极Dot2的灰度电压不同，因此此次充电对像素电极Dot3而言会造成液晶显示器的错误显示，但是由于在T4阶段内即对像素电极Dot3进行充电，因此以在1秒时间内控制768根栅线开关的液晶显示器为例而言，液晶显示器的像素电极Dot3区域仅在3/768秒的时间内保持错误的显示，而在其余765/768秒的时间内保持正确的显示，两相比较可知错误显示保持的时间明显极短，人眼难以分辨，不影响使用者对液晶显示器的正常观看。此外，如果因为巧合而使像素电极Dot3的灰度电压与像素电极Dot2的灰度电压相同，则在T1阶段内对像素电极Dot3的充电电压正好与像素电极Dot3在T1阶段内需要保持的电压相同，因此不会造成液晶显示器的错误显示。

在T2阶段，通过与各栅线相连的栅极驱动器使G1＝1，G2＝0，G3＝0，G4＝0。在G1为高电平时，第一行的第四薄膜晶体管J导通，如图14所示，数据线Data1、Data2、Data3等对第一行的奇数列像素电极Dot1充电至需要的灰度电压，图14中在T2阶段内充电的奇数列像素电极Dot1以向右下方倾斜的阴影线表示。此时，G2为低电平，第一行的第五薄膜晶体管K和第六薄膜晶体管L关闭，像素电极Dot2上的电压保持。

可以依照上述充电过程推知，在T3阶段内，数据线Data1、Data2、Data3等对第二行的偶数列像素电极Dot4充电；在T4阶段内，数据线Data1、Data2、Data3等对第二行的奇数列像素电极Dot3充电；在T5阶段内，数据线Data1、Data2、Data3等对第三行的偶数列像素电极Dot6充电；在T6阶段内，数据线Data1、Data2、Data3等对第三行的奇数列像素电极Dot5充电。且对图10中未显示的其余各行中偶数列像素电极和奇数列像素电极的充电过程也可以依此类推。在一次循环中，当全部的像素电极充电完毕后，可以依上述顺序进行下一轮循环。

由此可看出，本实施例与上述实施例一类似，所不同之处在于实施例一中先对各行的奇数列像素电极进行充电，然后再对各行中的偶数列像素电极进行充电。而本实施例中则先对各行的偶数列像素电极进行充电，然后再对各行中的奇数列像素电极进行充电。且本实施例中可以使用一根数据线来对与该数据线相对应的奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极进行充电，因此阵列基板上对数据线的使用减少了一半，从而减少了对源极驱动集成电路的使用数量，降低了液晶显示器的成本。

除此之外，如图15所示，为本发明实施例的一种用于驱动上述阵列基板的驱动方法。所述驱动方法包括：

S1501，在第一时序周期内，第一开关装置在驱动控制下使数据线为第一行的奇数列像素电极充电；

S1502，在第二时序周期内，第二开关装置在驱动控制下使数据线为第一行的偶数列像素电极充电；

S1503，在第三时序周期内，所述第一开关装置再次在驱动控制下使所述数据线为第二行的奇数列像素电极充电；

S1504，在第四时序周期内，所述第二开关装置再次在驱动控制下使所述数据线为第二行的偶数列像素电极充电；

然后，依此类推对其余各行的奇数列像素电极和偶数列像素电极进行充电，并在最后一行的奇数列像素电极和偶数列像素电极充电完成后循环上述过程。

其中，本驱动方法中所述的第一开关装置与上述实施例一中所述的第一开关装置相同，且本驱动方法中所述的第二开关装置与上述实施例一中所述的第二开关装置相同。

如图16所示，为本发明实施例的另一种用于驱动上述阵列基板的驱动方法。所述驱动方法包括：

S1601，在第一时序周期内，第二开关装置在驱动控制下使数据线为第一行的偶数列像素电极充电；

S1602，在第二时序周期内，第一开关装置在驱动控制下使数据线为第一行的奇数列像素电极充电；

S1603，在第三时序周期内，所述第二开关装置再次在驱动控制下使所述数据线为第二行的偶数列像素电极充电；

S1604，在第四时序周期内，所述第一开关装置再次在驱动控制下使所述数据线为第二行的奇数列像素电极充电；

然后，依此类推对其余各行的奇数列像素电极和偶数列像素电极进行充电，并在最后一行的奇数列像素电极和偶数列像素电极充电完成后循环上述过程。

其中，本驱动方法中所述的第一开关装置与上述实施例二中所述的第一开关装置相同，且本驱动方法中所述的第二开关装置与上述实施例二中所述的第二开关装置相同。

而且，图16所示的驱动方法与图15所示的驱动方法类似，所不同之处在于，图15所示驱动方法中先对各行的奇数列像素电极进行充电，然后再对各行中的偶数列像素电极进行充电。而图16所示驱动方法中则先对各行的偶数列像素电极进行充电，然后再对各行中的奇数列像素电极进行充电。由于图15和图16所示驱动方法中可以通过数据线首先对奇数列像素电极(或偶数列像素电极)进行充电，然后再通过所述数据线对偶数列像素电极(或奇数列像素电极)进行充电，因此奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极可以使用同一根数据线，以对一根数据线实现分时段复用。从而减少了数据线使用的数量，也因此减少了源极驱动集成电路的使用数量，降低了液晶显示器的成本。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，包括基板，在所述基板上形成有像素电极阵列，对应于所述像素电极阵列中的每一行像素电极形成有一根栅线，其特征在于，对应于所述像素电极阵列中的每一奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极形成有一根数据线；

每一奇数列像素电极连接有一个第一开关装置，所述第一开关装置在相应时序周期内的驱动控制下使所述数据线为相应的所述奇数列像素电极充电；

每一偶数列像素电极连接有一个第二开关装置，所述第二开关装置在相应时序周期内的驱动控制下使所述数据线为相应的所述偶数列像素电极充电。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一开关装置包括：

第一薄膜晶体管，其栅极和与所述奇数列像素电极相对应的所述栅线相邻的下一根栅线连接、其源极和与所述奇数列像素电极相对应的所述栅线连接、其漏极和第二薄膜晶体管的栅极连接；

第二薄膜晶体管，其栅极和所述第一薄膜晶体管的漏极连接、其源极和与所述奇数列像素电极相对应的所述数据线连接，其漏极和所述奇数列像素电极连接。

3.根据权利要求1所述的阵列基板，其特征在于，所述第一开关装置包括：

第四薄膜晶体管，其栅极和与所述奇数列像素电极相对应的所述栅线连接、其源极和与所述奇数列像素电极相对应的所述数据线连接、其漏极和所述奇数列像素电极连接。

4.根据权利要求1所述的阵列基板，其特征在于，所述第二开关装置包括：

第三薄膜晶体管，其栅极和与所述偶数列像素电极相对应的所述栅线连接，其源极和与所述偶数列像素电极相对应的所述数据线连接，其漏极和所述偶数列像素电极连接。

5.根据权利要求1所述的阵列基板，其特征在于，所述第二开关装置包括：

第五薄膜晶体管，其栅极和与所述偶数列像素电极相对应的所述栅线相邻的下一根栅线连接、其源极和与所述偶数列像素电极相对应的所述栅线连接、其漏极和第六薄膜晶体管的栅极连接；

第六薄膜晶体管，其栅极和所述第五薄膜晶体管的漏极连接、其源极和与所述偶数列薄膜晶体管相对应的所述数据线连接、其漏极和所述偶数列薄膜晶体管连接。

6.根据权利要求1至5任一项所述的阵列基板，其特征在于，所述数据线设置在与该数据线相对应的所述奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极之间。

7.根据权利要求1至5任一项所述的阵列基板，其特征在于，所述数据线设置在与该数据线相对应的所述奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极中的所述偶数列像素电极的右侧。

8.根据权利要求1至5任一项所述的阵列基板，其特征在于，所述数据线设置在与该数据线相对应的所述奇数列像素电极和与该奇数列像素电极相邻的下一偶数列像素电极中的所述奇数列像素电极的左侧。

9.一种阵列基板的驱动方法，其特征在于，所述驱动方法应用于驱动如权利要求1至8中任一项所述的阵列基板，其中所述驱动方法包括：

在第一时序周期内，第一开关装置在驱动控制下使数据线为第一行的奇数列像素电极充电；

在第二时序周期内，第二开关装置在驱动控制下使数据线为第一行的偶数列像素电极充电；

在第三时序周期内，所述第一开关装置再次在驱动控制下使所述数据线为第二行的奇数列像素电极充电；

在第四时序周期内，所述第二开关装置再次在驱动控制下使所述数据线为第二行的偶数列像素电极充电；

依此类推对其余各行的奇数列像素电极和偶数列像素电极进行充电，并在最后一行的奇数列像素电极和偶数列像素电极充电完成后循环上述过程。

10.一种阵列基板的驱动方法，其特征在于，所述驱动方法应用于驱动如权利要求1至8中任一项所述的阵列基板，其中所述驱动方法包括：

在第一时序周期内，第二开关装置在驱动控制下使数据线为第一行的偶数列像素电极充电；

在第二时序周期内，第一开关装置在驱动控制下使数据线为第一行的奇数列像素电极充电；

在第三时序周期内，所述第二开关装置再次在驱动控制下使所述数据线为第二行的偶数列像素电极充电；

在第四时序周期内，所述第一开关装置再次在驱动控制下使所述数据线为第二行的奇数列像素电极充电；

依此类推对其余各行的奇数列像素电极和偶数列像素电极进行充电，并在最后一行的奇数列像素电极和偶数列像素电极充电完成后循环上述过程。

Images