[go: up one dir, main page]

CN102428555B - 半导体基板、半导体基板的制造方法及电子器件 - Google Patents

半导体基板、半导体基板的制造方法及电子器件 Download PDF

Info

Publication number
CN102428555B
CN102428555B CN201080021283.8A CN201080021283A CN102428555B CN 102428555 B CN102428555 B CN 102428555B CN 201080021283 A CN201080021283 A CN 201080021283A CN 102428555 B CN102428555 B CN 102428555B
Authority
CN
China
Prior art keywords
semiconductor
impurity
collector
group
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080021283.8A
Other languages
English (en)
Other versions
CN102428555A (zh
Inventor
市川磨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN102428555A publication Critical patent/CN102428555A/zh
Application granted granted Critical
Publication of CN102428555B publication Critical patent/CN102428555B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]

Landscapes

  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种半导体基板，其具有：第1半导体、及在第1半导体的上方形成的第2半导体；第2半导体具有：显示P型的传导型杂质或显示N型的传导型的第1杂质原子，和使所述第2半导体的费米能级接近于所述第2半导体不具有所述第1杂质原子时的费米能级的第2杂质原子。作为一个例子，该第2半导体的多数载流子是电子，第2杂质原子使具有第1杂质原子的第2半导体的费米能级下降。第2半导体是3-5族化合物半导体，第2杂质原子也可为选自铍、硼、碳、镁、及锌构成的组中的至少一种。

Description

半导体基板、半导体基板的制造方法及电子器件
技术领域
本发明涉及半导体基板、半导体基板的制造方法及电子器件。
背景技术
近年来，在电子器件的高集成化进程中，提出一种方法，即在同一基板上形成异质结双极晶体管(HBT)和场效应晶体管(FET)。非专利文献1公开了一种结构，使用HBT的发射极层作为FET的沟道层。非专利文献2公开了一种结构，在形成高电子迁移率晶体管(HEMT)的半导体之上，层压形成AlGaAs/GaAs系HBT的半导体。
非专利文献1 IEDM Tech.Dig.，1992，p.91
非专利文献2 IEDM Tech.Dig.，1989，p.389
发明要解决的技术问题
电子器件的集成度提高的话，则由于在同一基板上形成的多个半导体器件之间的相互影响，有时会导致各电子元件的特性降低。例如，要想提高HBT的性能，需要通过形成导入更多的杂质的次集电极层，提高集电极的导电率。但是，如导入半导体层的杂质原子的浓度升高则该半导体层的结晶结构会不稳定，在该半导体层上诱发晶体缺陷。而且，该缺陷有时会传播到其他半导体层上并生长。
例如，HBT的次集电极层的杂质原子浓度升高的话，则晶体缺陷传播到形成于HBT下部的FET上，FET的性能恶化。因此，本发明的目的，是提供一种半导体基板，其即使在该半导体层中的杂质原子浓度升高时，也能减少晶体缺陷传播到形成于同一基板的其他半导体层上，形成具有杰出特性的晶体管。
发明内容
为解决上述技术问题，发明者们研究的结果，发现即使在上述半导体层的杂质原子浓度升高的情况下，如果使该半导体层的费米能级接近该半导体层不具有上述杂质原子时的费米能级，并将不同于上述杂质原子的杂质原子掺杂到该半导体层中，则会使该半导体层的结晶结构稳定，从而抑制晶体缺陷的诱发。对于各种半导体，在禁带中央附近能够定义捕获电子的容易度和放出电子的容易度相同的能级(称为电荷中性能级)。如果半导体层的杂质原子浓度升高，则该半导体层的费米能级会脱离电荷中性能级，靠近传导带或价电子带，结晶结构变得不稳定。但是，在该半导体层具有不同于上述杂质原子的杂质原子时，该半导体层的费米能级从靠近传导带或价电子带的状态脱离，而靠近电荷中性能级，使结晶结构稳定。
因此，在本发明的第1方式中，提供一种半导体基板，其包括第1半导体、及在所述第1半导体的上方形成的第2半导体；第2半导体具有第1杂质原子，其显示P型或N型传导型；及第2杂质原子，其使第2半导体的费米能级接近于第2半导体不具有第1杂质原子时的费米能级。举例来说，该第2半导体的多数载流子是电子，第2杂质原子使具有第1杂质原子的第2半导体的费米能级下降。第2半导体是3-5族化合物半导体，第2杂质原子也可以是选自由铍、硼、碳、镁、及锌构成的组中的至少一种原子。
第2半导体电子浓度，例如是1×1018cm-3以上6×1018cm-3以下。第2半导体电子浓度也可以是2×1018cm-3以上6×1018cm-3以下。第2杂质原子的浓度，例如是5×1017cm-3以上1×1019cm-3以下。
上述半导体基板的第1半导体是3-5族化合物半导体，所述半导体基板还可以包括在第1半导体和第2半导体之间形成的、包含AlxGa1-xAs(0≤x≤1)或AlyInzGa1-y-zP(0≤y≤1、0≤z≤1)的中间层。该中间层也可以包含层压了AlpGa1-pAs层及AlqGa1-qAs层(0≤p≤1、0≤q≤1、p＜q)的层压体。该第1半导体也可以具有本征半导体。该第1半导体也可以包含层压了N型半导体及P型半导体的层压体。
在本发明的第2方式中，提供一种电子器件，其包括晶体管，所述晶体管具有控制端子，其控制流过上述半导体基板的第1半导体的电流。该电子器件还可以包括在第1半导体和第2半导体之间形成的、电子亲和力小于第1半导体的第3半导体。该晶体管也可以为场效应晶体管，该场效应晶体管将在第3半导体和所述第1半导体的异质结界面的第1半导体侧形成的2维载流气体作为沟道。例如，场效应晶体管的2维载流气体的浓度在1×1011cm-2以上、5×1012cm-2以下。
上述电子器件还可以包括：外延生长在第2半导体的上方且以比第2半導体含有的杂质更低浓度地含有显示传导型与第2半导体所含有的杂质相同的第1传导型的第4半导体；外延生长在第4半导体的上方，且含有显示传导型与第1传导型相反的第2传导型的杂质的5半导体；外延生长在第5半导体的上方，且含有显示第1传导型的杂质的6半导体；以及在第2半导体上形成了次集电极，在第4半导体形成了集电极，在第5半导体上形成了基极，且在第6半导体上形成了发射极的异质结双极晶体管。
在本发明的第3方式中，提供一种半导体基板的制造方法，其包括：形成第1半导体的步骤；及在所述第1半导体的上方形成第2半导体的步骤，第2半导体具有第1杂质原子及第2杂质原子，第1杂质原子显示P型或N型的传导型，第2杂质原子使第2半导体的费米能级接近于所述第2半导体不具有所述第1杂质原子时的费米能级。
半导体基板的制造方法也还可包括：使第4半导体在第2半导体的上方外延生长的步骤，所述第4半导体含有显示传导型与第2半导体所包含的杂质相同的第1传导型的杂质；使第5半导体在第4半导体的上方外延生长的步骤，所述第5半导体包含显示传导型与第4半导体包含的杂质相反的第2传导型的杂质；以及使第6半导体在第5半导体的上方外延生长的步骤，所述第6半导体显示第1传导型；该第4半导体中含有的显示第1传导型的杂质的浓度，低于第2半导体中含有的显示第1传导型的杂质的浓度。
在上述的半导体基板制造方法中，第2半导体是N型的3-5族化合物半导体，在形成第2半导体的步骤中，可以将5族原料相对于3族原料的摩尔供给比调整在1以上6以下的范围内，并使3-5族化合物半导体在第1半导体上外延生长。
附图说明
【图1】示出半导体基板100的剖面的一个例子。
【图2】示出半导体基板200的剖面的一个例子。
【图3】示出表示半导体基板200的制造方法的一个例子的流程图。
【图4】示出电子器件400的剖面的一个例子。
【图5】示出制造过程中电子器件400的剖面图例。
【图6】示出制造过程中电子器件400的剖面图例。
【图7】示出制造过程中电子器件400的剖面图例。
【图8】示出制造过程中电子器件400的剖面图例。
【图9】示出半导体基板900的剖面的一个例子。
【图10】示出为了评价实验例1的阈值电压特性而实施的C-V测量的结果。
【图11】示出为了评价实验例2的阈值电压特性而实施的C-V测量的结果。
【图12】示出为了评价实验例3的阈值电压特性而实施的C-V测量的结果。
【图13】示出为了评价实验例4的阈值电压特性而实施的C-V测量的结果。
【图14】示出为了评价实验例5的阈值电压特性而实施的C-V测量的结果。
【图15】示出为了评价实验例6的阈值电压特性而实施的C-V测量的结果。
【图16】示出为了评价实验例7的阈值电压特性而实施的C-V测量的结果。
【图17】示出为了评价实验例8的阈值电压特性而实施的C-V测量的结果。
具体实施方式
图1示出半导体基板100的剖面的一个例子。半导体基板100包含基极基板102、第1半导体112及第2半导体132。基极基板102例如为具有足够机械强度的基板，能支撑半导体基板100中的其他构成要件。第1半导体112具有能够支撑第2半导体132的机械强度时，半导体基板100也可以不具有基极基板102。
基极基板102例如为Si基板、SOI(silicon-on-insulator)基板、Ge基板或GOI(germanium-on-insulator)基板。基极基板102也可以为GaAs基板等的3-5族化合物半导体基板。基极基板102也可以为蓝宝石基板、玻璃基板、PET薄膜等树脂基板。
第1半导体112例如为本征半导体。当半导体基板100上已形成了晶体管时，第1半导体112能够作为由该晶体管的控制端子控制的电流的流经区域来发挥作用。例如，该晶体管是场效应晶体管时，第1半导体112作为在源极和漏极之间流通电流的沟道层发挥作用。
第1半导体112也可以具有2维载流气体。当半导体基板100上已形成晶体管时，电流通过该2维载流气体来流通。2维载流气体的浓度优选1×1011cm-2以上5×1012cm-2以下。
第1半导体112例如为3-5族化合物半导体。作为一例，第1半导体112是InGaAs。第1半导体112例如通过外延生长法形成在基极基板102的上方。
第2半导体132形成于第1半导体112的上方。第2半导体132例如在第1半导体112上通过外延生长来形成。第2半导体132也可以通过外延生长来形成在设置于第1半导体112上的其他层上。第2半导体132例如是3-5族化合物半导体。第2半导体132例如是GaAs、AlGaAs、InP、InGaAs或GaN。
第2半导体132具有显示P型或N型传导型的第1杂质原子。并且，第2半导体132具有第2杂质原子，其使第2半导体132的费米能级靠近第2半导体132不具有该第1杂质原子时的第2半导体132的费米能级。即，第2杂质原子使第2半导体132中的电荷中型能级和费米能级之差減少。
举一例，如果在第2半导体132中掺杂显示N型传导型的第1杂质原子，则电子成为第2半导体132的多数载流子。当第2半导体132的多数载流子是电子时，第2杂质原子使掺杂了第1杂质原子的第2半导体132的费米能级下降。通过第2半导体132的费米能级下降，能够减低因第2半导体132和第1半导体112之间的费米能级之差而产生的晶体缺陷。
具体说来，在第2半导体132是3-5族化合物半导体时，要想把第2半导体132作为HBT的次集电极使用，需要通过在第2半导体132中，例如掺杂Si原子作为显示N型传导型的第1杂质原子来提高电子浓度。例如第2半导体132的电子浓度，优选是2×1018cm-3以上、6×1018cm-3以下。第2半导体132的电子浓度也可以是1×1018cm-3以上、6×1018cm- 3以下。
然而，作为电子浓度升高后的结果，如果费米能级上升的话，则第2半导体132的费米能级和电荷中性能级之差增大，结晶变得不稳定而在第2半导体132上产生晶体缺陷。
因而，通过掺杂使第2半导体132的费米能级下降的第2杂质原子，能够减小第2半导体132的费米能级和电荷中性能级之差。举例来说，在第1杂质原子显示N型传导型时，第2杂质原子为与第1杂质原子传导型相反的P型传导型。例如，第2半导体132是3-5族化合物半导体时，第2杂质原子是选自由铍、硼、碳、镁及锌构成的组中的至少一种。第2杂质原子的浓度优选为5×1017cm-3以上、1×1019cm-3以下。
在图1中，虚线表示在该虚线部分处根据需要可包含其他的半导体等。例如，半导体基板100在基极基板102和第1半导体112之间，包含载流子供应半导体、隔离用半导体或缓冲用半导体等。并且，半导体基板100也可以在第1半导体112和第2半导体132之间包含载流子供应半导体、隔离用半导体或缓冲用半导体。
图2示出半导体基板200的剖面的一个例子。半导体基板200包括基极基板202、缓冲用半导体204、沟道用半导体212、载流子供应半导体214、阻挡形成半导体216、接触用半导体218、中间半导体224、次集电极用半导体232、集电极用半导体234、基极用半导体236、发射极用半导体238、次发射极用半导体242及发射极接触用半导体244。
沟道用半导体212、载流子供应半导体214、阻挡形成半导体216及接触用半导体218是构成在半导体基板100中形成的HEMT的半导体结构层(以下、称「HEMT用半导体构造层」)。次集电极用半导体232、集电极用半导体234、基极用半导体236、发射极用半导体238、次发射极用半导体242及发射极接触用半导体244是构成在半导体基板100中形成的HBT(以下、称「HBT用半导体构造层」)的半导体结构层。
基极基板202与半导体基板100中的基极基板102相对应。沟道用半导体212与第1半导体112相对应。次集电极用半导体232与第2半导体132相对应。在下面的说明中，有时省略关于在半导体基板200中的与半导体基板100相对应的结构部分的说明。
缓冲用半导体204是以确保沟道用半导体212的结晶质量为目的而设置的半导体层。例如，缓冲用半导体204防止由残留在基极基板202的表面的杂质原子导致的在基极基板202之上形成的半导体元件的特性恶化。缓冲用半导体204也可以抑制来自沟道用半导体212的漏电流。缓冲用半导体204也可以作为整合沟道用半导体212和基极基板202的晶格间距的缓冲层。作为缓冲用半导体204的材料，可以例示出3-5族化合物半导体。
缓冲用半导体204，举例来说，通过外延生长法与基极基板202接触而形成。半导体基板200还可以在缓冲用半导体204和基极基板202之间再包括其他的半导体层。缓冲用半导体204既可以是单层的半导体层，也可以由多层的半导体层构成。例如，缓冲用半导体204由不同组成的多个半导体层构成。
缓冲用半导体204也可以含有载流子陷阱。作为载流子陷阱，可以例示出硼原子或氧原子。缓冲用半导体204，例如为添加了作为载流子陷阱的氧原子的化合物半导体AlxGa1-xAs(0≤x≤1)或AlyInzGa1-x-zP(0≤y≤1，0≤z≤1)。通过在该化合物半导体中添加氧原子等的载流子陷阱，能够在该半导体中形成深陷阱能级。以该深陷阱能级，来捕获通过缓冲用半导体204的载流子，因此能够防止在缓冲用半导体204之上形成的其他半导体层和位于缓冲用半导体204之下的基极基板202之间的漏电流。
缓冲用半导体204也可以具有多个P型3-5族化合物半导体。该多个3-5族化合物半导体中相互邻接的2个3-5族化合物半导体可以形成从由AlxGa1-xAs(0≤x≤1)和AlyGa1-yAs(0≤y≤1，x＜y)的异质结，AlpInqGa1-p-qP(0≤p≤1，0≤q≤1)和AlrInsGa1-r-sP(0≤r≤1，0≤s≤1，p＜r)的异质结、以及AlxGa1-xAs(0≤x≤1)和AlpInqGa1-p-qP(0≤p≤1，0≤q≤1)的异质结构成的组中选择出的至少一个异质结。
例如，缓冲用半导体204包含与沟道用半导体212接触的P型半导体层AlxGa1-xAs(0≤x≤1)和接触基极基板202的P型半导体层AlyGa1-yAs(0≤y≤1)，在x＜y时，P型半导体层AlyGa1-yAs具有比P型半导体层AlxGa1-xAs高的Al组成，具有宽能带隙。由于该带隙之差成为能垒，能够阻碍载流子从P型半导体AlxGa1-xAs向P型半导体AlyGa1-yAs迁移，因而可抑制漏电流的发生。
缓冲用半导体204也可以具有更多的P型半导体层。在缓冲用半导体204上的各层具有原子单位的厚度，缓冲用半导体204也可以整体构成超晶格。像这样当缓冲用半导体204具有多个层时，通过多个异质结形成多个能垒，从而能够更为有效地防止漏电流。
缓冲用半导体204包含多个P型半导体层和多个N型半导体层，P型半导体层和N型半导体层也可以具有相互层压形成多个PN结的层压结构。由于该多个PN结形成多个耗尽层，而阻碍载流子的迁移，故能有效地防止漏电流。
沟道用半导体212与第1半导体112相对应。沟道用半导体212，举例来说与缓冲用半导体204接触而形成。半导体基板200在沟道用半导体212和缓冲用半导体204之间也可以再具有其他的半导体等。例如，半导体基板200在沟道用半导体212和缓冲用半导体204之间还具有载流子供应半导体或隔离半导体等。
载流子供应半导体214向沟道用半导体212提供载流子。载流子供应半导体214，例如形成在沟道用半导体212和次集电极用半导体232之间。半导体基板200还可以在载流子供应半导体214和沟道用半导体212之间再具有其他的半导体等。例如，半导体基板200在载流子供应半导体214和沟道用半导体212还具有隔离半导体等。
载流子供应半导体214的电子亲和力也可以比沟道用半导体212小。载流子供应半导体214是3-5族化合物半导体。例如，作为载流子供应半导体214，可以例示出AlGaAs。载流子供应半导体214通过外延生长法形成在沟道用半导体212之上。
载流子供应半导体214在其与沟道用半导体212之间形成异质结。在该异质结界面上，也可以形成2维载流气体。这种二维气体载流子的浓度可以为1×1011cm-2以上5×1012cm-2以下；优选1×1012cm-2以上、3×1012cm-2以下。
阻挡形成半导体216将形成控制电极和2维载流气体之间的能障。例如，控制电极由金属构成，通过阻挡形成半导体216和该金属的肖特基势垒结形成能障。阻挡形成半导体216例如为3-5族化合物半导体。作为阻挡形成半导体216的材料，可以例示出AlGaAs。阻挡形成半导体216通过例如外延生长法形成在沟道用半导体212之上。半导体基板200也可以不具有阻挡形成半导体216，而将载流子供应半导体214兼用为阻挡形成半导体。
接触用半导体218在其与金属电极之间形成欧姆接触，所述金属电极与接触用半导体218接触而形成。接触用半导体218例如为3-5族化合物半导体。作为接触用半导体218的材料，可以例示出GaAs或InGaAs。接触用半导体218，例如通过外延生长法形成在阻挡形成半导体216之上。
中间半导体224例如形成在沟道用半导体212和次集电极用半导体232之间。中间半导体224也可以形成在接触用半导体218之上。中间半导体224，优选能确保其与次集电极用半导体232之间的蚀刻选择性的半导体。中间半导体224例如为3-5族化合物半导体。中间半导体224比如是InGaP。
中间半导体224也可以包含AlxGa1-xAs(0≤x≤1)或AlyInzGa1-y-zP(0≤y≤1，0≤z≤1)。中间半导体224也可以包含层压了AlpGa1-pAs层或AlqGa1-qAs层(0≤p≤1、0≤q≤1、p＜q)的层压体。层压体也可以包含重复AlpGa1-pAs层及AlqGa1-qAs层(0≤p≤1、0≤q≤1、p＜q)的构造。中间半导体224例如通过外延生长法来形成。
次集电极用半导体232与第2半导体132对应。具体来说，次集电极用半导体232具有作为HBT的次集电极层来发挥作用的程度的电子浓度。次集电极用半导体232例如为掺有高浓度第1杂质原子的3-5族化合物半导体，其中所述第1杂质原子是显示N型传导型的Si原子等。次集电极用半导体232的电子浓度，作为一例为2×1018cm-3以上、6×1018cm-3以下。次集电极用半导体232的电子浓度也可以是1×1018cm-3以上、6×1018cm-3以下。
次集电极用半导体232具有第2杂质原子，其使次集电极用半导体232的费米能级接近未掺有Si原子的状态下的费米能级。即、次集电极用半导体232具有使在次集电极用半导体232中的电荷中性能级和费米能级之差减少的第2杂质原子。上述第2杂质原子是选自铍、硼、碳、镁及锌中的至少一种。上述第2杂质原子的浓度，举例来说比如是5×1017cm-3以上、1×1019cm-3以下。
通过向HBT用半导体结构层中的次集电极用半导体232添加第2杂质原子，能够防止在次集电极用半导体232上产生晶体缺陷，及该晶体缺陷传播至次集电极用半导体232的下层。最终能防止存在于HBT用半导体结构层的下部的HEMT用半导体结构层的特性恶化。例如能防止HEMT的阈值电压发生变化等。
集电极用半导体234形成在次集电极用半导体232之上。集电极用半导体234也可以包含与次集电极用半导体232具有的杂质原子显示相同传导型的杂质原子。
集电极用半导体234例如为3-5族化合物半导体。作为集电极用半导体234的材料，可以例示出GaAs。集电极用半导体234例如作为HBT的集电极层来发挥作用。集电极用半导体234例如通过外延生长法来形成。
基极用半导体236形成在集电极用半导体234之上。基极用半导体236也可以包含与集电极用半导体234含有的杂质原子显示相反传导型的杂质原子。基极用半导体236例如为3-5族化合物半导体。作为基极用半导体236的材料，可以例示出GaAs。基极用半导体236作为HBT的基极层来发挥作用。基极用半导体236例如通过外延生长法来形成。
发射极用半导体238形成在基极用半导体236之上。发射极用半导体238也可以包含与集电极用半导体234含有的杂质原子显示同种类传导型的杂质原子。发射极用半导体238是3-5族化合物半导体。作为发射极用半导体238的材料，可以例示出InGaP。发射极用半导体238作为HBT的发射极层来发挥作用。发射极用半导体238例如通过外延生长法形成。
次发射极用半导体242形成在发射极用半导体238之上。次发射极用半导体242例如包含与发射极用半导体238具有的杂质原子显示同种类传导型的杂质原子。次发射极用半导体242也可以包含浓度比发射极用半导体238高的该杂质原子。
次发射极用半导体242例如为3-5族化合物半导体。作为次发射极用半导体242的材料，可以例示出GaAs。次发射极用半导体242举例来说作为HBT的次发射极层来发挥作用。次发射极用半导体242例如通过外延生长法来形成。
发射极接触用半导体244形成在次发射极用半导体242之上。发射极接触用半导体244包含例如与发射极用半导体238具有的杂质原子显示相同传导型的杂质原子。发射极接触用半导体244也可以包含浓度比发射极用半导体238高的该杂质原子。发射极接触用半导体244也可以在其与金属电极之间形成欧姆接触，其中所述金属电极与发射极接触用半导体244接触而形成。
发射极接触用半导体244例如为3-5族化合物半导体。作为发射极接触用半导体244的材料，可以例示出InGaAs。发射极接触用半导体244例如通过外延生长法形成。
图3示出表示半导体基板200的制造方法的一个例子的流程图。本实施方式的半导体基板制造方法包括形成缓冲层的步骤S310、形成第1半导体的步骤S320、形成中间半导体的步骤S330及形成第2半导体的步骤S340。
半导体基板200通过在基极基板202上依次外延生长构成半导体基板200的其他半导体而制造。作为外延生长法可以例示出有机金属气相生长法(Metal Organic Chemical Vapor Deposition、又称MOCVD法(有机金属化学气相沉积法))、分子束外延法(Molecular Beam Epitaxy、以下有时称为MBE法)。以下采用MOCVD法来说明制造半导体基板200的方法。
首先，在形成缓冲层的步骤S310中，将基极基板202载置于反应炉上，使缓冲用半导体204在基极基板202上外延生长。基极基板202例如为高电阻的半绝缘性GaAs单结晶基板。基极基板202例如为以LEC(Liquid Encapsulated Czochralski)法、VB(Vertical Bridgman)法、VGF(Vertical Gradient Freezing)法等制造的GaAs基板。基极基板202可以是具有从1个结晶学的面方位倾斜0.05°～10°左右的基板。基极基板202优选为具有从1个结晶学的面方位倾斜0.3°以上0.5°以下的基板。
缓冲用半导体204例如为I型AlGaAs。在形成缓冲用半导体204时，首先，将GaAs单结晶基极基板202的表面进行脱脂清洁、蚀刻、水洗、干燥处理后，载置于MOCVD炉的加热台上。以高纯度氢将炉内充分置换后，开始加热基极基板202。在基极基板202稳定于适合的温度时，向炉内导入砷原料，接着导入镓原料及铝原料，来使AlGaAs层外延生长。结晶生长时的基板温度例如为400℃以上800℃以下。
作为3族原子原料，可以使用三甲基镓(TMG)及三甲基铝(TMA)等。作为5族原子原料气体可以使用胂(AsH3)等。外延生长条件例如为反应炉内压力0.1atm、生长温度650℃、生长速度1～3μm/hr。可以使用高纯度氢作为原料的载流气体。
接着，在形成第1半导体的步骤中，在缓冲用半导体204之上依次外延形成沟道用半导体212、载流子供应半导体214、阻挡形成半导体216及接触用半导体218。举例来说，沟道用半导体212是I型InGaAs。载流子供应半导体214是N型AlGaAs。阻挡形成半导体216是N型AlGaAs。接触用半导体218是高浓度掺杂后的N型GaAs。
除上述TMG及TMA之外，也可以使用三甲基铟(TMI)作为3族原子原料。例如为了形成InGaAs的沟道用半导体212，而在基极基板202稳定于适合的温度时，向炉内导入作为砷原料的胂，接着导入作为镓原料的TMG及作为铟原料的TMI，能够使InGaAs外延生长。
显示N型传导型的杂质原子是选自Si、Se、Ge、Sn、Te及S构成的组中的至少1种的原子。可以使用上述原子的氢化物或具有碳数在1到3的烷基的烷化物作为包含显示N型传导型的杂质原子的化合物。例如，选择Si作为显示N型传导型的杂质原子，可以使用硅烷(SiH4)或乙硅烷(Si2H6)作为包含显示N型传导型的杂质原子的化合物。杂质原子Si的掺杂浓度可通过调整外延生长时的硅烷或者乙硅烷的流量来变化。
然后，在形成中间半导体的步骤S330中，在接触用半导体218之上外延形成中间半导体224。中间半导体224例如为N型InGaP。除上述的胂(AsH3)外，也可以使用磷化氢(PH3)等作为5族原子原料气体。例如要形成InGaP的中间半导体224，在基极基板202稳定于适合的温度时，向炉内导入为燐原料的磷化氢，接着导入为镓原料的TMG及为铟原料的TMI，可以使InGaP外延生长。
接着，在形成第2半导体的步骤S340中，在中间半导体224之上，依次外延形成次集电极用半导体232、集电极用半导体234、基极用半导体236、发射极用半导体238、次发射极用半导体242及发射极接触用半导体244。
次集电极用半导体232例如为掺杂有高浓度的第1杂质原子的N型GaAs。显示N型传导型的第1杂质原子是选自Si、Se、Ge、Sn、Te及S中的至少1种的原子。
次集电极用半导体232具有第2杂质原子，其使次集电极用半导体232的费米能级向不具有第1杂质原子时的费米能级靠近。例如，次集电极用半导体232包含碳原子，作为减少电荷中性能级和费米能级之差的第2杂质原子。作为碳原子的原料，除可以使用CBr4或BrCCl3等碳的卤化物外，可以使用包含在3族原料中的碳。
导入次集电极用半导体232的碳原子的量可以通过调整导入结晶生长炉的5族原料相对于3族原料的摩尔供给比来调整。例如通过调整胂和三甲基镓的摩尔供给比，可以调整构成次集电极用半导体232的GaAs中导入的碳原子的量。一般来说5族原料相对于3族原料的摩尔供给比越低，导入的碳原子的量越高。5族原料相对于3族原料的摩尔供给比例如在1以上6以下，优选1.6以上6以下。
集电极用半导体234例如为N型GaAs。基极用半导体236例如为P型GaAs。可以使用CBr4或BrCCl3等碳的卤化物作为导入基极用半导体236的P型杂质原子原料。发射极用半导体238例如为N型InGaP。次发射极用半导体242例如为掺杂有高浓度的杂质原子的N型GaAs。发射极接触用半导体244为掺杂有高浓度杂质原子的N型InGaAs。
图4示出电子器件400的剖面的一个例子。电子器件400包括基极基板202、缓冲用半导体204、沟道用半导体212、载流子供应半导体214、阻挡形成半导体216、接触用半导体218、中间半导体224、次集电极用半导体232、集电极用半导体234、基极用半导体236、发射极用半导体238、次发射极用半导体242、发射极接触用半导体244、HBT450及HEMT460。电子器件400是用半导体基板200在同一基板上单片地形成有HEMT及HBT的电子器件。
HBT450具有在基极用半导体236上形成的基极电极452、在发射极接触用半导体244上形成的发射极电极454、以及在集电极用半导体232上形成的集电极电极456。HEMT460具有在接触用半导体218上形成的漏极电极462、在阻挡形成半导体216上形成的栅极电极464、以及在接触用半导体218上形成的源电极466。
图5～图8示出在电子器件400的制造中的剖面图例。以下用附图来说明制造电子器件400的方法。然而，有时省略对于和半导体基板200的制造方法共通的部分的说明。
首先，与发射极接触用半导体244接触而形成发射极电极454。例如发射极电极454，可以通过光刻法在发射极接触用半导体244的表面上，形成在形成发射极电极454的部位设置有开口的抗蚀剂掩模，再对电极用金属进行蒸镀之后，通过剥离抗蚀剂来形成。可以通过蚀刻等的光刻法，形成发射极台面。
然后，如图6所示，通过蚀刻等光刻法形成集电极台面。具体来说，与基极用半导体236接触形成基极电极452，与次集电极用半导体232接触形成集电极电极456。基极电极452及集电极电极456通过光刻法形成在形成基极电极452或集电极电极456的部位上设置有开口的抗蚀剂掩模，并通过蒸镀电极用金属之后剥离抗蚀剂来形成。
接着，如图7所示，通过蚀刻等光刻法，除去在形成HEMT460的部位上的HBT用半导体，露出接触用半导体218。进而，如图8所示，通过蚀刻等光刻法，形成源极及漏极部位，与露出的阻挡形成半导体216接触而形成栅极电极464。最后，如图4所示，通过形成漏极电极462及源电极466，完成电子器件400。上述记载不是限定电子器件400的制造过程中的各阶段的顺序。例如，也可以在形成发射极台面之后再形成发射极电极454。
图9示出半导体基板900的剖面的一个例子。半导体基板900与半导体基板200相比，不同之处在于其在接触用半导体218和中间半导体224之间，还包含半导体919。半导体919是具有的杂质原子的传导型与载流子供应半导体214相反的半导体。
实施例
实验例1
在实验例1中使用的半导体基板，除不包含接触用半导体218这点之外，其他的结构与半导体基板200相同。使用GaAs单结晶基板作为基极基板202。使用I型AlGaAs作为缓冲用半导体204、使用I型InGaAs作为沟道用半导体212、使用N型AlGaAs作为载流子供应半导体214、使用I型AlGaAs作为阻挡形成半导体216、使用N型InGaP作为中间半导体224、使用掺杂有高浓度杂质原子的N型GaAs作为次集电极用半导体232、使用N型GaAs作为集电极用半导体234、使用掺杂有高浓度杂质原子的P型GaAs作为基极用半导体236、使用N型InGaP作为发射极用半导体238，使用掺杂有高浓度杂质原子的N型GaAs作为次发射极用半导体242、使用掺杂有高浓度杂质原子的N型InGaAs作为发射极接触用半导体244。使用MOCVD法，在基极基板202之上以外延生长法依次形成有缓冲用半导体204、沟道用半导体212、载流子供应半导体214、中间半导体224、次集电极用半导体232、集电极用半导体234、基极用半导体236、发射极用半导体238、次发射极用半导体242及发射极接触用半导体244。
使用TMG、TMA及TMI作为3族原子原料。并且，使用胂及磷化氢作为5族原子原料气体。使用硅烷作为N型杂质原子，使用BrCCl3作为P型杂质原子原料。
在次集电极用半导体232生长时，控制碳浓度为5族原料相对于3族原料的摩尔供给比是2.6。通过2次离子质量分析法(SIMS)，测量形成的次集电极用半导体232的碳浓度，最终碳浓度为1×1018cm-3。并且，次集电极用半导体232的电子浓度设为5×1018cm-3。
接着，通过湿法蚀刻，从上述半导体基板上的中间半导体224除去上层的半导体。与露出的阻挡形成半导体216接触形成Al肖特基电极，实施用于评价HEMT用半导体结构层的阈值电压的C-V(电容—电压)的测量。可以通过该评价查出在形成HBT用半导体结构层的过程中对HEMT用半导体结构层的影响。
图10是实验例1的测量结果的C-V曲线。图11到图17是各自后面所述的实验例中的测量结果。在这些附图中，横轴显示施加在肖特基电极的电压，纵轴显示在肖特基势垒结上形成的电容。
正如从图10的C-V曲线所知的，在肖特基电极上施加负电压的话，则在某电压处开始耗尽，电容急剧减少。在图10中，使用在低电压侧电容大致固定的部分的曲线的切线(虚线)和电容急剧减少部分的曲线的切线(虚线)的交点a，近似地表示电容急剧减少的电压(称为“屈服点”)。如果测量的HEMT用半导体结构层的特性稳定，则该C-V曲线有重现性，在反复测量中得到的C-V曲线的偏差小，屈服点几乎恒定。根据该偏差，能够预测由作为测量对象的半导体基板形成的HEMT的阈值电压的偏差。
C-V曲线的偏差，如图12所示，通过屈服点的电压最低的a点和屈服点的电压最高的b点之间的电压差来表示。如图10那样，该屈服点的电压差小的时候，在附图中，仅显示a点。从图10可知，在实验例1中使用的半导体基板的测量结果，偏差小，半导体基板的特性稳定。
实验例2
在实验例2中使用的半导体基板是在构成半导体基板200的半导体中，在基极基板202之上仅形成有缓冲用半导体204、构成HEMT用半导体结构层的沟道用半导体212、载流子供应半导体214及阻挡形成半导体216，并结束了外延生长的半导体基板。上述各半导体的形成条件与实验例1相同。与该半导体基板的阻挡形成半导体216接触形成Al肖特基电极，实施C-V测量。在图11中显示测量结果。在本实验例2的半导体基板中的HEMT用半导体结构层，由于没有受到在上部形成HBT用半导体结构层的影响，因而可用作其他实验例的比较基准。
实验例3
在实验例3中使用的半导体基板，除次集电极用半导体232生长时的条件外，形成条件与实验例1相同。次集电极用半导体232生成时，5族原料相对于3族原料的摩尔供给比设为27，在次集电极用半导体232上的碳浓度控制在不到3×1016cm-3。次集电极用半导体232的电子浓度设为与实验例1相同的5×1018cm-3。并且，以与实验例1相同的条件，通过湿法蚀刻，从半导体基板中的中间半导体224除去上层的半导体，与阻挡形成半导体216接触形成Al肖特基电极，实施C-V测量。测量结果显示在图12中。
比较上述3个实验例，实验例2的HEMT用半导体结构层由于不受形成HBT用半导体结构层的影响，所以如图11所示，在反复测量中C-V曲线的重现性好，各C-V曲线的屈服点重合在a点，显示出稳定的特性。与之相对，实验例3的HEMT用半导体结构层，如图12所示，测量结果有很大偏差，屈服点a和b的电压差变为0.45V。其通过自次集电极用半导体232形成上层的HBT用半导体结构层，显示存在于下层的HEMT用半导体结构层的特性已恶化。虽然同样在上部形成了HBT用半导体结构层，但实验例1的HEMT用半导体结构层如图10所示，显示与实验例2的HEMT用半导体结构层几乎同等的稳定的特性。
HEMT用半导体结构层的特性恶化的原因可考虑为以下原因：认为在HBT用半导体结构层中，当像次集电极用半导体232那样掺杂有高浓度的杂质原子时，因杂质原子的影响而导致在半导体中产生晶体缺陷。
而且，可见，在形成HBT用半导体结构层的过程中，上述晶体缺陷在HEMT用半导体结构层传播，导致HEMT用半导体结构层的特性恶化。如实验例1那样，向次集电极用半导体232大量添加碳原子作为第2杂质原子的话，则由于碳原子使电荷中性能级和费米能级之差减少，所以结晶变得稳定，可见缺陷的发生得到了抑制。
实验例4
以下，在实验例4到实验例6中，使次集电极用半导体232的碳浓度改变，调查了其影响。在实验例4中使用的半导体基板，除次集电极用半导体232生长时的条件外，形成条件与实验例1相同。在次集电极用半导体232生长时，5族原料相对于3族原料的摩尔供给比设为5.4，控制了次集电极用半导体232中的碳浓度。次集电极用半导体232的碳浓度是5×1017cm-3。次集电极用半导体232的电子浓度设为了3×1018cm-3。并且，以与实验例1相同的条件，通过湿法蚀刻，自半导体基板中的中间半导体224除去上层的半导体，与阻挡形成半导体216接触形成Al肖特基电极，实施C-V测量。测试结果显示在图13中。
实验例5
在实验例5中使用的半导体基板，除次集电极用半导体232生长时的条件外，形成条件与实验例1相同。在次集电极用半导体232生长时，5族原料相对于3族原料的摩尔供给比设为1.65，控制了次集电极用半导体232中的碳浓度。次集电极用半导体232的碳浓度为5×1018cm-3。次集电极用半导体232的电子浓度设为了5×1018cm-3。并且，以与实验例1相同的条件，通过湿法蚀刻，自半导体基板中的中间半导体224除去上层的半导体，与阻挡形成半导体216接触形成Al肖特基电极，实施C-V测量。在图14中显示测量结果。
实验例6
在实验例6中使用的半导体基板，除次集电极用半导体232生长时的条件外，形成条件与实验例1相同。在次集电极用半导体232生长时，5族原料相对于3族原料的摩尔供给比设为1.3，控制次集电极用半导体232中的碳浓度为1×1019cm-3。次集电极用半导体232的电子浓度为6×1018cm-3。并且，以与实验例1相同的条件，通过湿法蚀刻，自半导体基板中的中间半导体224除去上层的半导体，与阻挡形成半导体216接触形成Al肖特基电极，实施C-V测量。在图15中显示测量结果。
比较实验例4到6的测量结果(图13到图15)，次集电极用半导体232的碳浓度为1×1019cm-3的实验例6的测量结果中，虽然屈服点a和b的电压差约有0.13V的偏差，但任意的HEMT用半导体结构层都看不到如实验例3那样的大偏差，显示出稳定的特性。
实验例7
在实验例7中使用的半导体基板，除次集电极用半导体232的电子浓度为不足1×1018cm-3外，以与实验例3相同的条件形成。并且，以与实验例1相同的条件，通过湿法蚀刻，自半导体基板中的中间半导体224除去上层半导体，与阻挡形成半导体216接触形成Al肖特基电极，实施C-V测量。在图16中显示测量结果。
HEMT用半导体结构层在次集电极用半导体232的电子浓度低时，显示出如图16所示的稳定的特性。
表1显示实验例1到实验例7的测量结果。从该结果可知，要得到稳定的HEMT用半导体结构层的特性，可将次集电极用半导体232生长时5族原料相对于3族原料的摩尔供给比设为1.3以上6以下，优选为1.6以上6以下。即、次集电极用半导体232中的碳浓度可为5×1017cm-3以上1×1019cm-3以下，优选5×1017cm-3以上5×1018cm-3以下。另外，次集电极用半导体232中的电子浓度可以是1×1018cm-3以上6×1018cm-3以下，优选2×1018cm-3以上5×1018cm-3以下。
【表1】
Figure BDA0000108553450000191
实验例8
在实验例8中使用的半导体基板，除中间半导体224生长时的条件外，以与实验例3相同的条件形成。中间半导体224通过在包含GaAs和Al0.25Ga0.75As的2层结构重复10次而形成的层压结构之上，使N型InGaP生长而形成。并且，以与实验例1同样的条件，通过湿法蚀刻，从半导体基板的中间半导体224除去上层的半导体，与阻挡形成半导体216接触形成Al肖特基电极，实施C-V测量。在图17中显示测试结果。
并且，在实验例8中使用的半导体基板，除中间半导体224的结构外，尽管具有与实验例3相同的结构，但HEMT用半导体结构层也如图17所示的那样，显示稳定的特性。可想而知是通过中间半导体224中包含的GaAs和Al0.25Ga0.75As的禁带宽度的不同，GaAs和Al0.25Ga0.75As的异质结形成的能垒抑制了次集电极用半导体232中包含的高浓度杂质原子的不良影响。通过将包含GaAs和Al0.25Ga0.75As的层压结构重复10次，形成多个异质结，形成多个能垒，可见其效果得到大大地提高。
在上面的实施方式中，尽管在同一基板上形成HEMT用半导体结构层和HBT用半导体结构层，但通过向HBT中包含高浓度杂质原子的半导体中添加使电荷中性能级和费米能级之差减少的第2杂质原子，可以防止因形成HBT用半导体结构层的过程导致的HEMT用半导体结构层的特性的恶化，可以提供能单片地形成阈值电压稳定的HEMT和HBT的半导体基板、该半导体基板的制造方法及由该半导体基板制成的电子器件。
并且，通过在HEMT用半导体结构层和HBT用半导体结构层之间设置层压结构的中间半导体，其中所述中间半导体具有能形成能垒的异质结，也可以得到相同的效果。
符号说明
半导体基板100，基极基板102，第1半导体112、第2个半导体132、半导体基板200，基极基板202，缓冲器用半导体204，沟道用半导体212，载流子供应半导体214，屏障形成半导体216，接触用半导体218，中间半导体224，次集电极用半导体232，集电极用半导体234，基极用半导体236，发射极用半导体238，次发射极用半导体242，发射极接触用半导体244、电子设备400，HBT450，基极电极452，发射极电极454，集电极电极456，HEMT460，漏极462，栅极464，源极466，半导体基板900，半导体919。

Claims (16)

1.一种半导体基板，包括第1半导体、及在所述第1半导体的上方形成的第2半导体；
所述第2半导体的多数载流子为电子，
所述第2半导体具有：
第1杂质原子，其显示N型的传导型；以及
第2杂质原子，其使具有所述第1杂质原子的所述第2半导体的费米能级下降，直至接近于所述第2半导体不具有所述第1杂质原子时的费米能级。
2.根据权利要求1所述的半导体基板，
所述第2半导体是3-5族化合物半导体，
所述第2杂质原子为选自由铍、硼、碳、镁、及锌构成的组中的至少一种。
3.根据权利要求2所述的半导体基板，
所述第2半导体的电子浓度在1×1018cm-3以上6×1018cm-3以下。
4.根据权利要求3所述的半导体基板，
所述第2半导体的电子浓度在2×1018cm-3以上6×1018cm-3以下。
5.根据权利要求3所述的半导体基板，
所述第2杂质原子的浓度在5×1017cm-3以上1×1019cm-3以下。
6.根据权利要求2所述的半导体基板，
所述第1半导体是3-5族化合物半导体，
所述半导体基板还包括在所述第1半导体和所述第2半导体之间形成的、包含AlxGa1-xAs或AlyInzGa1-y-zP的中间层，AlxGa1-xAs中，0≤x≤1，AlyInzGa1-y-zP中，0≤y≤1，0≤z≤1。
7.根据权利要求6所述的半导体基板，
所述中间层包含层压了AlpGa1-pAs层及AlqGa1-qAs层而成的层压体，AlpGa1-pAs及AlqGa1-qAs中，0≤p≤1、0≤q≤1、p＜q。
8.根据权利要求2所述的半导体基板，
所述第1半导体具有本征半导体。
9.根据权利要求2所述的半导体基板，
所述第1半导体包含层压了N型半导体及P型半导体而成的层压体。
10.一种电子器件，
其包括晶体管，所述晶体管具有控制流动在权利要求2所述的半导体基板的所述第1半导体中的电流的控制端子。
11.根据权利要求10所述的电子器件，
还包括在所述第1半导体和所述第2半导体之间形成的、且电子亲和力小于所述第1半导体的第3半导体，
所述晶体管是场效应晶体管，其以在所述第3半导体和所述第1半导体的异质结界面的第1半导体侧形成的2维载流气体为沟道。
12.根据权利要求11所述的电子器件，其还包括：
第4半导体，其在所述第2半导体的上方外延生长，且含有浓度低于所述第2半导体包含的杂质的浓度且显示传导型与所述第2半导体包含的杂质相同的第1传导型的杂质；
第5半导体，其在所述第4半导体的上方外延生长，且含有显示传导型与所述第1传导型相反的第2传导型的杂质；
第6半导体，其在所述第5半导体的上方外延生长，且含有显示所述第1传导型的杂质；以及
异质结双极晶体管，其在所述第2半导体上形成了次集电极，在所述第4半导体上形成了集电极，在所述第5半导体上形成了基极，在所述第6半导体上形成了发射极。
13.根据权利要求12所述的电子器件，
所述场效应晶体管的所述2维载流气体的浓度在1×1011cm-2以上5×1012cm-2以下。
14.一种半导体基板的制造方法，包括：
形成第1半导体的步骤；及
在所述第1半导体的上方形成第2半导体的步骤；其中，
所述第2半导体的多数载流子为电子，
所述第2半导体具有：
第1杂质原子，其显示N型的传导型；以及
第2杂质原子，其使具有所述第1杂质原子的所述第2半导体的费米能级下降，直至接近于所述第2半导体不具有所述第1杂质原子时的费米能级。
15.根据权利要求14所述的半导体基板的制造方法，还包括：
使第4半导体在所述第2半导体的上方外延生长的步骤，所述第4半导体含有显示传导型与所述第2半导体所包含的杂质相同的第1传导型的杂质；
使第5半导体在所述第4半导体的上方外延生长的步骤，所述第5半导体含有显示传导型与所述第4半导体包含的杂质相反的第2传导型的杂质；以及
使第6半导体在所述第5半导体的上方外延生长的步骤，所述第6半导体显示所述第1传导型；
其中，所述第4半导体中含有的显示所述第1传导型的杂质的浓度，低于所述第2半导体中含有的显示所述第1传导型的杂质的浓度。
16.根据权利要求14所述的半导体基板的制造方法，
所述第2半导体是N型的3-5族化合物半导体，
在形成所述第2半导体的步骤中，将5族原料相对于3族原料的摩尔供给比调整在1以上6以下的范围内，并使所述3-5族化合物半导体在所述第1半导体上外延生长。
CN201080021283.8A 2009-05-26 2010-05-19 半导体基板、半导体基板的制造方法及电子器件 Expired - Fee Related CN102428555B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-126761 2009-05-26
JP2009126761 2009-05-26
PCT/JP2010/003369 WO2010137260A1 (ja) 2009-05-26 2010-05-19 半導体基板、半導体基板の製造方法、および電子デバイス

Publications (2)

Publication Number Publication Date
CN102428555A CN102428555A (zh) 2012-04-25
CN102428555B true CN102428555B (zh) 2014-04-09

Family

ID=43222388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080021283.8A Expired - Fee Related CN102428555B (zh) 2009-05-26 2010-05-19 半导体基板、半导体基板的制造方法及电子器件

Country Status (6)

Country Link
US (1) US8872231B2 (zh)
JP (1) JP5759680B2 (zh)
KR (1) KR101649004B1 (zh)
CN (1) CN102428555B (zh)
TW (1) TWI508280B (zh)
WO (1) WO2010137260A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195579A (ja) * 2011-03-02 2012-10-11 Sumitomo Chemical Co Ltd 半導体基板、電界効果トランジスタ、半導体基板の製造方法および電界効果トランジスタの製造方法
US8796738B2 (en) * 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
TWI505409B (zh) * 2012-06-13 2015-10-21 Win Semiconductors Corp 一種化合物半導體晶圓結構
US20150380531A1 (en) * 2012-06-22 2015-12-31 Win Semiconductor Corp. Heterojunction bipolar transistor with improved current gain
US9437772B2 (en) * 2013-03-15 2016-09-06 Matthew H. Kim Method of manufacture of advanced heterojunction transistor and transistor laser
US9666702B2 (en) 2013-03-15 2017-05-30 Matthew H. Kim Advanced heterojunction devices and methods of manufacturing advanced heterojunction devices
KR101695306B1 (ko) * 2013-12-09 2017-01-11 한국전자통신연구원 질화물 반도체의 제조 방법 및 이를 이용한 전력 반도체 소자의 제조 방법
JP2015233089A (ja) * 2014-06-10 2015-12-24 株式会社サイオクス 化合物半導体素子用エピタキシャルウェハ及び化合物半導体素子
US10347667B2 (en) * 2017-07-26 2019-07-09 International Business Machines Corporation Thin-film negative differential resistance and neuronal circuit
CN108878368A (zh) * 2018-07-05 2018-11-23 北京工业大学 Soi基复合集成hbt和cmos的外延结构及制备方法
FR3086800B1 (fr) * 2018-09-28 2020-10-02 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique d'emission de lumiere infrarouge comportant une couche active a base de gesn

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1528013A (zh) * 2001-07-13 2004-09-08 �����ɷ� 具多晶硅射极双极性晶体管的制造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0626242B2 (ja) 1983-12-05 1994-04-06 富士通株式会社 半導体集積回路装置
JPH02213140A (ja) * 1989-02-14 1990-08-24 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタの製造方法
EP0413333A3 (en) * 1989-08-18 1991-07-24 Hitachi, Ltd. A superconductized semiconductor device
JP3323544B2 (ja) * 1992-08-21 2002-09-09 株式会社日立製作所 半導体装置
JPH06104290A (ja) * 1992-09-22 1994-04-15 Fujitsu Ltd 化合物半導体装置の製造方法
JPH06268158A (ja) * 1993-03-15 1994-09-22 Fujitsu Ltd 混成集積回路装置及びその製造方法
JP3439578B2 (ja) * 1995-09-18 2003-08-25 シャープ株式会社 半導体装置およびその製造方法
JP3341740B2 (ja) * 1999-11-15 2002-11-05 日本電気株式会社 ヘテロバイポーラ型トランジスタ及びその製造方法
JP3613103B2 (ja) * 1999-12-14 2005-01-26 日立電線株式会社 半導体ウェハおよびそれを利用したヘテロバイポーラトランジスタ
JP3998408B2 (ja) * 2000-09-29 2007-10-24 株式会社東芝 半導体装置及びその製造方法
JP2002134416A (ja) * 2000-10-19 2002-05-10 Ricoh Co Ltd ｐ型３族窒化物の結晶成長方法および製造方法、並びに半導体素子
US6750480B2 (en) * 2000-11-27 2004-06-15 Kopin Corporation Bipolar transistor with lattice matched base layer
JP3936618B2 (ja) * 2002-04-19 2007-06-27 住友化学株式会社 薄膜半導体エピタキシャル基板及びその製造方法
WO2004077572A1 (ja) * 2003-02-25 2004-09-10 Sumitomo Chemical Company, Limited 化合物半導体素子及びその製造方法
US7019383B2 (en) * 2003-02-26 2006-03-28 Skyworks Solutions, Inc. Gallium arsenide HBT having increased performance and method for its fabrication
JP2005159112A (ja) * 2003-11-27 2005-06-16 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US7015519B2 (en) * 2004-02-20 2006-03-21 Anadigics, Inc. Structures and methods for fabricating vertically integrated HBT/FET device
US8963169B2 (en) * 2004-07-28 2015-02-24 Quantum Semiconductor Llc CMOS pixels comprising epitaxial layers for light-sensing and light emission
US7566948B2 (en) * 2004-10-20 2009-07-28 Kopin Corporation Bipolar transistor with enhanced base transport
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
KR100677816B1 (ko) * 2005-03-28 2007-02-02 산요덴키가부시키가이샤 능동 소자 및 스위치 회로 장치
US20080050883A1 (en) * 2006-08-25 2008-02-28 Atmel Corporation Hetrojunction bipolar transistor (hbt) with periodic multilayer base
JP2007042936A (ja) * 2005-08-04 2007-02-15 Hitachi Cable Ltd Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
JP2007189200A (ja) * 2005-12-13 2007-07-26 Hitachi Cable Ltd トランジスタ用エピタキシャルウエハおよびトランジスタ
US20070278523A1 (en) * 2006-06-05 2007-12-06 Win Semiconductors Corp. Structure and a method for monolithic integration of HBT, depletion-mode HEMT and enhancement-mode HEMT on the same substrate
US7700423B2 (en) * 2006-07-28 2010-04-20 Iqe Rf, Llc Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer
US20080026545A1 (en) * 2006-07-28 2008-01-31 Paul Cooke Integrated devices on a common compound semiconductor III-V wafer
US7923318B2 (en) * 2007-02-07 2011-04-12 Microlink Devices, Inc. HBT and field effect transistor integration
CN102414789A (zh) * 2009-04-07 2012-04-11 住友化学株式会社 半导体基板的制造方法及半导体基板
CN102369597B (zh) * 2009-04-07 2014-04-09 住友化学株式会社 半导体基板、半导体基板的制造方法、和电子器件
US20120175681A1 (en) * 2010-09-17 2012-07-12 Kopin Corporation Method and Layer Structure for Preventing Intermixing of Semiconductor Layers
TW201301481A (zh) * 2011-06-23 2013-01-01 Kopin Corp 雙極高電子遷移率電晶體及其形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1528013A (zh) * 2001-07-13 2004-09-08 �����ɷ� 具多晶硅射极双极性晶体管的制造方法

Also Published As

Publication number Publication date
US8872231B2 (en) 2014-10-28
TW201108412A (en) 2011-03-01
US20120104462A1 (en) 2012-05-03
CN102428555A (zh) 2012-04-25
KR20120018142A (ko) 2012-02-29
JP5759680B2 (ja) 2015-08-05
WO2010137260A1 (ja) 2010-12-02
JP2011009722A (ja) 2011-01-13
KR101649004B1 (ko) 2016-08-17
TWI508280B (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
CN102428555B (zh) 半导体基板、半导体基板的制造方法及电子器件
KR101657327B1 (ko) 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
US8610450B2 (en) Method of measuring electrical characteristics of semiconductor wafer
US9117892B2 (en) Semiconductor wafer with improved current-voltage linearity
US5682040A (en) Compound semiconductor device having a reduced resistance
US8664697B2 (en) Transistor device
US7902571B2 (en) III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal
KR20050100672A (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
JP2000068497A (ja) ＧａＮ系化合物半導体装置
WO2010116701A1 (ja) 半導体基板の製造方法および半導体基板
KR20060026866A (ko) 화합물 반도체, 그 제조방법 및 화합물 반도체 소자
JPH08162407A (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウエハの製造方法
JP2001244455A (ja) Ｉｉｉ−ｖ族化合物半導体ウエハ
JP2004103707A (ja) Ｉｉｉ−ｖ族化合物半導体素子
JP2004031652A (ja) ヘテロ接合型電界効果トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140409