CN102378487A - 印刷电路板及其制造方法 - Google Patents
印刷电路板及其制造方法 Download PDFInfo
- Publication number
- CN102378487A CN102378487A CN2011100971717A CN201110097171A CN102378487A CN 102378487 A CN102378487 A CN 102378487A CN 2011100971717 A CN2011100971717 A CN 2011100971717A CN 201110097171 A CN201110097171 A CN 201110097171A CN 102378487 A CN102378487 A CN 102378487A
- Authority
- CN
- China
- Prior art keywords
- connected component
- hole
- insulating barrier
- via hole
- circuit layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims description 84
- 239000011248 coating agent Substances 0.000 claims description 26
- 238000000576 coating method Methods 0.000 claims description 26
- 238000007747 plating Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000013459 approach Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000013532 laser treatment Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 74
- 238000012545 processing Methods 0.000 description 14
- 239000011347 resin Substances 0.000 description 13
- 229920005989 resin Polymers 0.000 description 13
- 230000008569 process Effects 0.000 description 12
- 239000002893 slag Substances 0.000 description 12
- 239000002184 metal Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000004020 conductor Substances 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 229920001451 polypropylene glycol Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明提供了一种多层的印刷电路板及其制造方法。该印刷电路板包括:内电路层,设置在第一绝缘层上;连通体焊盘,设置在第一绝缘层上并与内电路层间隔开,并且具有孔;第二绝缘层,设置在包括内电路层和连通体焊盘的第一绝缘层上;第一外电路层和第二外电路层,分别设置在第一绝缘层和第二绝缘层的外表面上;以及连通体,穿过连通体焊盘的孔以及第一绝缘层和第二绝缘层,并且电连接第一外电路层和第二外电路层。
Description
相关申请的参考
本申请要求于2010年8月18日向韩国知识产权局提交的韩国专利申请第10-2010-0079831号的优先权,其公开的内容结合于此作为参考。
技术领域
本发明涉及多层印刷电路板及其制造方法;更具体地,涉及设置有用于连通体(via)穿过的连通体焊盘(via land)的多层印刷电路板及其制造方法。
背景技术
近年来已开发了足够小型化从而可便携并可结合复杂功能和通信功能(例如,互联网、包括动态图像的数据的收发、海量数据(mass data))的电子设备。这导致了印刷电路板(PCB)的设计更加复杂并且对高密度和小尺寸化的电路的需求日益增加。因此,为了实现PCB的功能,安装在电子设备上的PCB变得更小且更薄,并且PCB上的电路线的线宽也变得更窄。此外,将PCB制造成为是多层的而不是单层的。
在多层PCB中,为了层间连接,可形成穿过绝缘层的连通体。下文中,将以如下方式来执行形成连通体的方法。首先,形成内电路层和绝缘材料叠层,随后通过使用钻孔机来形成过孔(via hole),然后,对得到的过孔的内部进行导电材料的镀层(plating)处理或填充处理,使得能够形成连通体。这里,在形成连通体的过程中,树脂糊渣(resin smear)可能形成在过孔的底部上。树脂糊渣会降低过孔的内部和连通体之间的接触力。此时,连通体和过孔之间的接触力的降低可使得连通体从过孔的内部脱离,这被称为连通体的开路故障(open failure)。连通体的开路故障会降低装备有PCB的电子设备的可靠性,并进一步导致电子设备的电连接故障。
发明内容
为了克服上述问题而提出了本发明,因此,本发明的一个目的是提供一种设置有用于连通体穿过的连通体焊盘从而防止连通体的开路故障的多层印刷电路板及其制造方法。
为了达到该目的,根据本发明的一方面,提供了一种印刷电路板,包括:内电路层,设置在第一绝缘层上;连通体焊盘,设置在第一绝缘层上并与内电路层间隔开,并且具有孔;第二绝缘层,设置在包括内电路层和连通体焊盘的第一绝缘层上;第一外电路层和第二外电路层,分别设置在第一绝缘层和第二绝缘层的外表面上;以及连通体,穿过连通体焊盘的孔以及第一绝缘层和第二绝缘层,并且电互连第一外电路层和第二外电路层。
此外,连通体具有基于连通体焊盘的孔朝着第一绝缘层和第二绝缘层的外表面变大的直径。
此外,连通体的直径在10μm至100μm的范围内。
此外,连通体通过填充镀形成。
此外,连通体焊盘被设置为围绕连通体,以形成为环绕连通体。
此外,印刷电路板还包括已镀通孔,该已镀通孔具有比过孔的直径更大的直径,并且经由该已镀通孔,第一外电路层和第二外电路层电互连。
连通体焊盘和内电路层由彼此相同的材料形成。
为了达到该目的,根据本发明的另一方面,提供了一种印刷电路板的制造方法,包括以下步骤:在第一绝缘层上形成具有孔的连通体焊盘以及内电路层;在包括连通体焊盘和内电路层的第一绝缘层上层叠第二绝缘层;在第一绝缘层处形成暴露连通体焊盘的孔的第一过孔;在第二绝缘层处形成与第一过孔连通并暴露连通体焊盘的第二过孔;以及形成被设置在连通体焊盘的孔中以及第一过孔和第二过孔中的连通体,并且形成被设置在第一绝缘层和第二绝缘层的外表面上的第一电路层和第二电路层,第一电路层和第二电路层通过连通体互连。
此外,通过对第一过孔和第二过孔的内部并对连通体焊盘的孔执行填充镀来形成连通体。
此外,第一过孔和第二过孔均通过激光处理形成。
此外,第一过孔和第二过孔中的每一个被形成为具有从中心朝着外侧变大的直径。
此外,连通体焊盘的孔被形成为具有比第一过孔和第二过孔的直径小的直径。
此外,在形成第一过孔和第二过孔的步骤之前或之后,还包括形成通孔的步骤,通孔穿过第一绝缘层和第二绝缘层,其中,形成连通体以及第一外电路层和第二外电路层的步骤还包括在通孔的内壁形成镀层的步骤。
此外,在形成第一过孔和第二过孔中的任意一个的步骤中,进一步形成暴露内电路层的盲过孔(blind via hole),并且在形成连通体以及第一外电路层和第二外电路层的步骤中,进一步形成填充在盲过孔中的盲连通体(blind via)。
附图说明
根据结合附图对实施方式的以下描述,本发明总的发明思想的这些和/或其他方面和优点将变得显而易见并更容易理解,附图中:
图1是示出根据本发明第一实施方式的印刷电路板的截面图;以及
图2至图6分别是用于说明根据本发明的第二实施方式的印刷电路板的制造过程的截面图。
具体实施方式
将参照附图详细描述根据本发明的多层印刷电路板的实施方式。当参照附图对这些实施方式进行描述时,相同或对应的元件用相同的参考标号来表示并且将省略重复的描述。
图1是示出根据本发明第一实施方式的印刷电路板的截面图。
参照图1,根据本发明第一实施方式的印刷电路板可包括内电路层120、连通体焊盘130、第二绝缘层140、第一外电路层181和第二外电路层182以及连通体150。内电路层120和连通体焊盘130被设置在第一绝缘层110上,并且第二绝缘层140覆盖内电路层120和连通体焊盘130。第一外电路层181和第二外电路层182分别设置在第一绝缘层110和第二绝缘层140的外表面上。连通体150穿过连通体焊盘130电连接至第一外电路层181和第二外电路层182。
这里,第一绝缘层110和第二绝缘层140可设置有穿过连通体焊盘130的孔的过孔141。此时,过孔141可设置在第一绝缘层110和第二绝缘层140中的每一个上,并且过孔141可包括通过连通体焊盘130的孔131互连的第一过孔141a和第二过孔141b。由于第一过孔141a和第二过孔141b均可具有从外部朝中心变小的直径,所以,在通过镀层处理形成连通体150的情况下,可容易地执行填充镀处理。因此,通过在第一过孔141a和第二过孔141b中进行填充而形成的连通体150可具有从连通体焊盘130的孔131的中心朝着第一绝缘层110和第二绝缘层140中的每一个的外表面变大的直径。例如,连通体150可形如沙漏。
此外,考虑到在连通体150的形成过程中填充镀处理的容易性和孔处理工艺的可行性,孔131的直径可形成为处于10μm至100μm的范围内。即,在孔131的直径小于10μm的情况下,难以执行孔处理工艺,并且树脂糊渣可能残留在连通体焊盘130上围绕孔131。因此,连通体焊盘130和连通体150之间的粘着力降低。另一方面,在孔131的直径大于100μm的情况下,会花费更长时间来执行形成连通体150的填充镀处理,因此会导致批量生产率降低。而且,填充镀材料的量增加,每单位的生产成本增加。
此外,连通体150可被形成为穿过连通体焊盘130的孔131,并且连通体焊盘130可被形成在连通体150周围。即,连通体焊盘130可被形成为环绕连通体150。这里,由于可以由与内电路层120的金属相同的金属来形成连通体焊盘130,所以可以保证连通体150和连通体焊盘130之间的粘着力。
此外,由于连通体焊盘130的孔131可被形成为具有比过孔141的直径更小的直径,所以连通体焊盘130可以从过孔141的内壁起在一定程度上突出。这里,可以以对连通体焊盘130的孔形成处的端部表面以及甚至上部和下部的一部分进行覆盖的这种方式来形成填充进过孔中的连通体。因此,可以增加连通体150和连通体焊盘130的接触面积,并因此还增加了连通体150和连通体焊盘130之间的结合面积。
如此,随着连通体150和连通体焊盘130之间的结合力增加,可改善过孔141和连通体150之间的结合力,并因此可在结合连通体和连通体焊盘过程中确保可靠性。
另外,印刷电路板可包括穿过第一绝缘层110和第二绝缘层140并且与第一外电路层181和第二外电路层182电连接的待镀通孔(platingthrough hole)143。这里,待镀通孔143可以具有大于过孔141的上侧直径的上侧直径。这样是因为当要求连通体在预定直径(例如,100μm)以上时,优选的是形成待镀通孔143以提高生产率。
而且,印刷电路板可进一步包括盲连通体160,内电路层120通过盲连通体电连接至第一外电路层181和第二外电路层182中的任意一个。
此外,第一绝缘层110和第二绝缘层140可由聚丙二醇(PPG)形成。然而,本发明不受第一绝缘层110和第二绝缘层140的材料的限制。
并且,印刷电路板可进一步包括覆盖第一外电路层181和第二外电路层182的阻焊层190。阻焊层190可设置有开口,该开口暴露包括在第一外电路层181和第二外电路层182中的任意一个中的焊垫(pad)。
另外,可进一步在阻焊层190的开口所暴露的焊垫上形成电连接至外侧的外部连接件200(例如,焊锡球或焊锡块)。
因此,如在本发明的实施方式中,由于设置了具有孔的连通体焊盘,可去除可能会残留树脂糊渣的过孔的底部表面,并因此可实现用于防止出现任何树脂糊渣的设计结构。因此,可防止由于出现树脂糊渣而导致的连通体开路故障。
此外,由于印刷电路板被形成为具有从过孔的中心朝着两个外侧变大的直径的过孔,因此可实现在形成连通体的填充镀处理中增加镀层填充密度的设计结构,并因此改善连通体连接的可靠性。
而且,印刷电路板包括被形成为环绕连通体的连通体焊盘,因此,可增加连通体焊盘和连通体之间的接触力,从而可改善连通体连接的可靠性。
下文中,将参照图2至图6描述根据本发明第二实施方式的印刷电路板的制造过程。
图2至图6是分别示出根据本发明的第二实施方式的印刷电路板的制造过程的截面图。
参照图2,为制造印刷电路板,在第一绝缘层110上形成内电路层120和其中设置有孔131的连通体焊盘130。
具体地,为了在第一绝缘层110上形成内电路层120和连通体焊盘130,设置了两个表面上均形成有释放层181a的载体基板(未示出)。之后,在释放层181a上分别形成第一绝缘层110和金属层。此时,释放层181a和第一绝缘层110可彼此结合。然后,通过执行金属层的蚀刻处理,可形成内电路层120和带有孔131的连通体焊盘130。这里,考虑到在形成连通体150的过程中填充镀处理的容易性和孔处理工艺的可行性,孔131的直径可被形成为处于10μm至100μm的范围内。
之后,第二绝缘层140和金属层182a被层叠在具有内电路层120和连通体焊盘130的第一绝缘层110上。这里,在彼此结合的同时,第二绝缘层140和金属薄层182a均可层叠在第一绝缘层110上。
之后,通过从载体基板分离释放层181a,可同时制造两个预制印刷电路板110a,其中一个包括释放层181a、第一绝缘层110、内电路层120以及连通体焊盘130,而其中另一个包括第二绝缘层140以及金属薄层182a。这里,由于释放层181a可由金属形成,所以释放层181a可起到增加绝缘层和电路层之间的结合力的作用,或者起到在随后的处理中的用于镀层处理的籽晶层的作用。
参照图3,在形成预制印刷电路板100a之后,可形成经由连通体焊盘130的孔131穿过第一绝缘层120和第二绝缘层140的过孔141。
将给出形成过孔141的方法的详细描述。在第一绝缘层110上形成暴露连通体焊盘130的孔131的第一过孔141a。这里,可通过进行激光处理来形成第一过孔141a。此时,第一过孔141a可被形成为具有从连通体焊盘130朝着第一绝缘层110的外层变大的直径。例如,第一过孔141a的截面图可以被形成为梯形形状。用于形成梯形形状的第一过孔141a的方法可通过以暴露孔131的中心的这种方式用第一激光扫描第一绝缘层110、然后用比第一激光的输出低的第二激光扫描第一激光的扫描点的两侧来执行。
之后,可在第二绝缘层140上形成暴露连通体焊盘130的孔131的第二过孔141b。这里,在连通体焊盘130之上,第二过孔141b可被形成为具有朝着第二绝缘层140的外层变大的直径。例如,第二过孔141b的截面可被形成为倒置的梯形形状。这里,用于形成倒置的梯形形状的第二过孔141b的方法可通过用于形成第一过孔141a的上述方法来执行。
这里,第二过孔141b和第一过孔141a可经由连通体焊盘130的孔彼此连通。从而,形成了经由第一过孔141a和第二过孔141b穿过第一绝缘层110和第二绝缘层140的过孔141。此时,通过使梯形的第一过孔141a和倒置梯形的第二过孔141b相结合,过孔141可具有从其中心朝着两侧变大的直径。例如,过孔141可被形成为沙漏形状。因此,在随后的处理中,可容易地执行过孔的填充镀处理。这是因为连通体的中心较窄,因此可以从连通体的中心向整个过孔进行镀层材料的填充,可获得更容易更快速地填充镀处理。
而且,过孔141的直径可被形成为大于连通体焊盘的孔131的直径。因此,在随后的处理中形成的连通体150被形成为覆盖形成有孔131的连通体焊盘130的蚀刻表面,因此,可以增加连通体150和连通体焊盘130之间的接触面积。可增加连通体150和连通体焊盘130之间的粘着力。
另外,在形成第一过孔141a和第二过孔141b的处理中,还可形成用于暴露内电路层120的盲过孔142。
而且,当形成过孔141并且之后形成具有比所形成的过孔141的直径更大的直径的连通体时,可形成穿过第一绝缘层110和第二绝缘层140的通孔143,从而降低了生产成本。
参照图4,在形成了过孔141之后,通过对过孔141的内部执行填充镀处理来形成连通体,同时形成了设置在第一绝缘层110和第二绝缘层140的外表面的第一镀层181b和第二镀层182b。
这里,可以以过孔141的形状(诸如,沙漏)形成连通体150。此外,连通体150可被形成为穿过连通体焊盘130的孔。此时,由于形成了连通体焊盘130的孔131,可避免产生任何树脂糊渣,从而可避免由树脂糊渣导致的连通体150的开路故障。并且,由于连通体150被形成为穿过连通体焊盘的孔131,因此连通体焊盘130可形成为围绕连通体150。因此,可确保过孔141内的连通体150的粘着力。这是因为连通体焊盘130由与内电路层120的导电材料相同的导电材料形成(例如,诸如Cu的金属),通过镀层处理形成的连通体焊盘130和连通体150之间可以具有高粘着力。
而且,形成在第一绝缘层110和第二绝缘层140的外表面上的第一镀层181b和第二镀层182b可通过连通体150电互连。
另外,可在填充镀处理中在穿过第一绝缘层110和第二绝缘层140的通孔143的内壁上形成已镀通孔170。
这里,已镀通孔170可起到使第一镀层181b和第二镀层181b电互连的作用。此外,在填充镀处理中用导电材料填充盲过孔142,从而形成盲连通体160。这里,内电路层120和第一镀层181b、或者内电路层120和第二镀层182b可经盲连通体160电互连。
参照图5,通过蚀刻第一镀层181b和第二镀层182b,可以形成第一外电路层181和第二外电路层182。这里,可通过使用抗蚀剂图案选择性地执行第一镀层181b和第二镀层182b的蚀刻。通过附着干膜或通过涂覆光敏树脂来形成抗蚀剂层,然后对所形成的抗蚀剂层执行曝光和显影处理,从而形成抗蚀剂图案。在完成了蚀刻处理之后可移除抗蚀剂图案。
这里,第一镀层181b和第二镀层182b可通过连通体150或通过已镀通孔170电互连,因此,通过蚀刻第一镀层181b和第二镀层182b形成的第一外电路层181和第二外电路层182也可通过连通体150或通过已镀通孔170电互连。
参照图6,可在第一外电路层181和第二外电路层182上形成阻焊层。之后,形成开口以暴露包括在第一外电路层181和第二外电路层182中的至少一个中的焊垫。
之后,在阻焊层190的开口所暴露的焊垫上形成外部连接件(例如,焊锡球或焊锡块),从而可形成能够确保通孔的连接可靠性的印刷电路板100。
因此,如在本发明的实施方式中,在形成内电路层的处理中形成了带有孔的连通体焊盘,然后执行形成连通体的处理,从而避免了任何树脂糊渣的产生。因此,可避免由树脂糊渣导致的连通体开路故障。
此外,由于本发明的印刷电路板的过孔被形成为具有从过孔的中心朝着两个外表面变大的直径,因此可在形成连通体的填充镀处理中提高镀层填充密度,结果改善了连通体的连接可靠性。
而且,由于本发明的印刷电路板具有被形成为环绕连通体的连通体焊盘,因此,可增加连通体焊盘和连通体之间的接触力,并因此可改善连通体的连接可靠性。
在本发明的印刷电路板中,形成了带有穿透孔的连通体焊盘,然后经由该穿透孔形成了用于层间连接的连通体,因此可以防止产生可能残留在过孔的底部表面上的任何树脂糊渣。因此,本发明具有防止由于出现树脂糊渣而导致连通体开路故障的优点。
此外,在本发明的印刷电路板中,由于过孔被形成为具有从其中心朝着两外侧变得越来越大的直径,因此可在形成连通体的填充镀处理中提高镀层填充密度,因此改善了连通体的连接可靠性。
此外,在本发明的印刷电路板中,由于连通体焊盘被形成为环绕连通体,所以能够增加连通体焊盘和连通体之间的接触力,并因此可改善连通体的连接可靠性。
如上所述,尽管已示出和描述了本发明的优选实施方式,但本领域的技术人员应当理解,在不背离总的发明思想的原理和精神的情况下,可以对这些实施方式进行替换、变形和变化,本发明的范围由所附权利要求及其等价物来限定。
Claims (14)
1.一种印刷电路板,包括:
内电路层,设置在第一绝缘层上;
连通体焊盘,设置在所述第一绝缘层上并与所述内电路层间隔开,所述连通体焊盘具有孔;
第二绝缘层,设置在包括所述内电路层和所述连通体焊盘的所述第一绝缘层上;
第一外电路层和第二外电路层,分别设置在所述第一绝缘层和所述第二绝缘层的外表面上;以及
连通体,穿过所述连通体焊盘的孔以及所述第一绝缘层和所述第二绝缘层,并且电互连所述第一外电路层和所述第二外电路层。
2.根据权利要求1所述的印刷电路板,其中,所述连通体具有基于所述连通体焊盘的孔朝着所述第一绝缘层和所述第二绝缘层的外表面变大的直径。
3.根据权利要求1所述的印刷电路板,其中,所述连通体的直径在10μm至100μm的范围内。
4.根据权利要求1所述的印刷电路板,其中,所述连通体通过填充镀形成。
5.根据权利要求1所述的印刷电路板,其中,所述连通体焊盘被设置为围绕所述连通体,以形成为环绕所述连通体。
6.根据权利要求1所述的印刷电路板,还包括已镀通孔,所述已镀通孔具有比所述过孔的直径更大的直径,并且经由所述已镀通孔,所述第一外电路层和所述第二外电路层电互连。
7.根据权利要求1所述的印刷电路板,其中,所述连通体焊盘和所述内电路层由彼此相同的材料形成。
8.一种印刷电路板的制造方法,包括以下步骤:
在第一绝缘层上形成具有孔的连通体焊盘以及内电路层;
在包括所述连通体焊盘和所述内电路层的所述第一绝缘层上层叠第二绝缘层;
在所述第一绝缘层处形成暴露所述连通体焊盘的孔的第一过孔;
在所述第二绝缘层处形成与所述第一过孔连通并暴露所述连通体焊盘的第二过孔;以及
形成被设置在所述连通体焊盘的孔中以及所述第一过孔和所述第二过孔中的连通体,并且形成被设置在所述第一绝缘层和所述第二绝缘层的外表面上的第一电路层和第二电路层,所述第一电路层和所述第二电路层通过所述连通体互连。
9.根据权利要求8所述的方法,其中,通过对所述第一过孔和所述第二过孔的内部并对所述连通体焊盘的孔执行填充镀来形成所述连通体。
10.根据权利要求8所述的方法,其中,所述第一过孔和所述第二过孔均通过激光处理形成。
11.根据权利要求8所述的方法,其中,所述第一过孔和所述第二过孔中的每一个被形成为具有从中心朝着外侧变大的直径。
12.根据权利要求8所述的方法,其中,所述连通体焊盘的孔被形成为具有比所述第一过孔和所述第二过孔的直径小的直径。
13.根据权利要求8所述的方法,在形成所述第一过孔和所述第二过孔的步骤之前或之后,还包括形成通孔的步骤,所述通孔穿过所述第一绝缘层和所述第二绝缘层,并且其中,形成所述连通体以及所述第一外电路层和所述第二外电路层的步骤还包括在所述通孔的内壁形成镀层的步骤。
14.根据权利要求8所述的方法,其中,在形成所述第一过孔和所述第二过孔中的任意一个的步骤中,进一步形成暴露所述内电路层的盲过孔,并且在形成所述连通体以及所述第一外电路层和所述第二外电路层的步骤中,进一步形成填充在所述盲过孔中的盲连通体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2010-0079831 | 2010-08-18 | ||
KR1020100079831A KR20120017245A (ko) | 2010-08-18 | 2010-08-18 | 인쇄회로기판 및 이의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102378487A true CN102378487A (zh) | 2012-03-14 |
CN102378487B CN102378487B (zh) | 2015-05-13 |
Family
ID=45593179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110097171.7A Expired - Fee Related CN102378487B (zh) | 2010-08-18 | 2011-04-18 | 印刷电路板及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20120043128A1 (zh) |
KR (1) | KR20120017245A (zh) |
CN (1) | CN102378487B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105376926A (zh) * | 2014-08-11 | 2016-03-02 | 三星电机株式会社 | 印刷电路板及其制造方法 |
CN111278218A (zh) * | 2018-12-04 | 2020-06-12 | 三星电机株式会社 | 印刷电路板及制造该印刷电路板的方法 |
CN114206000A (zh) * | 2021-12-24 | 2022-03-18 | 维沃移动通信有限公司 | 电路板组件和电子设备 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103429008A (zh) * | 2012-05-25 | 2013-12-04 | 镇江华扬信息科技有限公司 | 一种含焊垫内贯孔结构的印刷电路板制作方法 |
KR20130139655A (ko) * | 2012-06-13 | 2013-12-23 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR20190041215A (ko) * | 2017-10-12 | 2019-04-22 | 주식회사 아모그린텍 | 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판 |
CN111508926B (zh) * | 2019-01-31 | 2022-08-30 | 奥特斯(中国)有限公司 | 一种部件承载件以及制造部件承载件的方法 |
CN119815685A (zh) * | 2019-09-27 | 2025-04-11 | 奥特斯奥地利科技与系统技术有限公司 | 部件承载件和制造部件承载件的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11168281A (ja) * | 1997-12-02 | 1999-06-22 | Hitachi Aic Inc | 薄物多層印刷配線板の製造方法 |
US20030150644A1 (en) * | 1997-02-03 | 2003-08-14 | Ibiden Co., Ltd. | Printed wiring board and method of manufacturing the same |
US20050077083A1 (en) * | 2003-10-09 | 2005-04-14 | Mattix Dwight W. | Telescoping blind via in three-layer core |
US20050146390A1 (en) * | 2004-01-07 | 2005-07-07 | Jae-Myung Baek | Multi-layer substrate having impedance-matching hole |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3672986A (en) * | 1969-12-19 | 1972-06-27 | Day Co Nv | Metallization of insulating substrates |
US4729061A (en) * | 1985-04-29 | 1988-03-01 | Advanced Micro Devices, Inc. | Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom |
US4642160A (en) * | 1985-08-12 | 1987-02-10 | Interconnect Technology Inc. | Multilayer circuit board manufacturing |
JP2881963B2 (ja) * | 1990-05-25 | 1999-04-12 | ソニー株式会社 | 配線基板及びその製造方法 |
US5191174A (en) * | 1990-08-01 | 1993-03-02 | International Business Machines Corporation | High density circuit board and method of making same |
US6054761A (en) * | 1998-12-01 | 2000-04-25 | Fujitsu Limited | Multi-layer circuit substrates and electrical assemblies having conductive composition connectors |
US6532143B2 (en) * | 2000-12-29 | 2003-03-11 | Intel Corporation | Multiple tier array capacitor |
US6574863B2 (en) * | 2001-04-20 | 2003-06-10 | Phoenix Precision Technology Corporation | Thin core substrate for fabricating a build-up circuit board |
-
2010
- 2010-08-18 KR KR1020100079831A patent/KR20120017245A/ko not_active Ceased
-
2011
- 2011-04-06 US US13/064,657 patent/US20120043128A1/en not_active Abandoned
- 2011-04-18 CN CN201110097171.7A patent/CN102378487B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030150644A1 (en) * | 1997-02-03 | 2003-08-14 | Ibiden Co., Ltd. | Printed wiring board and method of manufacturing the same |
JPH11168281A (ja) * | 1997-12-02 | 1999-06-22 | Hitachi Aic Inc | 薄物多層印刷配線板の製造方法 |
US20050077083A1 (en) * | 2003-10-09 | 2005-04-14 | Mattix Dwight W. | Telescoping blind via in three-layer core |
US20050146390A1 (en) * | 2004-01-07 | 2005-07-07 | Jae-Myung Baek | Multi-layer substrate having impedance-matching hole |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105376926A (zh) * | 2014-08-11 | 2016-03-02 | 三星电机株式会社 | 印刷电路板及其制造方法 |
CN111278218A (zh) * | 2018-12-04 | 2020-06-12 | 三星电机株式会社 | 印刷电路板及制造该印刷电路板的方法 |
CN111278218B (zh) * | 2018-12-04 | 2025-02-07 | 三星电机株式会社 | 印刷电路板及制造该印刷电路板的方法 |
CN114206000A (zh) * | 2021-12-24 | 2022-03-18 | 维沃移动通信有限公司 | 电路板组件和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN102378487B (zh) | 2015-05-13 |
US20120043128A1 (en) | 2012-02-23 |
KR20120017245A (ko) | 2012-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102378487A (zh) | 印刷电路板及其制造方法 | |
US8177577B2 (en) | Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density | |
JP4146864B2 (ja) | 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法 | |
JP4876272B2 (ja) | 印刷回路基板及びその製造方法 | |
US20090071705A1 (en) | Printed circuit board having embedded components and method for manufacturing thereof | |
JP4800606B2 (ja) | 素子内蔵基板の製造方法 | |
JP2008300636A (ja) | プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法 | |
TWI479972B (zh) | Multi - layer flexible printed wiring board and manufacturing method thereof | |
JP2006196860A (ja) | 半導体パッケージ及びその製造方法 | |
TWI463931B (zh) | 電路板及其製作方法 | |
US20090025210A1 (en) | Circuit board structure with concave conductive cylinders and method for fabricating the same | |
US20130215586A1 (en) | Wiring substrate | |
JP2009253261A (ja) | 高密度回路基板及びその形成方法 | |
JP2007305774A (ja) | 電子部品内蔵基板及びその製造方法 | |
JP4982779B2 (ja) | パッケージ用基板の製造方法 | |
JP2017084997A (ja) | プリント配線板及びその製造方法 | |
JP2008016817A (ja) | 埋立パターン基板及びその製造方法 | |
KR101630435B1 (ko) | 임베디드 인쇄회로기판 및 그 제조 방법 | |
TW201603672A (zh) | 使用雙面雷射製程形成通孔結構的方法 | |
US6981320B2 (en) | Circuit board and fabricating process thereof | |
KR20110113980A (ko) | 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법 | |
CN102742367B (zh) | 线路板及其制造方法 | |
JP2014154694A (ja) | 実装基板、この実装基板を用いた基板モジュールおよび実装基板の製造方法 | |
JP2014123592A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP2012134502A (ja) | 多層印刷回路基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150513 Termination date: 20170418 |