[go: up one dir, main page]

CN102301456A - 基于带的外延剥离设备和方法 - Google Patents

基于带的外延剥离设备和方法 Download PDF

Info

Publication number
CN102301456A
CN102301456A CN2009801556182A CN200980155618A CN102301456A CN 102301456 A CN102301456 A CN 102301456A CN 2009801556182 A CN2009801556182 A CN 2009801556182A CN 200980155618 A CN200980155618 A CN 200980155618A CN 102301456 A CN102301456 A CN 102301456A
Authority
CN
China
Prior art keywords
support belt
equipment
wafer
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801556182A
Other languages
English (en)
Inventor
汤玛士·J·吉密特
何甘
美利莎·艾契尔
安德瑞斯·海吉杜斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Awbscqemgk Inc
Original Assignee
Awbscqemgk Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Awbscqemgk Inc filed Critical Awbscqemgk Inc
Publication of CN102301456A publication Critical patent/CN102301456A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in subclasses H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/6839—Separation by peeling using peeling wedge or knife or bar
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明的实施方式大体上涉及用于通过外延剥离(ELO)过程来制作外延薄膜和器件的设备和方法。在一个实施方式中，提供了用于在ELO过程期间形成薄膜器件的方法，该方法包括：将多个基底连接至细长的支撑带，其中每个基底包括被布置在牺牲层上方的外延膜，该牺牲层布置在晶片上方；在蚀刻过程期间将基底暴露于蚀刻剂，同时移动细长的支撑带；以及蚀刻牺牲层并将外延膜从晶片剥离，同时移动细长的支撑带。实施方式还包括一些设备，连续型以及分批型设备，用于形成外延薄膜和器件，这些设备包括用于从外延膜生长所在的晶片上移除支撑带和外延膜的设备。

Description

基于带的外延剥离设备和方法
发明背景
发明领域
本发明的实施方式大体上涉及用于制造太阳能、半导体以及电子材料和器件的设备和方法，并且尤其是涉及外延剥离(epitaxial lift off)(ELO)薄膜和器件。
相关技术的描述
器件制造中的一个阶段涉及用作光生伏打或太阳能器件、半导体器件或其它电子器件的薄膜的处理和包装。这种薄膜器件可利用各种用于在基底或晶片上沉积材料以及从基底或晶片移除材料的过程来制造。一种用于制造薄膜器件的不寻常的技术称为外延剥离(ELO)过程。ELO过程包括使外延层或膜沉积在生长基底上的牺牲层(sacrificial layer)上，然后蚀刻牺牲层以使外延层与生长基底分离。移除的薄外延层称为ELO或外延膜或层，并且通常包括用作光生伏打或太阳能器件、半导体器件或其它电子器件的薄膜。
由于ELO膜非常易碎且具有窄的尺寸，因此例如当结合至基底或在包装时，薄ELO膜极难控制或处理。ELO膜在非常小的力下断裂。另外，由于ELO膜极窄的尺寸，因此ELO膜很难排列。
牺牲层通常非常薄，并且可通过湿化学过程而被蚀刻掉。整个过程的速度可通过输送至或暴露于蚀刻前沿的反应剂的缺乏来限制，输送至或暴露于蚀刻前沿的反应剂的缺乏导致来自蚀刻前沿的副产物的较少的移除。ELO蚀刻过程是受限的扩散过程，并且当ELO膜维持其沉积的几何图形时，严格地限制过程的总速度的非常窄且长的开口形成。为了减小扩散过程的传输限制，打开由蚀刻或移除的牺牲层产生的生成开口并且远离生长基底来弯曲ELO膜可能是有益的。当蚀刻时的弯曲动作在ELO膜和生长基底之间形成缝隙——缝隙的几何图形提供较大的角度以提高朝向蚀刻前沿和远离蚀刻前沿两种情形的物类的传输。反应剂朝向蚀刻前沿运动，而副产物一般远离蚀刻前运动。
然而，ELO膜的弯曲能诱导在ELO膜的强度内对外延层施加应力，并且弯曲的量通过ELO膜的强度来限制。ELO膜通常包括易碎的材料，其在失效之前不经历塑性变形，并因此可遭受断裂诱导的失效。
为使断裂传播的可能性减至最小，易碎的ELO膜可维持在压应力下。断裂通常不会穿过残留的压应力区来传播。由于ELO膜在缝隙的弯曲处的外侧上，因而在远离生长基底来弯曲ELO膜时，ELO膜处于拉应力下。拉应力限制缝隙弯曲的量，并且减小蚀刻过程的速度。为了克服这种限制，残留的压应力可在蚀刻牺牲层之前于ELO膜内被逐渐灌输。这种初始的压应力可被由弯曲引起的拉应力抵消，并由此允许在分离过程期间较大的弯曲量。
另外，对于商业地制作薄ELO膜器件，ELO过程一直是费用阻碍性技术(cost prohibiting technique)。目前的ELO过程包括在制作单个的ELO膜时经过许多制作步骤来传递单个的生长基底。目前的过程耗费时间、费用高且很少能制作出商业品质的ELO膜。
因此，需要更有效的、耗时较少且费用较低的方法和设备来移除和处理ELO薄膜。
发明概述
本发明的实施方式大体上涉及用于通过外延剥离(ELO)过程来制作外延薄膜和器件的设备和方法。该薄膜器件一般包括外延生长层，该外延生长层形成在布置于例如晶片的生长基底上或上方的牺牲层上。支撑带可布置在外延膜的与晶片相对的侧上或上方。支撑带可用于在ELO过程的蚀刻步骤和移除步骤期间及其后来支撑外延膜。在不同的实施方式中，用于从基底移除外延膜的设备可包括蚀刻部分、基底和支撑带操纵装置以及在ELO移除过程期间保护外延膜的不同的张力控制装置(tension controldevice)。
在一个实施方式中，提供一种用于在ELO过程期间形成薄膜器件的方法，该方法包括：在基底上的牺牲层上形成外延膜或材料；将细长的带支撑件粘接在外延膜上；在蚀刻过程期间移除牺牲层；以及在使细长的支撑带弯曲远离基底时，将外延膜从基底剥离。
在另一个实施方式中，提供一种用于形成基于带的ELO堆叠(tape-based ELO stack)的设备，该设备包括第一端、第二端和邻近第一端的带供给部分。带供给部分提供至少一个无载的支撑带、用于容纳至少一个无载的支撑带的层压部分以及具有在其上的外延膜的多个基底。层压部分将基底粘接至至少一个无载的支撑带，以形成至少一个加载的支撑带，且ELO蚀刻部分邻近第二端，ELO蚀刻部分将基底从至少一个加载的支撑带移除，同时在至少一个加载的支撑带上留下外延膜。带供给部分一般包括至少一个滚筒，且至少一个滚筒具有在其上缠绕的至少一个带。
该设备的实施方式还提供布置在带供给部分与层压部分之间的拼接/冲压部分(splice/punch section)，拼接/冲压部分在细长的无载的支撑带中形成开口。包括蚀刻浴储器或罐的ELO蚀刻部分可配置成连续地将基底从加载的支撑带移除，并且可配置成分批地将基底从加载的支撑带移除。
在一些实施方式中，支撑带具有延伸支撑带的长度的至少一排轨道开口(track opening)。其它的实例提供支撑带的每一侧具有延伸支撑带的长度的一排轨道开口。在一些配置中，支撑带围绕至少两个卷筒、鼓轮或滚筒运动。支撑带围绕至少一个滚筒运动，至少一个滚筒具有从滚筒延伸以接合轨道开口的多个销。在一些实例中，滚筒包括用以接合轨道开口的链轮或轮齿。加载的支撑带可包括从支撑带的外边缘垂直或基本上垂直延伸的多个狭槽。多个狭槽具有从加载的支撑带的相对的外边缘延伸的成对的对齐的狭槽。每对狭槽在加载的支撑带的区域内，并且该区域没有基底。每个基底可在连续的两对狭槽之间连接至加载的支撑带或在连续的两对狭槽之间与加载的支撑带连接，例如在包含那对狭槽的区域的外侧。
在另一个实施方式中，提供一种用于在ELO过程期间形成薄膜器件的方法，该方法包括：将细长的支撑带和多个基底连接，其中每个基底包括被布置在牺牲层上的外延膜，牺牲层布置在晶片上；在移动细长的支撑带时，在蚀刻过程期间将基底暴露于蚀刻剂；以及在移动细长的支撑带时，蚀刻牺牲层并将外延膜从晶片剥离。
细长的支撑带通过布置在其上的外延膜与每个基底连接。与细长的支撑带连接的多个基底一般包括从大约4个基底至大约100个基底或更多。细长的支撑带可包括多层。在一些实施方式中，细长的支撑带包括至少一种金属，例如至少一种金属箔。金属箔包括例如铁、镍、钴、钢、不锈钢、其合金、其衍生物或其组合的金属。在其它的实施方式中，细长的支撑带包括至少一种例如塑料材料、聚合物材料、共聚物材料、低聚物材料、其衍生物或其组合的材料。在一些实例中，细长的支撑带可包括聚丙烯酸材料、聚乙烯材料、聚丙烯材料、聚四氟乙烯材料、氟化聚合物材料、其同分异构体、其衍生物和其组合。
在一些实施方式中，细长的支撑带围绕至少两个卷筒、鼓轮或滚筒运动。细长的支撑带的至少一侧包括延伸细长的支撑带的长度的一排轨道开口。在一些实例中，细长的支撑带的每一侧包括延伸细长的支撑带的长度的一排轨道开口。细长的支撑带围绕至少一个滚筒运动，该至少一个滚筒具有从滚筒延伸以接合轨道开口的多个销。滚筒可具有作为销的链轮或轮齿，用以接合轨道开口。细长的支撑带可具有从细长的支撑带的外边缘垂直或基本上垂直延伸的多个狭槽。多个狭槽可具有从细长的支撑带的相对的外边缘延伸的成对的对齐的狭槽。在一些实施方式中，每对狭槽可在细长的支撑带的区域内，并且该区域没有基底。每个基底可在连续的两对狭槽之间与细长的支撑带连接。
在许多实施方式中，在每个基底与细长的支撑带之间布置了粘性层。粘性层可通过将粘接剂施加至每个基底并将每个基底连接至细长的支撑带来形成。粘性层可包括压敏性粘接剂、热熔性粘接剂、UV固化性粘接剂。在一些实例中，粘性层包括丙烯酸粘接剂。
在一些实施方式中，牺牲层包括砷化铝、其合金、其衍生物或其组合。牺牲层可具有在从大约1nm至大约20nm的范围内的厚度。牺牲层在蚀刻过程期间可暴露于湿蚀刻溶液。湿蚀刻溶液包括氢氟酸、表面活化剂和缓冲剂。在一些实例中，牺牲层以大约5毫米/小时或更大的速率被蚀刻。
在晶片上生长或形成的外延膜或材料可具有多层。晶片一般包括砷化镓、砷化镓合金、其掺杂物或其衍生物。外延膜或材料的每层可包括砷化镓、砷化镓铝、磷化镓铟、其合金、其衍生物或其组合。在一个实施方式中，外延膜具有包括砷化镓的层和包括砷化镓铝的另一个层。外延膜可具有砷化镓缓冲层、至少一个砷化镓铝钝化层和砷化镓活性层。在一些实施方式中，砷化镓缓冲层可具有从大约100nm至大约500nm范围内的厚度，砷化镓铝钝化层具有从大约10nm至大约50nm范围内的厚度，以及砷化镓活性层具有从大约500nm至大约2000nm范围内的厚度。在一些具体的实例中，每个外延膜包括具有多层的光生伏打或太阳能电池结构。光生伏打电池结构包括至少两种例如砷化镓、n型掺杂的砷化镓、p型掺杂的砷化镓、砷化镓铝、n型掺杂的砷化镓铝、p型掺杂的砷化镓铝、磷化镓铟、其合金、其衍生物或其组合的材料。
附图的简要描述
为使以上所列举的本发明的特征能够以被详细地理解的方式来描述，以上简要总结的本发明的更具体的描述可通过参照实施方式来进行，一些实施方式在附图中说明。然而，应注意，附图仅说明本发明的典型的实施方式，因此不应认为是限制其范围，因为本发明可允许其它等同有效的实施方式。
图1是根据本文所描述的实施方式的包括在晶片上的ELO薄膜堆叠的基底的示意性等距视图。
图2A是根据本发明的实施方式的被粘接至支撑带的多个基底所形成的组件的侧视图。
图2B是图2A的组件的底部的平面视图。
图2C是根据本发明的实施方式的被附接至支撑带的多个外延膜所形成的组件的侧视图。
图2D是根据本发明的实施方式的缠绕在支撑滚筒上的图2C的组件的侧视图。
图2E是根据本发明的实施方式的包括缠绕在支撑滚筒上的图2C的组件的组件的侧视图。
图3是用于形成基于带的ELO膜和器件的设备的一个实施方式的示意性平面视图。
图4是用于实施ELO过程以从支撑晶片移除ELO膜的设备的一个实施方式的示意性等距视图。
图5是图4的设备的带传动和张紧部分(tape drive and tensioningportion)的放大的顶部的等距视图。
图6是图4的设备的带传动和张紧部分的放大的水平等距视图。
图6A-6C是当带和晶片组件前行穿过图4的设备时带和晶片组件的横截面。
图7是用于与本发明的ELO过程设备的实施方式一起使用的带和晶片罐进入组件(tape and wafer tank entry assembly)的等距视图。
图8是用于与本发明的ELO过程设备的实施方式一起使用的带抽出组件的等距视图。
图9是用于与本发明的ELO过程设备的实施方式一起使用的正面基底分离组件(positive substrate detachment assembly)的等距视图。
图10是用于实施ELO过程以从支撑晶片移除ELO膜的设备的另外的实施方式的示意性的等距视图。
图11是图10的设备的带传动和张紧部分的放大的等距视图。
图11A-11C是当带和晶片组件前行穿过图10的设备时带和晶片组件的横截面。
图12是用于实施ELO过程以从支撑晶片移除ELO膜的设备的另一个实施方式的示意性等距视图。
图13是图12的设备的带传动和集中载荷张紧部分(tape drive and pointload tensioning portion)的放大的等距视图。
图14是图12的设备的晶片支撑和推进器部分的放大的等距视图。
图15是用于实施ELO过程以从支撑晶片移除ELO膜的设备的另一个实施方式的示意性等距视图。
图16是图15的设备的带传动和集中载荷张紧部分的放大的等距视图。
图17是图15的设备的晶片支撑和推进器部分的放大的等距视图。
图18是用于实施ELO过程以从支撑晶片移除ELO膜的设备的分批型实施方式的示意性等距视图。
图19是图18的设备的晶片支撑件与带传动和集中载荷张紧部分的放大的等距视图。
图20是穿过图18的设备的晶片支撑件与带传动和集中载荷张紧部分的横截面。
图21是处于加载位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的放大的等距视图。
图22是穿过处于加载位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的横截面。
图23是处于集中载荷和指状物降低位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的放大的等距视图。
图24是穿过处于集中载荷和指状物降低位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的横截面。
图25是处于集中载荷和指状物进一步降低位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的放大的等距视图。
图26是穿过处于集中载荷和指状物进一步降低位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的横截面。
图27是处于带锁定位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的放大的等距视图。
图28是穿过处于带锁定位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的横截面。
图29是处于降低的带位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的放大的等距视图。
图30是穿过处于降低的带位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的横截面。
图31是处于初始的ELO位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的放大的等距视图。
图32是穿过处于初始的ELO位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的横截面。
图33是处于连续的ELO位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的放大的等距视图。
图34是穿过处于连续的ELO位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的横截面。
图35是处于ELO完成位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的放大的等距视图。
图36是穿过处于ELO完成位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的横截面。
图37是处于集中载荷旋转位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的放大的等距视图。
图38是穿过处于集中载荷旋转位置中的图18的设备的晶片支撑件与带传动和集中载荷张紧部分的横截面。
图39是说明用于形成ELO薄膜和器件的方法的一个实施方式的流程图，该方法可通过图3的设备来实施。
图40是说明分批式ELO方法的一个实施方式的流程图，该方法可通过图18-38的设备来实施。
详细描述
如本文中的一个实施方式所描述的，图1描绘包括外延剥离(ELO)薄膜堆叠150的基底100。ELO薄膜堆叠150布置在晶片102上或上方，并且包括布置在牺牲层104上或上方的外延膜106。基底100是相对很难处理的产物，需要将每个ELO薄膜堆叠150分离地来处理。另外，用于形成ELO薄膜堆叠150的外延层的晶片102通常很昂贵，尤其当晶片102由砷化镓制成时。
晶片102可包括不同的材料或由不同的材料形成，例如III/V族材料，并且可掺杂其它元素。晶片102可以是晶片或基底，并且通常包括砷化镓、砷化镓合金或其它衍生物，并且可以是n型掺杂或p型掺杂的砷化镓。在一个实例中，晶片102包括n型掺杂的砷化镓材料。在另一个实例中，晶片102包括p型掺杂的砷化镓材料。
牺牲层104可包括砷化铝、其合金、其衍生物或其组合。在一个实例中，牺牲层104包括至少砷化铝层。牺牲层104可具有大约20nm或更小的厚度，例如在从大约1nm到大约20nm的范围内，或从大约1nm到大约10nm，或从大约4nm到大约6nm。
外延膜106一般包括多层外延材料。在一些实施方式中，外延膜106的外延材料可包括砷化镓、砷化镓铝、磷化镓铟、其合金、其衍生物或其组合。外延膜106可包括一层，但通常包括多层。在一些实例中，外延膜106包括具有砷化镓的层和具有砷化镓铝的另一个层。在另一个实例中，外延膜106包括砷化镓缓冲层、砷化镓铝钝化层和砷化镓活性层。砷化镓缓冲层可具有从大约100nm到大约500nm的范围内的厚度，例如大约300nm；砷化镓铝钝化层可具有从大约10nm到大约50nm的范围内的厚度，例如大约30nm；以及砷化镓活性层可具有从大约500nm到大约2000nm的范围内的厚度，例如大约1000nm。在一些实例中，外延膜106还包括第二砷化镓铝钝化层。第二砷化镓缓冲层可具有从大约100nm到大约500nm的范围内的厚度，例如大约300nm。在本文的其它实施方式中，外延膜106可具有包含多层的光生伏打电池结构。光生伏打电池结构可包括砷化镓、n型掺杂的砷化镓、p型掺杂的砷化镓、砷化镓铝、n型掺杂的砷化镓铝、p型掺杂的砷化镓铝、磷化镓铟、其合金、其衍生物或其组合。
图2A-2E描绘了根据本发明的实施方式的将外延膜106从晶片102传递至滚筒上的带基底的不同阶段。图2A是组件200的侧视图，图2B是组件200的仰视图，组件200包括附接至支撑带202的多个(显示为6个)图1的基底100。每个基底100具有布置在晶片102上或上方的牺牲层104和布置在牺牲层104上或上方的外延膜106。粘性层204可布置在每个基底100与支撑带202之间。
在一个实施方式中，粘性层204可在与支撑带202粘接或连接之前被施加至基底100或外延膜106。替代地，粘性层204可在与基底100或外延膜106粘接或连接之前被施加至支撑带202。另外，粘性层204可既施加至支撑带202又施加至基底100或外延膜106，并且随后粘接或连接在一起。粘性层204可由压敏性粘接剂(PSA)、热熔性粘接剂、紫外线(UV)固化性粘接剂、丙烯酸粘接剂、橡胶粘接剂、天然粘接剂(例如天然橡胶)、合成粘接剂(例如合成橡胶)、其衍生物或其组合制成。粘性层204的材料至少大体上耐使用于如下面所述的蚀刻过程中的蚀刻剂。
在一些实例中，粘性层204可由光学粘接剂和/或在固化过程期间暴露于UV辐射的UV固化性粘接剂形成或包括光学粘接剂和/或在固化过程期间暴露于UV辐射的UV固化性粘接剂。一般，粘接剂可暴露于UV辐射持续从大约1分钟至大约10分钟的范围内的一段时期，优选地，从大约3分钟至大约7分钟，例如大约5分钟。粘接剂可在从大约25℃至大约75℃的范围内的温度下固化，例如大约50℃。Norland UV固化性光学粘接剂是商业上可获得的典型的光学粘接剂。在一些实例中，粘性层204可包括巯基酯化合物(mercapto ester compound)。在其它的实例中，粘性层204还可包括例如邻苯二甲酸丁辛酯、甲基丙烯酸四氢呋喃甲酯(tetrahydrofurfuryl methacrylate)、丙烯酸单体、其同分异构体、其衍生物或其组合的粘性材料。在一个实例中，粘性层204可包括丙烯酸化合物或其衍生物。
在其它的实例中，粘性层204的粘接剂可以是硅树脂粘接剂或可包括硅酸钠。在这些实例中，粘接剂可被固化持续从大约10小时至大约100小时的范围内的一段时期，优选地，从大约20小时至大约60小时，并且更优选地，从大约30小时至大约50小时，例如大约42小时。粘接剂可在从大约25℃至大约75℃的范围内的温度下固化，例如大约50℃。另外，粘接剂可通过对其施加压力来固化。施加至粘接剂的压力可在从大约1psi(磅每平方英寸)至大约50psi的范围内，优选地，从大约3psi至大约25psi，并且更优选地，从大约5psi至大约15psi。在一个实例中，压力为大约9psi。
在其它的实例中，粘性层204可包括聚合物、共聚物、低聚物、其衍生物或其组合。在一个实施方式中，粘性层204包括共聚物。在一个实例中，共聚物可以是乙烯/乙酸乙烯酯(EVA)共聚物或其衍生物。用作粘性层204的EVA共聚物是从位于加利佛尼亚的Santa Rosa的DynatexInternational商业可获得的WAFER GRIP粘性膜。
在一个实施方式中，支撑带202是细长的薄带材料。在一些实施方式中，支撑带202在结构上相似于照相胶片。例如支撑带202的细长的支撑带，可由粘接剂或粘性层204通过每个外延膜106与每个基底100连接。有多个基底100与支撑带202连接。一般，可有4、8、10、20、50、100或更多个基底附接至支撑带202。在一些实施方式中，支撑带202可具有从大约4个基底至大约100个基底或更多。
支撑带202可具有单个层或可包括相同或不同材料的多层。在一些实施方式中，支撑带202的材料包括金属材料、塑料材料、聚合物材料、共聚物材料和/或低聚物材料。在一些实例中，支撑带202可包括聚丙烯酸材料、聚乙烯材料、聚丙烯材料、聚四氟乙烯材料、氟化聚合物材料、其同分异构体、其衍生物或其组合或由这些材料形成。支撑带202的材料至少大体上耐使用于如下面所述的蚀刻过程中的蚀刻剂。在一些实施方式中，支撑带202包括至少一种金属或包括至少一种金属箔。金属箔可包括至少一种例如铁、镍、钴、钢、不锈钢、其合金、其衍生物或其组合的金属。
支撑带202可具有宽度W1，在不同的实施方式中，W1在大约10mm和大约1,000mm之间，或大约50mm至大约300mm，或大约70mm至大约150mm。支撑带202的总长度(未示出)仅受到支撑带202在上面缠绕的储存滚筒或卷筒的尺寸的限制。在一个实施方式中，支撑带202的长度在大约1m和大约1,000m之间。每个基底100可具有沿支撑带202的纵向方向的长度L1和横向于支撑带202的宽度W2。在一个实施方式中，L1在大约8mm和大约950mm之间，同时W2在大约8mm和大约950mm之间。在一个实施方式中，基底100在带上基本上居中，并且彼此间隔距离D1。在一个实施方式中，D1在大约2mm和大约20mm之间。
支撑带202可任选地包括沿着支撑带202的侧的轨道开口206，用于由如下面所描述的有关本设备的不同实施方式的驱动元件来接合。另外，在一些实施方式中，支撑带202可包括有规律地间隔开的狭槽208，以提供所需要的在横向方向上的较大的柔性度。狭槽208大体上居中于两个邻近基底100之间，并且在一个实施方式中，具有在大约0.5mm和大约2mm之间的宽度W3。在一个实施方式中，狭槽208位于基底100之间，以使大约2个基底和大约5个基底之间处于邻近的狭槽208之间。另外，在一些实施方式中，狭槽208在距离支撑带202的中心大约25％和大约90％之间延伸。例如，对于具有大约20mm的宽度W1的带，并且狭槽208每个延伸大约7mm，则每个狭槽208将延伸距离支撑带202的中心的大约70％，在狭槽208之间保留大约6mm的连接边缘。
在图2C中，组件210的侧视图显示为包括通过粘性层204附接至支撑带202的图2A的多个(所示为6个)外延膜106。可有4、8、10、20、50、100或更多个外延膜106附接至支撑带202。在一些实施方式中，支撑带202可具有在多个外延膜106内的从大约4个外延膜至大约100个外延膜或更多。
在一些实施方式中，在ELO蚀刻过程期间，通过将图2A和图2B的组件200中的牺牲层104暴露于湿蚀刻溶液来形成组件210。在一些实例中，湿蚀刻溶液包括氢氟酸并且可包括表面活化剂和/或缓冲剂。牺牲层104可以以大约0.3mm/小时或更大的速率被蚀刻，优选地，大约1mm/小时或更大，并且更优选地，大约5mm/小时或更大。在替代性的实施方式中，牺牲层104在ELO蚀刻过程期间可受到电化学蚀刻。电化学蚀刻可以是偏置过程(biased process)或电镀过程(galvanic process)。另外，在本文所描述的另一实施方式中，牺牲层104在ELO蚀刻过程期间可受到气相蚀刻。气相蚀刻包括将牺牲层104暴露于氟化氢蒸汽。ELO蚀刻过程可以是光化学蚀刻、热增强型蚀刻、等离子体增强蚀刻、应力增强蚀刻、其衍生物或其组合。
在图2D中，所示为被缠绕在支撑卷筒或支撑滚筒212上的图2C的组件210的侧视图。组件210包括支撑带202，支撑带202具有如以上所述的附接或粘接至支撑带202的多个外延膜106。组件210显示为缠绕滚筒212，同时外延膜106附接至支撑带202的底部，以使外延膜106面向滚筒212的表面。在替代性的实施方式中，外延膜106可在支撑带202的上方，以使外延膜106背对滚筒212的表面。可提供保护膜或片214来保护外延膜106不邻近表面。滚筒212具有最小(无载)半径R1。在一个实施方式中，滚筒212的半径R1在大约10cm和大约100cm之间。滚筒212的半径R1是重要的设计依据，这是由于如果外延膜106遇到过小的曲率半径，则外延膜106可断裂或以其它方式损坏。因此，基于外延膜106的结构限制来选择滚筒212的半径R1。如图2E中所示，一旦滚筒212被加载有适当长度的组件210，大量的外延膜106即可被处理、传输或载入后续的如组件220的处理设备。
在图3中，是设备300的一个实施方式的示意性平面视图，设备300用于实施形成例如图2E中的组件220的基于带的ELO产品的方法。图39是在一个实施方式中通过设备300来实施的方法3900的流程图。在设备300的第一端350，第一部分302包括包含一个或多个空载或无载的支撑带352的一个或多个卷筒或滚筒354。在图3中所示的实施方式中，有6个平行的支撑带352。然而，应理解，在设备300的物理限制内，可以有任何数量的加载在一个或多个滚筒354上的支撑带352。在方法3900的块3902中，无载的支撑带352从滚筒解除缠绕，并且无载的支撑带352从滚筒354送入拼接/冲压部分304。在方法3900的块3904中，在拼接/冲压部分304中，无载的支撑带352被切割、冲压或通过切割与冲压的组合而在带中形成如用于操纵和其它目的所需要的开口。在一个实施方式中，例如，在拼接/冲压部分304中形成于支撑带352中的开口包括轨道开口206和狭槽208，如图2B中所示。在其它的实施方式中，可不需要开口，并且拼接/冲压部分304可从设备300省略。
在方法3900的块3906中，在块3904(如果存在)之后，基底或晶片被层压在无载的支撑带上。如图3中所示，在拼接/冲压部分304(当存在时)之后，无载的支撑带352进入层压部分306。层压部分306容纳来自基底输入部分308的基底356。在一个实施方式中，机器人310可用于将基底356载入层压部分306。在一个实施方式中，基底356可在结构上相似于图1的基底100。在层压部分306中，基底被附接、粘接或以其它的方式粘合至支撑带352，如所示的通过被粘合至加载的支撑带368的基底358。在一个实施方式中，加载的支撑带368在结构上相似于如图2A和图2B中所示的组件200。
加载的支撑带368在离开层压部分306之后进入堆积部分312。如通过方法3900的块3908所说明的，在堆积部分312中，加载的支撑带368在进入ELO蚀刻部分314内的蚀刻浴储器或罐之前被堆积。
在堆积部分312之后，加载的支撑带368进入ELO蚀刻部分314内的蚀刻浴储器或罐。在方法3900的块3910中，在ELO蚀刻部分314中，牺牲层(例如图1和图2A中的牺牲层104)被蚀刻，从而将牺牲层和晶片(例如图1和图2A中的晶片102)从加载的支撑带368移除。在方法3900的块3912中，所得到的ELO膜加载的支撑带364前行至带后蚀刻处理部分，同时无载的基底360前行至晶片后蚀刻处理部分。无载的基底360进入输送器加载部分316，在该处例如通过机器人(未示出)将无载的基底360放置在输送器上。在一个实施方式中，晶片后蚀刻处理部分包括第一晶片漂洗部分318、晶片清洗部分320、第二晶片漂洗部分322和晶片干燥部分324。晶片后蚀刻处理部分被设计成，通过将污染物从晶片移除来制备在该过程中再次使用的晶片。机器人326将基底从晶片干燥部分324卸载至晶片输出部分328。在晶片输出部分328中，晶片362准备在其上再次沉积牺牲层和外延材料层。输送器(未示出)可使晶片362再次引导至沉积室或沉积过程。一旦牺牲层和外延膜在基底上沉积，基底即可作为基底356进一步地被输送至基底输入部分308，以在过程中再次使用。以这种方式，相对昂贵的晶片可多次使用，以长成所需要的外延薄膜或器件。
将牺牲层和晶片从加载的支撑带368移除之后，所得到的ELO膜加载的支撑带364前行至带后蚀刻处理部分。在一个实施方式中，带后蚀刻处理部分包括第一带漂洗部分330、带清洗部分332、第二带漂洗部分334和带干燥部分336。在一个实施方式中，ELO膜加载的支撑带相似于图2C中所示的组件210。带后蚀刻处理部分被设计成清洗和干燥ELO膜加载的支撑带364，以将污染物从带及其上所加载的外延材料移除。
一旦ELO膜加载的支撑带364被清洗干净，它们即前行至位于设备300的第二端370的带缠绕部分338。在带缠绕部分338中，ELO膜加载的支撑带364在一个或多个卷筒或滚筒366上缠绕，例如在图2D中和在方法3900的块3914中所示。一旦滚筒366被完全地加载，加载的滚筒即从带缠绕部分338移除，并且被空的滚筒替代。在一个实施方式中，加载的滚筒相似于图2E中所示的组件220。
在图4-6中，所示为用于实施ELO蚀刻过程以从支撑晶片移除ELO膜堆叠的设备400的纵向齿轮传动楔形物(geared wedge)的实施方式。设备400包括带和晶片加载部分402、蚀刻浴404、晶片无载部分406和带无载部分408。图5显示为设备400的蚀刻浴404的一部分与带传动和张紧部分的顶部视图。支撑带202包括沿着其侧的相似于图2B中所示的开口的多个开口或轨道开口206。设备400包括多个传动和张紧装置502，多个传动和张紧装置502在轨道开口206中与带接合。传动和张紧装置502使带传动穿过蚀刻浴404，同时还通过与轨道开口206的外侧部分504接合来维持支撑带202的侧的横向位置。传动和张紧装置502通过传动轴508连接至从动链轮506。从动链轮506可通过传动链或带(未示出)继而被附接至驱动链轮和发电机(未示出)。在一个实施方式中，使它们传动的从动链轮506和元件位于蚀刻浴404的上方。还可提供带引导件510来引导支撑带202穿过蚀刻浴404。参考图4-6，静止的楔形物显示为由两个斜轨512形成。静止的楔形物逐渐地施加压力，以将晶片102从支撑带202移除，同时使ELO堆叠保留在支撑带202上。若干个可调节的支撑件514将斜轨512可调节地连接至顶部组件(未示出)。可调节的支撑件514可以是带螺纹的或以其它方式可调节的，从而在蚀刻浴404的不同阶段提供斜轨512的水平的调节。
如图4中所描绘的，斜轨512在其邻近带和晶片加载部分402的第一端间隔开，并且在其邻近带无载部分408的第二端朝着彼此会聚。斜轨512还从其第一端向其第二端进一步地向下伸入蚀刻浴404，并由此在其穿过蚀刻浴404移动时逐渐地接合支撑带202的顶部。晶片102通过基底支撑件(未示出)从下面支撑，基底支撑件使用施加力的弹簧或浮力在设备400的带无载部分408的附近来支撑晶片102。
图6A-6C是说明当支撑带202和晶片102前行穿过蚀刻浴404(见图4)时斜轨512、支撑带202和晶片102之间关系的示意图。在图6A中，支撑带202和晶片102处于蚀刻浴404的初始位置。斜轨512大体上在支撑带202和晶片102的初始水平位，且组件因此相对地是平面的，且极小的压力或没有任何压力被施加至支撑带202和晶片102。传动和张紧装置502维持支撑带202的端部的位置。在图6B所示的位置中，(蚀刻浴404进行到大约一半)，斜轨512进一步伸入蚀刻浴404，并且带和晶片102的中央相对于支撑带202的端部被向下推。缝隙600因而在支撑带202和晶片102(和其上的ELO堆叠)之间形成。在图6C中所示的位置中，(在带无载部分408附近的位置)，斜轨512更进一步地伸入蚀刻浴404，并且带和晶片102的中央相对于支撑带202的端部被进一步向下推。相比于缝隙600，缝隙600’的尺寸增大，并且晶片102从支撑带202逐渐地移除。在图6C中所示的图例稍后的进程中的位置处，支撑带202和晶片102之间的粘附力最小，并且晶片102从支撑带202移除并穿过晶片无载部分406而离开。
图7是用于在本发明的ELO过程设备的不同实施方式的带和晶片加载部分402(见图4)中使用的带和晶片罐进入组件700的一个实施方式的等距视图。带和晶片罐进入组件700包括带和晶片引导块702。虽然在该实施方式中，带和晶片引导块702具有4个带接合侧704，但也可使用其它数量的侧。每个带接合侧704包括用于接合支撑带202中的轨道开口206的多个销706。带和晶片引导块702绕着轴(未示出)旋转，该轴穿过位于中央的孔708延伸。轴支撑板710设置在带和晶片引导块702的相对的侧上，用于支撑和引导轴。狭槽712设置在每个轴支撑板710中，并且在带和晶片引导块702旋转时允许轴摆动。带和晶片引导块702在侧的每个角上包括引导销714，孔708穿过其延伸。引导销714接合轴支撑板710的侧716，以使晶片引导块702的每个角在水平地移动之前基本上垂直向下地进入蚀刻浴。这些元件的组合的相互作用为晶片引导块702的侧704上的每个晶片102提供平面支撑，从而减小支撑带202在进入蚀刻浴404之前被扯开或以其它方式从晶片102移除的可能性。通过以这种方式来支撑晶片102，当带和晶片组件进入蚀刻浴404时，ELO堆叠被破坏的机会减小。
在图8中，带抽出组件800的实施方式显示为用于在本发明的不同的ELO过程设备的带无载部分408中使用。支撑带202包括如先前所描述的在蚀刻浴404中从晶片102所移除的ELO膜。带抽出组件800包括绕着支撑轴804旋转的带接合鼓轮或滚筒802。滚筒802包括接合支撑带202中的轨道开口206的多个销806。在一些实施方式中，销806可以通过将轮齿或链轮附接至滚筒802来形成。替代地，包含的滚筒802可作为单个装置来形成或制造。如以上关于图2D的R1所描述的，滚筒802的半径R2具有足够的尺寸来避免破坏支撑带202上的ELO膜或堆叠。在一个实施方式中，其上具有ELO膜或堆叠的支撑带202在从滚筒802解除接合之后，前行至如以上所描述的设备300的带后蚀刻处理部分。
在某些情况中，由于不同的处理变量，晶片102在蚀刻浴中可能不完全地从支撑带202移除。图9描绘了正面基底分离组件900，其可与本发明的ELO过程设备的不同的实施方式一起使用。正面基底分离组件900包括晶片接合棒902，一旦支撑带202到达滚筒802，晶片接合棒902即接触保持在支撑带202上的任何晶片102的前缘904。当支撑带202通过销806绕着滚筒802被驱动时，晶片接合棒902将晶片102从支撑带202剥离。虽然该动作可能破坏例如与晶片102有关的外延膜106的ELO堆叠，但正面基底分离组件900免除了技师的手动干预，因此减少了停工时间且提高了产品的产量。
在图10-11中，所示为用于实施ELO过程以从支撑晶片移除ELO膜或堆叠的设备1000的纵向链楔形物实施方式。以相同的参考标记来标示在构造上相似于设备400中的部件的设备1000的部件。相似于设备400，设备1000包括带和晶片加载部分402、蚀刻浴404、晶片无载部分406和带无载部分408。图11显示为设备1000的一部分的放大视图，其说明设备1000的带传动和张紧部分1100。支撑带202包括沿着其侧的相似于图2B中所示的开口的多个开口或轨道开口206。带传动和张紧部分1100包括安装在传动带或传动链1006上的多个传动块1002。传动链1006由在蚀刻浴404的每一侧上的多个驱动链轮1008来驱动和引导。在蚀刻浴404的每一侧上的至少一个驱动链轮1008通过传动轴附接至电动机(未示出)，从而使驱动链轮和传动链1006旋转。在一些实施方式中，以这种方式通过相关联的电动机、传动轴和/或其它驱动结构可使两个或更多的驱动链轮1008驱动。传动块1002还包括在轨道开口206中接合支撑带202的销1102。每个传动块1002还包括可旋转地安装在轴1106上的张紧滚筒1104。张紧滚筒1104接合轨道1004(图10)，从而当蚀刻浴404的相对的侧上的传动块1002被驱动穿过那时，使传动块1002维持间隔开的关系。当传动块1002驱动支撑带202穿过蚀刻浴404时，支撑带202的侧的横向位置通过销1102接合轨道开口206的外侧部分504来维持。
如同设备400，设备1000包括由两个斜轨512形成的静止的楔形物。静止的楔形物逐渐地施加压力，以将晶片102从支撑带202移除，同时使ELO堆叠保留在支撑带202上。若干个可调节的支撑件(未示出)将斜轨512可调节地连接至顶部组件(未示出)。可调节的支撑件可包括调节机构，以在蚀刻浴404的不同阶段提供斜轨512的水平的调节。
如图10中所描绘的，斜轨512在其邻近带和晶片加载部分402的第一端间隔开，并且在其邻近带无载部分408的第二端朝着彼此会聚。斜轨512还从其第一端向其第二端进一步地向下伸入蚀刻浴404，并由此在其穿过蚀刻浴404移动时逐渐地接合支撑带202的顶部。通过基底支撑件(未示出)从下面支撑晶片102，基底支撑件使用施加力的弹簧或浮力在设备1000的带无载部分408的附近来支撑晶片102。
图11A-11C是说明当支撑带202和晶片102前行穿过蚀刻浴404时斜轨512、支撑带202和晶片102之间关系的示意图。在图11A中，支撑带202和晶片102处于蚀刻浴404的初始位置。斜轨512大体上在支撑带202和晶片102的初始水平位，且组件因此相对地是平面的，且极小的压力或没有任何压力被施加至支撑带202和晶片102。在支撑带202穿过蚀刻浴404前进时，销1102维持支撑带202的端部的位置。通过使张紧滚筒1104与轨道1004接合而使销1102和传动块1002维持间隔开的关系。在一个实施方式中，槽道1108(图11)围绕销1102的底部，以确保销1102不会从轨道开口206解除接合。在图11B所示的位置中，(蚀刻浴404进行到大约一半)，斜轨512进一步伸入蚀刻浴404，并且带和晶片102的中央相对于支撑带202的端部被向下推。缝隙600因而在带202和晶片102之间形成。在图11C中所示的位置中，(在带无载部分408附近的位置)，斜轨512更进一步地伸入蚀刻浴404，并且带和晶片102的中央相对于支撑带202的端部被进一步向下推。相比于缝隙600，缝隙600’的尺寸增大，并且晶片102从支撑带202逐渐地移除。在图11C中所示的图例稍后的进程中的位置处，支撑带202和晶片102之间的粘附力最小，并且晶片102从支撑带202移除并穿过晶片无载部分406而离开。
图12-14说明用于实施ELO过程以从支撑晶片移除ELO膜或堆叠的设备1200的另一实施方式。应注意，为了简洁的目的，已将一些元件的部分从图12-14省略。设备1200包括蚀刻浴404和上部链传动件1202，上部链传动件1202具有安装在每个“框”中的多个纵向集中载荷1206，该“框”由上部链传动件1202和一系列的横向支撑构件1208形成。纵向集中载荷1206在每一端1302处可旋转地连接至横向支撑构件1208，以允许纵向集中载荷1206向下旋转并且将压力施加至晶片。纵向集中载荷1206绕着沿设备1200的纵向方向延伸的轴线旋转。纵向集中载荷1206通过其重量能够恒定地施加压力，或在另一个实施方式中，能够使用接合纵向集中载荷1206的凸轮(未示出)来定位地控制压力。每个“框”被制定尺寸来围绕单个晶片，以使每个纵向集中载荷1206将压力施加至在下面定位的晶片。
设备1200还包括具有多个基底支撑件和/或推进器1402的下部链传动件1204。下部链传动件1204还包括在下部链传动件1204中形成“框”的一系列的横向支撑构件1404。每个“框”包括从晶片102下方支撑晶片102的推进器1402。推进器1402可通过弹簧力或通过蚀刻浴404内的浮力来施加压力。上部链传动件1202还包括多个销1304，该多个销1304穿过支撑带202中的轨道开口206延伸并且伸入下部链传动件1204中的凹槽(未示出)中，由此将支撑带202锁定在链传动件之间。在纵向集中载荷1206将压力施加至支撑带202的中央和位于支撑带202下面的晶片102时维持支撑带202的侧的销1304的组合作用，如以上关于分别在图6A-6C和图11A-11C中的设备400和设备1000所描述的，在支撑带202和晶片102之间产生缝隙和离隙。在一个实施方式中，上部链传动件1202包括多个销1306，该多个销1306扣入下部链传动件1204中的容座1308中，从而将链传动件锁定在一起并且将支撑带202牢固地支撑在其间。
图15-17说明用于实施ELO过程以从支撑晶片移除ELO膜或堆叠的设备1500的另一实施方式。设备1500在操作上相似于设备1200，并且用相同的参考标记来标示相似的元件。设备1500中的显著区别是横向集中载荷1502的使用。横向集中载荷1502的端部1604可旋转地安装至上部链传动件1202，以使横向集中载荷1502绕着横向于设备1500的纵向方向的轴线旋转。上部链传动件1202的横向支撑构件1602包括多个销1606，该多个销1606接合支撑带202并且伸入下部链传动件1204的横向支撑构件1610中的凹槽1608中。销1606使支撑带202的每部分的纵向位置维持在每个“框”内，该每个“框”由上部链传动件1202、下部链传动件1204、和横向支撑构件1602和1610形成。
图17描绘了通过横向集中载荷1502在支撑带202的每部分的中央上作用的力而被逐渐地向下弯曲的支撑带202的每部分。在部分1702处，支撑带202开始弯曲，在该部分的每端形成缝隙1710。在部分1704处，缝隙1710增大，以使在部分1704中的支撑带202的较大部分从晶片102移除。在部分1706中缝隙1710进一步增大，并且在部分1708中晶片102已从支撑带202释放。为了简洁的目的，在这些部分中未示出横向集中载荷1502。图17还进一步说明推进器1402的细节，在一些实施方式中，推进器1402是设备1500和设备1200两者共有的。使用穿过横向支撑构件1610中的孔1712而延伸的轴(未示出)，推进器1402可旋转地安装至横向支撑构件1610。推进器1402的中央升起部分1714支撑位于其上方的晶片102的中央部分。通过弹簧(未示出)或通过蚀刻浴404中的推进器1402的浮力可提供由推进器1402施加的力，以使得当晶片102从支撑带202被逐渐释放时，推进器1402与晶片102一起运动。
图18-20说明用于实施ELO过程以从支撑晶片移除ELO膜或堆叠的设备1800的分批型实施方式。设备1800包括带和晶片加载部分1802、蚀刻浴1804、晶片无载部分1806和带无载部分1808。在设备1800中，晶片102被分批地从支撑带202移除。例如，在图18中所说明的实施方式中，在每一批中从带移除3个晶片。根据具体的配置，其它的实施方式每批可移除多于3个或少于3个晶片。设备1800包括3个集中载荷1810，该3个集中载荷1810提供向下的力，以在支撑带202和晶片102之间形成缝隙，并且进一步将晶片102从支撑带202移除。集中载荷1810通过指状托架1812来支撑，指状托架1812被降低和升起以分别地使集中载荷1810接合支撑带202或使集中载荷1810从支撑带202解除接合。指状托架1812还支撑多个指状物1902，该多个指状物1902接合支撑带202中的轨道开口206，以维持支撑带202的侧处于间隔开的关系。两个轨道1814(一个显示在图18的剖视图中)包括用于接合指状物1902的凹槽1816，以使支撑带202的侧正面地锁入位置中。如图20的横截面中所示的，当指状托架1812降低时，与支撑带202中的轨道开口206对齐的那些指状物(在图20中标记为1902’)延伸穿过支撑带202并且接合凹槽1816。由于那些指状物是柔性的，因此没有与支撑带202中的轨道开口206对齐的那些指状物(在图20中标记为1902)不延伸穿过带，而是在支撑带202的上方保持处于挠曲的位置中。
晶片支撑和操纵组件1904在带和晶片组件的下方。晶片支撑和操纵组件1904包括2个基底传动带1906和底部推进器2002。基底传动带1906在带和晶片组件被送入蚀刻浴404时支撑晶片102，并且一旦晶片102从支撑带202移除即将晶片102传输至晶片无载部分1806。底部推进器2002包括两个轨道2004，该两个轨道2004在加载带和晶片组件之后并在晶片102从支撑带202释放之前的ELO过程期间支撑晶片102。
如通过本文中的一些实施方式所描述的，图21至图38说明在ELO分批过程的不同阶段期间设备1800的运动部分之间的关系。图40是说明用于可由设备1800来实施的分批ELO过程的方法4000的一个实施方式的流程图。在图21和图22中，设备1800显示为处于加载位置中，在方法4000的块4002中，在该位置中带和晶片组件被载入蚀刻浴1804中。当滚筒802旋转时，滚筒802中的销806接合支撑带202中的轨道开口206，并且将带和晶片组件载入蚀刻浴1804中。基底传动带1906处于升起的位置，以使其能从下面支撑晶片102，从而使晶片102不会过早地从支撑带202释放，其将引起对ELO堆叠的破坏。基底传动带1906被安装在带托架2104的滑轮2102上。在一个实施方式中，滑轮可由与滚筒802的驱动系统同步的驱动电动机和相关联的机构(未示出)来驱动。在晶片支撑和操纵组件1904的升起的位置中，杆2106接合蚀刻浴1804的侧壁2110中的狭槽2108的顶部。杆2106操纵带托架2104内的机构(未示出)来降低底部推进器2002的轨道2004(图20)，以使它们在被载入蚀刻浴1804中时其不接合晶片。指状托架1812处于升起的位置中，以使集中载荷1810和指状物1902从支撑带202解除接合。
在一些实施方式中，如图23至图28中所示，在带和晶片组件载入蚀刻浴1804中之后，在方法4000期间的块4004中，集中载荷和指状托架1812被降低。图23和图24显示出指状托架1812降低至第一中间位置，其中集中载荷1810初始地接触支撑带202。指状物1902保持在支撑带202的上方。在图25和图26中，指状托架1812进一步降低至另外的中间位置，其中集中载荷1810由于其被带和晶片组件支撑而没有进一步降低。指状物1902仍保持在支撑带202的上方。图27和图28显示出指状托架1812被完全地降低，以使与支撑带202中的轨道开口206对齐的指状物1902’与凹槽1816接合，从而使支撑带202的侧锁定成间隔开的关系。在图23至图28中所示的位置中，晶片支撑和操纵组件1904保持处于其升起的位置中，以支撑带和晶片组件，从而使晶片102如以上所描述的不会过早地从支撑带202释放。
一旦指状托架1812完全地降低，方法4000前进至块4006，如图29和图30中所示，其中晶片支撑和操纵组件1904被降低。在晶片支撑和操纵组件1904的降低的位置中，杆2106不接合蚀刻浴1804的侧壁2110中的狭槽2108的顶部。底部推进器2002的轨道2004被升起至晶片支撑和操纵组件1904的顶部的上方，但仍位于晶片102的下面，以使晶片102一旦在其从支撑带202释放时即免受向下移动。一旦晶片支撑和操纵组件1904被降低，该方法前进至块4008并且启动ELO过程。在一些实施方式中，ELO过程可通过作用在带和基底组件上的集中载荷1810的重量来启动，以使支撑带202弯曲并向下驱动晶片102，从而使缝隙3202在晶片102的边缘处形成。在其它实施方式中，凸轮或其它元件(未示出)可将力施加至集中载荷1810的顶表面3204，以使集中载荷1810向下运动。
图33和图34说明ELO过程继续进行，且集中载荷1810进一步降低以使晶片102被进一步向下推，并且缝隙3202由于晶片102的更多部分从支撑带202被移除而在尺寸上增大。在图35和图36中，集中载荷1810显示为处于完全降低的位置中，使得晶片102由底部推进器2002的轨道2004来支撑。支撑带202和晶片102之间的缝隙3202在尺寸上进一步增大，致使每个晶片102的更多部分从支撑带202被移除。
一旦集中载荷1810处于其完全降低的位置中，方法4000即前进至块4010，其中集中载荷1810被旋转。图37和图38显示出集中载荷1810处于旋转的位置中。通过使集中载荷1810旋转，施加至带和晶片组件的压力集中被向后和向前(在图37中左到右)移动，从而进一步将支撑带202和ELO堆叠从晶片102移除。集中载荷1810可通过凸轮组件或其它机构(未示出)来旋转。在使集中载荷1810旋转后，如方法4000的块4012中所表明的，ELO过程完成并且晶片102从支撑带202移除。方法4000然后前进至块4014，并且如通过图22中所说明的其位置所示，集中载荷和指状托架1812被升起。在升起集中载荷和指状托架1812之后，方法4000然后前进至块4016，其中还如在图22中所示，晶片支撑和操纵组件1904部分地升起。在图22中，应注意，在该过程中的这个位置，带和ELO堆叠的中央部分2202从晶片102释放，并且带和ELO堆叠在晶片102的上方且不接触晶片102而形成直线。通过升起晶片支撑和操纵组件1904，基底传动带1906与晶片102接触，并且底部推进器2002的轨道2004如以上描述的被撤回。方法4000然后前进至块4018，且晶片102通过驱动基底传动带1906的滑轮传输出蚀刻浴1804并传输至晶片无载部分1806(图18)。在晶片无载部分1806中，一系列的带1818和滑轮1820将移除的晶片(例如由1822所示)从设备1800输出并且传输至如图3的设备300中所示的那些过程的后续过程。
将移除的晶片102从设备1800输出之后，方法4000前进至块4020，晶片支撑和操纵组件1904被升起至如图24中所示的其最上部的位置。方法4000然后在块4002处重新开始，并且带和晶片组件的下一批(长度)被载入蚀刻浴1804中。
在几个替代性的实施方式中，多个基底100可布置在单个的支撑基底上。替代地，多个ELO薄膜堆叠150可布置在包括多个砷化镓晶片或表面的支撑基底上。每个ELO薄膜堆叠150布置在支撑基底上的每个砷化镓晶片或表面上或上方。因此，支撑基底可包括至少2个基底100或ELO薄膜堆叠150，但通常包括3、4、5、6、9、12、16、20、24、50、100或更多个基底100或ELO薄膜堆叠150。
每个ELO薄膜堆叠150包括布置在牺牲层104上或上方的外延膜106。支撑带202例如通过外延膜106可布置在每个基底100上或上方。在一些实施方式中，每个ELO薄膜堆叠150可在单独的晶片100上生长，然后与支撑基底连接。在其它实施方式中，每个ELO薄膜堆叠150可在已经与支撑基底连接的单独的砷化镓晶片或表面上生长。
在一些实例中，支撑基底可包括例如砷化镓晶片或砷化镓表面的至少2个外延基底或表面，但通常包括3、4、5、6、9、12、16、20、24、50、100或更多个外延基底或表面。在一些实施方式中，支撑基底可包括钶、钶合金、碳化钛、硅酸镁、块滑石、碳化钨、碳化钨金属陶瓷、铱、铝土、氧化铝陶瓷、锆、锆合金、氧化锆、碳化锆、锇、钽、铪、钼、钼合金、其氧化物、其硅酸盐、其合金、其衍生物或其组合，或支撑基底可由钶、钶合金、碳化钛、硅酸镁、块滑石、碳化钨、碳化钨金属陶瓷、铱、铝土、氧化铝陶瓷、锆、锆合金、氧化锆、碳化锆、锇、钽、铪、钼、钼合金、其氧化物、其硅酸盐、其合金、其衍生物或其组合制成。在一些实例中，支撑基底没有孔隙或基本上没有孔隙。在其它的实例中，支撑基底可耐氟化氢和氢氟酸。
粘接剂可用于在支撑基底和晶片100或砷化镓晶片或表面之间形成粘性层。在一个实例中，包括被布置在其上的单独的ELO薄膜堆叠150的每个晶片100可通过粘接剂与支撑基底连接，以在其间形成粘性层。在另一个实例中，每个单独的砷化镓晶片或砷化镓表面可通过粘接剂与支撑基底连接，以在其间形成粘性层。粘接剂可以是如以上所述的被用于形成粘性层204的相同的粘接剂。替代地，粘接剂可不同于被用于形成粘性层204的粘接剂。在一些实例中，粘性层包括光学粘接剂或紫外线固化性粘接剂。在其它的实例中，粘性层可包括巯基酯化合物，并且还可包括邻苯二甲酸丁辛酯、甲基丙烯酸四氢呋喃甲酯、丙烯酸单体、其衍生物或其组合。在其它的实例中，粘性层包括硅树脂或硅酸钠。
在另一替代性的实施方式中，基底100包括布置在晶片102上的牺牲层104、布置在牺牲层104上方的外延膜106，且支撑柄(support handle)是布置在外延膜106上方的支撑带202。在一些实施方式中，支撑带202包括多层，该多层包括布置在外延膜106上方的硬支撑层、布置在硬支撑层上方的软支撑层和布置在软支撑层上方的柄板层(handle plate layer)。在其它的实施方式中，支撑带202是柄板层，并且布置在软支撑层上方，软支撑层布置在硬支撑层上方，硬支撑层布置在外延膜106上方。支撑带202布置在外延膜106上并且维持外延膜106的压缩。
在一些实施方式中，硬支撑层可包括聚合物、共聚物、低聚物、其衍生物或其组合。在一个实施方式中，硬支撑层包括共聚物。在一个实例中，共聚物可以是乙烯/乙酸乙烯酯(EVA)共聚物或其衍生物。用作硬支撑层的EVA共聚物是从位于加利佛尼亚的Santa Rosa的Dynatex International商业可获得的WAFER GRIP粘性膜。
在其它的实例中，硬支撑层可包括热熔性粘接剂、有机涂层、无机材料或其组合。在一些实例中，无机材料包括例如金属层或金属箔的单个无机层或多个无机层。在另一实例中，硬支撑层可包括例如黑蜡的蜡或其衍生物。
在另一实施方式中，软支撑层可包括例如橡胶、泡沫或其衍生物的弹性体。替代地，软支撑层可包括例如氯丁橡胶、胶乳或其衍生物的材料。软支撑层可包括单体。例如，软支撑层可包括乙烯丙烯二烃(ethylenepropylene diene)单体或其衍生物。
在另一实施方式中，软支撑层可包括容纳在膜内的液体或流体。替代地，软支撑层可包括容纳在膜内的气体。膜可包括例如橡胶、泡沫、氯丁橡胶、胶乳或其衍生物的材料。在一个实例中，膜包括天然橡胶、合成橡胶或胶乳。
在另一实施方式中，柄板可包括例如塑料、聚合物、低聚物、其衍生物或其组合的材料。在一个实例中，柄板可包括聚酯或其衍生物。柄板可具有在从大约50.8μm到大约127.0μm范围内的厚度，例如大约23.4μm。
在一个实施方式中，方法还包括将外延膜106从晶片102移除和通过粘性层204将例如支撑带202的支撑基底附接至外延膜106的暴露的表面。支撑带202可通过粘接剂粘合至外延膜106的暴露的表面。在一个实例中，粘性层204包括光学粘接剂，和/或可以是例如像Norland UV固化性光学粘接剂这样的商业上可获得的UV固化性的。在一些实例中，粘接剂可包括巯基酯化合物。在其它的实例中，粘接剂还可包括例如邻苯二甲酸丁辛酯、甲基丙烯酸四氢呋喃甲酯、丙烯酸单体、其衍生物或其组合的材料。
在另一替代性的实施方式中，基底100包括支撑基底——例如布置在外延膜106的第一表面上方的支撑带202，并且支撑带202布置在外延膜106的另一表面上方。粘性层204可布置在外延膜106和支撑带202之间。支撑带202包括布置在外延膜106上方的硬支撑层、布置在硬支撑层上方的软支撑层和布置在软支撑层上方的柄板。
在一个实例中，粘接剂可通过使粘接剂暴露于UV辐射来固化。一般，粘接剂可暴露于UV辐射持续从大约1分钟至大约10分钟的范围内的一段时期，优选地，从大约3分钟至大约7分钟，例如大约5分钟。粘接剂可在从大约25℃至大约75℃的范围内的温度下固化，例如大约50℃。
在其它的实例中，粘接剂可以是硅树脂粘接剂或可包括硅酸钠。在这些实例中，粘接剂可被固化持续从大约10小时至大约100小时的范围内的一段时期，优选地，从大约20小时至大约60小时，并且更优选地，从大约30小时至大约50小时，例如大约42小时。粘接剂可在从大约25℃至大约75℃的范围内的温度下固化，例如大约50℃。另外，粘接剂可在从大约1psi(磅每平方英寸)至大约50psi的范围内的压力下固化，优选地，从大约3psi至大约25psi，并且更优选地，从大约5psi至大约15psi。在一个实例中，压力可以为大约9psi。
在其它的实施方式中，牺牲层104可被暴露于蚀刻过程，以从晶片102移除外延膜106。在一些实施方式中，牺牲层104可在蚀刻过程期间被暴露于湿蚀刻溶液。
在一些实施方式中，牺牲层104可在蚀刻过程期间被暴露于湿蚀刻溶液。湿蚀刻溶液包括氢氟酸并且可包括表面活化剂和/或缓冲剂。在一些实例中，牺牲层104可以以大约0.3mm/小时或更大的速率被蚀刻，优选地，大约1mm/小时或更大，并且更优选地，大约5mm/小时或更大。在替代性的实施方式中，牺牲层104在蚀刻过程期间可暴露于电化学蚀刻。电化学蚀刻可以是偏置过程或电镀过程。另外，在本文所描述的另一实施方式中，牺牲层104在蚀刻过程期间可暴露于气相蚀刻。气相蚀刻包括将牺牲层104暴露于氟化氢蒸汽。蚀刻过程可以是光化学蚀刻、热增强型蚀刻、等离子体增强蚀刻、应力增强蚀刻、其衍生物或其组合。
在本文的实施方式中，包含在外延膜106内的外延材料可包括砷化镓、砷化镓铝、磷化镓铟、其合金、其衍生物或其组合。外延膜106可具有矩形的几何图形、方形的几何图形或其它的几何图形。外延膜106可包括一层，但通常包括多层。在一些实例中，外延膜106包括具有砷化镓的层和具有砷化镓铝的另一个层。在另一实例中，外延膜106包括砷化镓缓冲层、砷化镓铝钝化层和砷化镓活性层。砷化镓缓冲层可具有从大约100nm至大约500nm范围内的厚度，例如大约300nm；砷化镓铝钝化层具有从大约10nm至大约50nm范围内的厚度，例如大约30nm；以及砷化镓活性层具有从大约500nm至大约2000nm范围内的厚度，例如大约1000nm。在一些实例中，外延膜106还包括第二砷化镓铝钝化层。
在本文的其它实施方式中，外延膜106可包含具有多层的光生伏打电池结构。该电池结构可包括砷化镓、n型掺杂的砷化镓、p型掺杂的砷化镓、砷化镓铝、n型掺杂的砷化镓铝、p型掺杂的砷化镓铝、磷化镓铟、其合金、其衍生物或其组合。在许多实例中，砷化镓是n型掺杂或p型掺杂的。
在另一实施方式中，牺牲层104可包括砷化铝、其合金、其衍生物或其组合。在一个实例中，牺牲层104包括砷化铝层并且具有大约20nm或更小的厚度，优选地在从大约1nm到大约10nm的范围内，并且更优选地从大约4nm到大约6nm。
虽然上述内容是针对本发明的实施方式，但可设计本发明的其它和进一步的实施方式而不偏离本发明的基本范围，并且本发明的范围由所附的权利要求来确定。

Claims (52)

1.一种用于在外延剥离过程期间形成薄膜器件的方法，包括：
将细长的支撑带和多个基底连接，其中每个基底包括被布置在牺牲层上方的外延膜，所述牺牲层布置在晶片上方；
在移动所述细长的支撑带时，在蚀刻过程期间将所述基底暴露于蚀刻剂；以及
在移动所述细长的支撑带时，蚀刻所述牺牲层并将所述外延膜从所述晶片剥离。
2.如权利要求1所述的方法，其中，所述细长的支撑带与每个外延膜连接。
3.如权利要求1所述的方法，其中，与所述细长的支撑带连接的多个基底包括从大约4个基底至大约100个基底。
4.如权利要求1所述的方法，其中，所述细长的支撑带包括至少一种金属。
5.如权利要求4所述的方法，其中，所述细长的支撑带包括至少一种金属箔。
6.如权利要求5所述的方法，其中，所述金属箔包括至少一种选自由铁、镍、钴、钢、不锈钢、其合金、其衍生物和其组合组成的组的金属。
7.如权利要求1所述的方法，其中，所述细长的支撑带包括至少一种选自由聚合物材料、共聚物材料、低聚物材料、其衍生物和其组合组成的组的材料。
8.如权利要求7所述的方法，其中，所述细长的支撑带包括至少一种选自由聚丙烯酸材料、聚乙烯材料、聚丙烯材料、聚四氟乙烯材料、氟化聚合物材料、其同分异构体、其衍生物和其组合组成的组的材料。
9.如权利要求1所述的方法，其中，所述细长的支撑带包括多层。
10.如权利要求1所述的方法，其中，所述细长的支撑带围绕至少两个卷筒、鼓轮或滚筒运动。
11.如权利要求1所述的方法，其中，所述细长的支撑带的至少一侧包括延伸所述细长的支撑带的长度的一排轨道开口。
12.如权利要求11所述的方法，其中，所述细长的支撑带的每一侧包括延伸所述细长的支撑带的长度的一排轨道开口。
13.如权利要求11所述的方法，其中，所述细长的支撑带围绕至少一个滚筒运动，所述至少一个滚筒具有从所述滚筒延伸以接合所述轨道开口的多个销。
14.如权利要求13所述的方法，其中，所述至少一个滚筒包括用以接合所述轨道开口的链轮或轮齿。
15.如权利要求1所述的方法，其中，所述细长的支撑带包括从所述细长的支撑带的外边缘垂直或基本上垂直延伸的多个狭槽。
16.如权利要求15所述的方法，其中，所述多个狭槽包括从所述细长的支撑带的相对的外边缘延伸的成对的对齐的狭槽。
17.如权利要求16所述的方法，其中，每对狭槽处在所述细长的支撑带的区域内，并且所述区域没有基底。
18.如权利要求16所述的方法，其中，每个基底在连续的两对狭槽之间与所述细长的支撑带连接。
19.如权利要求1所述的方法，其中，在每个基底与所述细长的支撑带之间布置有粘性层。
20.如权利要求19所述的方法，其中，所述粘性层通过将粘接剂施加至每个基底并将每个基底连接至所述细长的支撑带来形成。
21.如权利要求19所述的方法，其中，所述粘性层包括压敏性粘接剂、热熔性粘接剂、UV固化性粘接剂。
22.如权利要求19所述的方法，其中，所述粘性层包括丙烯酸粘接剂。
23.如权利要求1所述的方法，其中，在所述蚀刻过程期间所述牺牲层暴露于湿蚀刻溶液，所述湿蚀刻溶液包括氢氟酸、表面活化剂和缓冲剂。
24.如权利要求1所述的方法，其中，所述牺牲层以大约5毫米/小时或更大的速率被蚀刻。
25.如权利要求1所述的方法，其中，所述外延膜包括选自由砷化镓、砷化镓铝、磷化镓铟、其合金、其衍生物和其组合组成的组的材料。
26.如权利要求25所述的方法，其中，所述外延膜包括包含砷化镓的一层和包含砷化镓铝的另一层。
27.如权利要求26所述的方法，其中，所述外延膜包括砷化镓缓冲层、至少一个砷化镓铝钝化层和砷化镓活性层。
28.如权利要求1所述的方法，其中，所述外延膜包括包含多层的光生伏打电池结构，并且所述光生伏打电池结构包括至少两种选自由砷化镓、n型掺杂的砷化镓、p型掺杂的砷化镓、砷化镓铝、n型掺杂的砷化镓铝、p型掺杂的砷化镓铝、磷化镓铟、其合金、其衍生物和其组合组成的组的材料。
29.如权利要求1所述的方法，其中，所述牺牲层包括选自由砷化铝、其合金、其衍生物和其组合组成的组的材料。
30.如权利要求29所述的方法，其中，所述牺牲层包括具有在从大约1nm至大约20nm范围内的厚度的砷化铝层。
31.如权利要求1所述的方法，其中，所述晶片包括砷化镓、砷化镓合金、其掺杂物或其衍生物。
32.一种用于形成基于带的外延剥离膜的设备，包括：
第一端；
第二端；
带供给部分，其邻近所述第一端，所述带供给部分提供无载的支撑带；
层压部分，其用于容纳所述无载的支撑带和多个基底，每个基底包括在其上的外延膜，所述层压部分将所述基底粘接至所述无载的支撑带，以形成加载的支撑带；以及
ELO蚀刻部分，其邻近所述第二端，所述ELO蚀刻部分将所述基底从所述加载的支撑带移除，同时在所述加载的支撑带上留下所述外延膜。
33.如权利要求32所述的设备，其中，所述带供给部分包括至少一个滚筒，所述至少一个滚筒具有在其上缠绕的至少一个带。
34.如权利要求32所述的设备，还包括在所述带供给部分与所述层压部分之间的拼接/冲压部分，所述拼接/冲压部分在至少一个无载的支撑带中形成开口。
35.如权利要求32所述的设备，其中，所述ELO蚀刻部分配置成连续地将所述基底从至少一个加载的支撑带移除。
36.如权利要求32所述的设备，其中，所述ELO蚀刻部分配置成分批地将所述基底从至少一个加载的支撑带移除。
37.如权利要求32所述的设备，其中，与所述加载的支撑带连接的所述多个基底包括从大约4个基底至大约100个基底。
38.如权利要求32所述的设备，其中，所述加载的支撑带包括至少一种金属。
39.如权利要求38所述的设备，其中，所述加载的支撑带包括至少一种金属箔。
40.如权利要求39所述的设备，其中，所述金属箔包括至少一种选自由铁、镍、钴、钢、不锈钢、其合金、其衍生物和其组合组成的组的金属。
41.如权利要求32所述的设备，其中，所述加载的支撑带包括至少一种选自由聚合物材料、共聚物材料、低聚物材料、其衍生物和其组合组成的组的材料。
42.如权利要求41所述的设备，其中，所述加载的支撑带包括至少一种选自由聚丙烯酸材料、聚乙烯材料、聚丙烯材料、聚四氟乙烯材料、氟化聚合物材料、其同分异构体、其衍生物和其组合组成的组的材料。
43.如权利要求32所述的设备，其中，所述加载的支撑带包括多层。
44.如权利要求32所述的设备，其中，所述加载的支撑带围绕至少两个卷筒、鼓轮或滚筒运动。
45.如权利要求32所述的设备，其中，所述加载的支撑带的至少一侧包括延伸所述加载的支撑带的长度的一排轨道开口。
46.如权利要求45所述的设备，其中，所述加载的支撑带的每一侧包括延伸所述加载的支撑带的长度的一排轨道开口。
47.如权利要求45所述的设备，其中，所述加载的支撑带围绕至少一个滚筒运动，所述至少一个滚筒具有从所述滚筒延伸以接合所述轨道开口的多个销。
48.如权利要求47所述的设备，其中，所述至少一个滚筒包括用以接合所述轨道开口的链轮或轮齿。
49.如权利要求32所述的设备，其中，所述加载的支撑带包括从所述加载的支撑带的外边缘垂直或基本上垂直延伸的多个狭槽。
50.如权利要求49所述的设备，其中，所述多个狭槽包括从所述加载的支撑带的相对的外边缘延伸的成对的对齐的狭槽。
51.如权利要求50所述的设备，其中，每对狭槽处在所述加载的支撑带的区域内，并且所述区域没有基底。
52.如权利要求50所述的设备，其中，每个基底在连续的两对狭槽之间与所述加载的支撑带连接。
CN2009801556182A 2008-12-17 2009-12-17 基于带的外延剥离设备和方法 Pending CN102301456A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13844008P 2008-12-17 2008-12-17
US61/138,440 2008-12-17
US25732609P 2009-11-02 2009-11-02
US61/257,326 2009-11-02
PCT/US2009/068445 WO2010078022A2 (en) 2008-12-17 2009-12-17 Tape-based epitaxial lift off apparatuses and methods

Publications (1)

Publication Number Publication Date
CN102301456A true CN102301456A (zh) 2011-12-28

Family

ID=42241047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801556182A Pending CN102301456A (zh) 2008-12-17 2009-12-17 基于带的外延剥离设备和方法

Country Status (6)

Country Link
US (2) US9165805B2 (zh)
EP (1) EP2359393B1 (zh)
KR (1) KR20110114577A (zh)
CN (1) CN102301456A (zh)
TW (1) TW201030802A (zh)
WO (1) WO2010078022A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610700A (zh) * 2012-04-05 2012-07-25 复旦大学 一种卷对卷方式制作柔性薄膜太阳能电池的方法
CN103662400A (zh) * 2013-12-13 2014-03-26 苏州康铂塑料科技有限公司 一种用可重复利用的电子元器件包装带
CN103662399A (zh) * 2013-12-13 2014-03-26 苏州康铂塑料科技有限公司 一种电子元器件包装带

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201030802A (en) * 2008-12-17 2010-08-16 Alta Devices Inc Tape-based epitaxial lift off apparatuses and methods
US10259206B2 (en) * 2010-03-02 2019-04-16 Alta Devices, Inc. Epitaxial lift off systems and methods
US8525228B2 (en) * 2010-07-02 2013-09-03 The Regents Of The University Of California Semiconductor on insulator (XOI) for high performance field effect transistors
WO2013184638A2 (en) * 2012-06-04 2013-12-12 The Regents Of The University Of Michigan Strain control for acceleration of epitaxial lift-off
US9624597B2 (en) 2013-06-13 2017-04-18 Yan Ye Methods and apparatuses for delaminating process pieces
US9831363B2 (en) * 2014-06-19 2017-11-28 John Farah Laser epitaxial lift-off of high efficiency solar cell
US9105286B2 (en) 2013-07-30 2015-08-11 HGST Netherlands B.V. Method using epitaxial transfer to integrate HAMR photonic integrated circuit (PIC) into recording head wafer
US9129863B2 (en) 2014-02-11 2015-09-08 International Business Machines Corporation Method to form dual channel group III-V and Si/Ge FINFET CMOS
US9123585B1 (en) 2014-02-11 2015-09-01 International Business Machines Corporation Method to form group III-V and Si/Ge FINFET on insulator
JP2016147342A (ja) * 2015-02-12 2016-08-18 株式会社ディスコ 加工装置のチャックテーブル
US9653308B2 (en) 2015-08-28 2017-05-16 International Business Machines Corporation Epitaxial lift-off process with guided etching
WO2022047170A1 (en) * 2020-08-27 2022-03-03 Utica Leaseco, Llc Fixture design for epitaxial lift-off systems with high etch selectivity
WO2022047210A1 (en) * 2020-08-28 2022-03-03 Utica Leaseco, Llc Method and apparatus for epitaxial lift-off using small etchant volumes
CN116825880B (zh) * 2022-12-15 2024-07-19 江苏昭希能源科技有限公司 光伏板生产压制设备

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993533A (en) 1975-04-09 1976-11-23 Carnegie-Mellon University Method for making semiconductors for solar cells
US4219926A (en) * 1979-02-23 1980-09-02 Nasa Method and apparatus for fabricating improved solar cell modules
US4727047A (en) 1980-04-10 1988-02-23 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
US4410558A (en) * 1980-05-19 1983-10-18 Energy Conversion Devices, Inc. Continuous amorphous solar cell production system
US4445965A (en) 1980-12-01 1984-05-01 Carnegie-Mellon University Method for making thin film cadmium telluride and related semiconductors for solar cells
US4419178A (en) * 1981-06-19 1983-12-06 Rode Daniel L Continuous ribbon epitaxy
US4663828A (en) * 1985-10-11 1987-05-12 Energy Conversion Devices, Inc. Process and apparatus for continuous production of lightweight arrays of photovoltaic cells
US4883561A (en) 1988-03-29 1989-11-28 Bell Communications Research, Inc. Lift-off and subsequent bonding of epitaxial films
US4846931A (en) * 1988-03-29 1989-07-11 Bell Communications Research, Inc. Method for lifting-off epitaxial films
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
US5073230A (en) 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
US5122852A (en) 1990-04-23 1992-06-16 Bell Communications Research, Inc. Grafted-crystal-film integrated optics and optoelectronic devices
US5201996A (en) 1990-04-30 1993-04-13 Bell Communications Research, Inc. Patterning method for epitaxial lift-off processing
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5256562A (en) 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5528397A (en) 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5258325A (en) 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5221637A (en) 1991-05-31 1993-06-22 Interuniversitair Micro Elektronica Centrum Vzw Mesa release and deposition (MRD) method for stress relief in heteroepitaxially grown GaAs on Si
US5277749A (en) 1991-10-17 1994-01-11 International Business Machines Corporation Methods and apparatus for relieving stress and resisting stencil delamination when performing lift-off processes that utilize high stress metals and/or multiple evaporation steps
US5827751A (en) 1991-12-06 1998-10-27 Picogiga Societe Anonyme Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically
US5286335A (en) * 1992-04-08 1994-02-15 Georgia Tech Research Corporation Processes for lift-off and deposition of thin film materials
US5465009A (en) * 1992-04-08 1995-11-07 Georgia Tech Research Corporation Processes and apparatus for lift-off and bonding of materials and devices
WO1993021663A1 (en) 1992-04-08 1993-10-28 Georgia Tech Research Corporation Process for lift-off of thin film materials from a growth substrate
FR2690278A1 (fr) 1992-04-15 1993-10-22 Picogiga Sa Composant photovoltaïque multispectral à empilement de cellules, et procédé de réalisation.
FR2690279B1 (fr) 1992-04-15 1997-10-03 Picogiga Sa Composant photovoltauique multispectral.
JP3218414B2 (ja) 1992-07-15 2001-10-15 キヤノン株式会社 微小ティップ及びその製造方法、並びに該微小ティップを用いたプローブユニット及び情報処理装置
US5276345A (en) 1992-10-30 1994-01-04 California Institute Of Technology Composite GaAs-on-quartz substrate for integration of millimeter-wave passive and active device circuitry
US5755989A (en) * 1993-02-04 1998-05-26 Daikin Industries, Ltd. Wet etching composition having excellent wetting property for semiconductors
US5344517A (en) 1993-04-22 1994-09-06 Bandgap Technology Corporation Method for lift-off of epitaxial layers and applications thereof
US5528719A (en) 1993-10-26 1996-06-18 Sumitomo Metal Mining Company Limited Optical fiber guide structure and method of fabricating same
US5527766A (en) * 1993-12-13 1996-06-18 Superconductor Technologies, Inc. Method for epitaxial lift-off for oxide films utilizing superconductor release layers
GB9401770D0 (en) 1994-01-31 1994-03-23 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuits
US5641381A (en) 1995-03-27 1997-06-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Preferentially etched epitaxial liftoff of InP material
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6245161B1 (en) 1997-05-12 2001-06-12 Silicon Genesis Corporation Economical silicon-on-silicon hybrid wafer assembly
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
DE19803013B4 (de) 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
JP3512655B2 (ja) 1998-12-01 2004-03-31 シャープ株式会社 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
US6346459B1 (en) 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
US6504524B1 (en) 2000-03-08 2003-01-07 E Ink Corporation Addressing methods for displays having zero time-average field
US6387829B1 (en) 1999-06-18 2002-05-14 Silicon Wafer Technologies, Inc. Separation process for silicon-on-insulator wafer fabrication
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
EP1939932A1 (en) 1999-08-10 2008-07-02 Silicon Genesis Corporation A substrate comprising a stressed silicon germanium cleave layer
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US7020141B1 (en) * 1999-10-12 2006-03-28 Nortel Networks Limited ATM common part sub-layer device and method
US6214733B1 (en) 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
US6352909B1 (en) 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
JP2001274528A (ja) 2000-01-21 2001-10-05 Fujitsu Ltd 薄膜デバイスの基板間転写方法
US6287891B1 (en) 2000-04-05 2001-09-11 Hrl Laboratories, Llc Method for transferring semiconductor device layers to different substrates
NL1016431C2 (nl) 2000-10-18 2002-04-22 Univ Nijmegen Werkwijze voor het scheiden van een film en een substraat.
DE10107405A1 (de) 2001-02-14 2002-09-12 Rainer Schork Direktprozessierbare Halbleiterfolie
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US7198671B2 (en) 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP4211256B2 (ja) * 2001-12-28 2009-01-21 セイコーエプソン株式会社 半導体集積回路、半導体集積回路の製造方法、電気光学装置、電子機器
JP2004047691A (ja) 2002-07-11 2004-02-12 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、及び電子機器
US7202141B2 (en) 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
US7229901B2 (en) 2004-12-16 2007-06-12 Wisconsin Alumni Research Foundation Fabrication of strained heterojunction structures
US7176543B2 (en) * 2005-01-26 2007-02-13 United Solar Ovonic Corp. Method of eliminating curl for devices on thin flexible substrates, and devices made thereby
US20090161713A1 (en) 2005-06-08 2009-06-25 Firecomms Limited Surface emitting optical devices
US7638410B2 (en) 2005-10-03 2009-12-29 Los Alamos National Security, Llc Method of transferring strained semiconductor structure
US7153761B1 (en) 2005-10-03 2006-12-26 Los Alamos National Security, Llc Method of transferring a thin crystalline semiconductor layer
JP2011522426A (ja) 2008-05-30 2011-07-28 アルタ デバイセズ，インコーポレイテッド エピタキシャルリフトオフ積層体及び方法
CN102084460A (zh) 2008-05-30 2011-06-01 奥塔装置公司 用于化学气相沉积反应器的方法和设备
TW201030802A (en) * 2008-12-17 2010-08-16 Alta Devices Inc Tape-based epitaxial lift off apparatuses and methods
US8778199B2 (en) * 2009-02-09 2014-07-15 Emoore Solar Power, Inc. Epitaxial lift off in inverted metamorphic multijunction solar cells
JP5607081B2 (ja) * 2009-02-27 2014-10-15 アルタ デバイセズ，インコーポレイテッド 蒸着およびエピタキシャルリフトオフプロセスのためのタイル状基板
US10259206B2 (en) * 2010-03-02 2019-04-16 Alta Devices, Inc. Epitaxial lift off systems and methods
US8657994B2 (en) * 2011-04-01 2014-02-25 Alta Devices, Inc. System and method for improved epitaxial lift off

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610700A (zh) * 2012-04-05 2012-07-25 复旦大学 一种卷对卷方式制作柔性薄膜太阳能电池的方法
CN103662400A (zh) * 2013-12-13 2014-03-26 苏州康铂塑料科技有限公司 一种用可重复利用的电子元器件包装带
CN103662399A (zh) * 2013-12-13 2014-03-26 苏州康铂塑料科技有限公司 一种电子元器件包装带

Also Published As

Publication number Publication date
US10204831B2 (en) 2019-02-12
US9165805B2 (en) 2015-10-20
EP2359393B1 (en) 2019-05-29
US20160049334A1 (en) 2016-02-18
WO2010078022A2 (en) 2010-07-08
EP2359393A4 (en) 2014-01-08
US20100151689A1 (en) 2010-06-17
KR20110114577A (ko) 2011-10-19
WO2010078022A3 (en) 2010-08-26
EP2359393A2 (en) 2011-08-24
TW201030802A (en) 2010-08-16

Similar Documents

Publication Publication Date Title
CN102301456A (zh) 基于带的外延剥离设备和方法
US10259206B2 (en) Epitaxial lift off systems and methods
US7846288B2 (en) Methods and systems for removing protective films from microfeature workpieces
KR20110023821A (ko) 보호 테이프 박리 방법 및 그 장치
EP3221241B1 (en) Apparatus and method of peeling a multi-layer substrate
TWI520255B (zh) 用於處理板片狀製程物品之裝置及方法
US7976629B2 (en) Crystal film fabrication
JP7032357B2 (ja) 構造体をキャリアの主表面領域から剥離するためのデバイス及び方法
JP6330915B2 (ja) シート製造方法及び製造装置
TW201918460A (zh) 玻璃膜的製造方法
CN220731467U (zh) 一种晶圆解胶装置
KR101891783B1 (ko) 웨이퍼 분리 장치
EP2325121A1 (de) Transportsystem zur Aufnahme und zum Transport von flexiblen Substraten
TW201712726A (zh) 一種金屬回收設備及一種利用金屬回收設備以回收晶圓表面金屬的製程
KR101603544B1 (ko) 박막태양전지용 리본 부착장치
KR101462601B1 (ko) 박막태양전지용 리본 부착시스템 및 그 방법
KR20170086593A (ko) 박리를 포함한 처리 방법
WO2011054510A2 (en) Wafer processing
KR101249039B1 (ko) 웨이퍼 분리장치
KR20220052973A (ko) 금속 필름을 절단하기 위한 시스템 및 방법
CN217740479U (zh) 一种脱胶架及脱胶机
KR101162684B1 (ko) 웨이퍼 분리장치
KR102328755B1 (ko) 나노 필름 박리방법, 이를 포함하는 나노 필름 제조방법, 나노 필름 박리장치 및 나노 필름 박리장치를 포함하는 나노 필름 제조장치
US6098862A (en) Incrementally continuous laser cleaving process
JP7129929B2 (ja) 半導体ウエハ基板の保護テープ剥離装置及び剥離方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111228