[go: up one dir, main page]

CN102270729A - 一种白光led封装结构及封装方法 - Google Patents

一种白光led封装结构及封装方法 Download PDF

Info

Publication number
CN102270729A
CN102270729A CN2011102110110A CN201110211011A CN102270729A CN 102270729 A CN102270729 A CN 102270729A CN 2011102110110 A CN2011102110110 A CN 2011102110110A CN 201110211011 A CN201110211011 A CN 201110211011A CN 102270729 A CN102270729 A CN 102270729A
Authority
CN
China
Prior art keywords
white
substrate
insulating support
land
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102110110A
Other languages
English (en)
Inventor
王宏志
谷鋆鑫
李耀刚
张青红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Donghua University
Original Assignee
Donghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Donghua University filed Critical Donghua University
Priority to CN2011102110110A priority Critical patent/CN102270729A/zh
Publication of CN102270729A publication Critical patent/CN102270729A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)

Abstract

本发明涉及一种白光LED封装结构及封装方法，封装结构包括一双层式基板；至少一发光芯片，至少二连结导线；双层式基板包括一绝缘基板和一导电图案，以形成带有结合区及数个电极区的双层式基板，该双层式基板顶部避开结合区及数个电极区处涂布有隔离胶；双层式基板还带有一绝缘支架，至少一荧光薄膜，供平铺于绝缘支架上；所述结合区由绝缘基板、绝缘支架和导电图案共同形成。本发明采用荧光薄膜取代传统荧光粉体，避免了荧光粉在树脂中的混合，为白光LED光效及白光均匀度进一步的提高提供了可能。

Description

一种白光LED封装结构及封装方法
技术领域
本发明属于LED封装结构领域，特别涉及一种白光LED封装结构及封装方法。
背景技术
白光LED自发明以来由于寿命长、能耗低、环境友好的特性，已经显示出了取代传统照明方式的潜力，并正迅速由个人通讯设备、液晶显示背光源方面的应用扩展到汽车照明和家庭普通照明领域。
白光LED的实现通常是采用半导体芯片结合荧光粉的方案，即(1)蓝色LED芯片结合黄色荧光粉；(2)蓝色LED芯片结合绿色和红色荧光粉；以及(3)紫外LED芯片结合蓝色、绿色和红色荧光粉。可见，光致发光材料(即荧光材料)及其封装方式是白光LED中的关键性技术之一，直接决定着白光LED照明器件的色温、显色指数、发光效率和使用寿命等指标。尽管荧光材料的化学组成在不断改进，发光性能在不断提高，但使用的封装方式仍然是传统的粉体点胶封装方式。这种封装方式首先工艺复杂，需要经过搅拌、脱泡、点胶、固化等工序，但更重要的是荧光粉体很难真正与树脂混合均匀，一方面影响了LED器件光效的提高，另一方面影响了白光的均匀性。
发明内容
本发明所要解决的技术问题是提供一种白光LED封装结构及封装方法，该结构采用荧光薄膜取代传统荧光粉体，避免了荧光粉在树脂中的混合，为白光LED光效及白光均匀度进一步的提高提供了可能。
本发明一种白光LED封装结构，包括一双层式基板；至少一发光芯片，供结合于双层式基板的结合区上；至少二供连结发光芯片与导电图案的连结导线；
所述双层式基板包括一绝缘基板和一导电图案，以形成带有结合区及数个电极区的双层式基板，该双层式基板顶部避开结合区及数个电极区处涂布有隔离胶；
双层式基板还带有一绝缘支架，至少一荧光薄膜，供平铺于绝缘支架上；
所述结合区由绝缘基板、绝缘支架和导电图案共同形成。
所述绝缘基板为印刷电路板或陶瓷基板。
所述绝缘支架材料与绝缘基板材料相同。
所述隔离胶为PU隔离胶。
所述荧光薄膜为荧光纤维薄膜。
所述双层式基板上采用胶体封合结合区内的发光芯片、连结导线及位于支架上的荧光薄膜。
所述胶体为硅胶或环氧树脂。
本发明的一种白光LED封装方法，包括：
(1)在设有一绝缘基板和一绝缘支架的双层式基板的顶部结合导电层，导电层通过刻蚀得到导电图案，形成结合区；
(2)将一发光芯片置于结合区内，发光芯片通过二连接导线与导电图案连结，绝缘支架内填满胶体，将荧光薄膜铺于绝缘支架上，再通过胶体点封荧光薄膜及结合区，完成白光LED封装。
有益效果
(1)本发明的封装结构采用荧光薄膜取代传统荧光粉体，荧光薄膜的均匀性更高且易于控制，有利于器件光效及白光均匀度的提高，避免了荧光粉在树脂中的混合，省去了荧光粉分散及点胶的复杂工艺，为白光LED光效及白光均匀度进一步的提高提供了可能；
(2)本发明能够有效简化白光LED封装过程，提高器件的光效及白光均匀性，具有良好的应用前景。
附图说明
图1为本发明实施例的俯视图；
图2为本发明实施例的组合剖视图；
图中1为发光芯片，2为连结导线，3为结合区，4为绝缘支架，5为导电图案，6为正电极，7为负电极，8为隔离胶，9为银胶，10为荧光薄膜，11为胶体，12为绝缘基板。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
实施例1
该白光LED主要设有一带有支架的双层式基板、一发光芯片1、二连结导线2，以及一胶体11，该白光LED表面中央由支架围成一结合区3，且于两端各设有一正电极6及二负电极7，见图2，该双层基板主要设有一绝缘基板12(其中绝缘基板12为印刷电路板或陶瓷基板)，该绝缘基板12顶部结合导电层，导电层通过刻蚀得到导电图案5，并于顶部涂布一层PU制成的隔离胶8，涂布该隔离胶8时须先预留数个部位，如结合区3、正电极6及负电极7不需涂布隔离胶8。
该发光芯片1结合于基板的结合区3，并于该发光芯片1下以银胶固定于结合区3，通过连结导线2将发光芯片1与正电极6和负电极7相互连结，之后将胶体灌入结合区内，直到胶体液面与绝缘支架4顶部平齐，将荧光薄膜10平铺于绝缘支架4顶部，之后再使用胶体将绝缘支架4顶部封合，完成白光LED封装。

Claims (8)

1.一种白光LED封装结构，包括一双层式基板；至少一发光芯片，供结合于双层式基板的结合区上；至少二供连结发光芯片与导电图案的连结导线；
所述双层式基板包括一绝缘基板和一导电图案，以形成带有结合区及数个电极区的双层式基板，该双层式基板顶部避开结合区及数个电极区处涂布有隔离胶；
其特征在于：
双层式基板还带有一绝缘支架，至少一荧光薄膜，供平铺于绝缘支架上；
所述结合区由绝缘基板、绝缘支架和导电图案共同形成。
2.根据权利要求1所述的一种白光LED封装结构，其特征在于：所述绝缘基板为印刷电路板或陶瓷基板。
3.根据权利要求1所述的一种白光LED封装结构，其特征在于：所述绝缘支架材料与绝缘基板材料相同。
4.根据权利要求1所述的一种白光LED封装结构，其特征在于：所述隔离胶为PU隔离胶。
5.根据权利要求1所述的一种白光LED封装结构，其特征在于：所述荧光薄膜为荧光纤维薄膜。
6.根据权利要求1所述的一种白光LED封装结构，其特征在于：所述双层式基板上采用胶体封合结合区内的发光芯片、连结导线及位于支架上的荧光薄膜。
7.根据权利要求6所述的一种白光LED封装结构，其特征在于：所述胶体为硅胶或环氧树脂。
8.一种白光LED封装方法，包括：
(1)在设有一绝缘基板和一绝缘支架的双层式基板的顶部结合导电层，导电层通过刻蚀得到导电图案，形成结合区；
(2)将一发光芯片置于结合区内，发光芯片通过二连接导线与导电图案连结，绝缘支架内填满胶体，将荧光薄膜铺于绝缘支架上，再通过胶体点封荧光薄膜及结合区，完成白光LED封装。
CN2011102110110A 2011-07-26 2011-07-26 一种白光led封装结构及封装方法 Pending CN102270729A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102110110A CN102270729A (zh) 2011-07-26 2011-07-26 一种白光led封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102110110A CN102270729A (zh) 2011-07-26 2011-07-26 一种白光led封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN102270729A true CN102270729A (zh) 2011-12-07

Family

ID=45052944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102110110A Pending CN102270729A (zh) 2011-07-26 2011-07-26 一种白光led封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN102270729A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943760A (zh) * 2014-04-04 2014-07-23 厦门立达信光电有限公司 远程荧光粉器件的制备方法、远程荧光粉器件以及led灯具
CN104253199A (zh) * 2013-06-26 2014-12-31 南通同方半导体有限公司 一种led封装结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1960010A (zh) * 2005-10-31 2007-05-09 光硕光电股份有限公司 白光led封装结构
CN101358715A (zh) * 2008-09-10 2009-02-04 和谐光电科技（泉州）有限公司 一种白光led的封装工艺
CN101369614A (zh) * 2007-08-17 2009-02-18 刘胜 大功率白光发光二极管的封装结构和封装方法
CN101740707A (zh) * 2009-12-11 2010-06-16 晶科电子（广州）有限公司 预成型荧光粉贴片及其与发光二极管的封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1960010A (zh) * 2005-10-31 2007-05-09 光硕光电股份有限公司 白光led封装结构
CN101369614A (zh) * 2007-08-17 2009-02-18 刘胜 大功率白光发光二极管的封装结构和封装方法
CN101358715A (zh) * 2008-09-10 2009-02-04 和谐光电科技（泉州）有限公司 一种白光led的封装工艺
CN101740707A (zh) * 2009-12-11 2010-06-16 晶科电子（广州）有限公司 预成型荧光粉贴片及其与发光二极管的封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253199A (zh) * 2013-06-26 2014-12-31 南通同方半导体有限公司 一种led封装结构及其制作方法
CN103943760A (zh) * 2014-04-04 2014-07-23 厦门立达信光电有限公司 远程荧光粉器件的制备方法、远程荧光粉器件以及led灯具
CN103943760B (zh) * 2014-04-04 2018-07-13 厦门立达信光电有限公司 远程荧光粉器件的制备方法、远程荧光粉器件以及led灯具

Similar Documents

Publication Publication Date Title
CN104976547B (zh) 发光二极管组件及用此发光二极管组件的发光二极管灯泡
JP2008300544A (ja) 発光装置およびその製造方法
CN101123286A (zh) 发光二极管封装结构和方法
CN102709281A (zh) 一种双荧光薄膜双面出光平面薄片式led阵列光源
CN102709278A (zh) 荧光薄膜平面薄片式led阵列光源
CN102447049B (zh) 一种基于cob封装技术的led封装结构及led照明装置
CN101859759A (zh) 一种白色led光源封装
CN203218325U (zh) 混光发光二极管结构
CN101684933B (zh) 一种白光发光二极管封装结构及其封装方法
CN203784667U (zh) Led灯具
CN102723324A (zh) 一种双面出光平面薄片式led封装结构
CN100578826C (zh) 一种白色发光二极管芯片的制备方法
CN105047791A (zh) 一种大功率高显指白光led集成光源模组及其制造方法
CN104851957A (zh) 发光二极管封装结构
CN105810800A (zh) 一种led集成发光器件及其制作方法
CN102270729A (zh) 一种白光led封装结构及封装方法
CN103367346A (zh) 一种新型大功率led光源及其实现方法
CN106206920A (zh) Led封装结构、封装方法及具有该led封装结构的led灯
CN105140378A (zh) 采用玻璃荧光片的led封装结构及工艺
CN103996785A (zh) 一种内置驱动全角度发光led光源与封装工艺
CN202796951U (zh) 一种双荧光薄膜双面出光平面薄片式led阵列光源
KR20120018605A (ko) Ｌｅｄ 패키지 및 그 제조 방법
CN105336835A (zh) 一种led封装结构及其封装方法
CN204946929U (zh) 一种大功率高显指白光led集成光源模组
CN103727438A (zh) Led灯具及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111207