[go: up one dir, main page]

CN102270580A - 一种制造高压nmos管的方法 - Google Patents

一种制造高压nmos管的方法 Download PDF

Info

Publication number
CN102270580A
CN102270580A CN2010101945221A CN201010194522A CN102270580A CN 102270580 A CN102270580 A CN 102270580A CN 2010101945221 A CN2010101945221 A CN 2010101945221A CN 201010194522 A CN201010194522 A CN 201010194522A CN 102270580 A CN102270580 A CN 102270580A
Authority
CN
China
Prior art keywords
high pressure
high voltage
pressure nmos
nmos
lightly doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101945221A
Other languages
English (en)
Inventor
陈国安
王向春
彭钦宏
李克寰
李明灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hejian Technology Suzhou Co Ltd
Original Assignee
Hejian Technology Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hejian Technology Suzhou Co Ltd filed Critical Hejian Technology Suzhou Co Ltd
Priority to CN2010101945221A priority Critical patent/CN102270580A/zh
Publication of CN102270580A publication Critical patent/CN102270580A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种制造高压NMOS管的方法，至少包括以下步骤：提供衬底，在所述衬底上形成高压P阱；在所述高压P阱上形成高压NMOS结构；在形成高压NMOS结构时，减小所述高压NMOS结构的漏极和源极附近的高压NMOS漂移区植入的掺杂浓度。本发明在高压NMOS管的制造过程中降低高压NMOS漂移区植入的掺杂浓度，实现了对器件进行Vt稳定性测试后漏电流明显增大的抑制。

Description

一种制造高压NMOS管的方法
技术领域
本发明涉及一种制造高压NMOS管的方法。 
背景技术
在现有技术中，将制作好的MOS器件进行阈值电压(Vt)稳定性测试，门电压(GATE)加1.1Vcc，在150℃的环境下持续168小时后，如图1所示，发现器件的漏电流Idl达到了1微安以上，远远大于正常的纳安级别。 
发明内容
针对现有技术的上述缺点和不足，本发明提出一种制造高压NMOS管的方法，通过降低高压NMOS漂移区植入的掺杂浓度来抑制器件进行Vt稳定性测试后漏电流的增大。 
鉴于上述，本发明提出一种制造集成高压MOS管的方法，包括以下步骤： 
提供衬底； 
在所述衬底上形成高压P阱； 
在所述高压P阱上形成高压NMOS结构； 
在形成高压NMOS结构时，减小所述高压NMOS结构的漏极和源极附近的高压NMOS漂移区植入的掺杂浓度。 
作为上述技术方案的优选，在形成高压NMOS结构时，所述高压NMOS漂移区植入的是N型离子，减小后的掺杂浓度为6.6E-12(+/-10％)(离子数/平方厘米)。 
作为上述技术方案的优选，所述N型离子为磷或砷。 
作为上述技术方案的优选，对于具有轻掺杂漏区的高压NMOS管，减小轻掺杂漏区的植入浓度。 
作为上述技术方案的优选，所述轻掺杂漏区的植入浓度减小为：6.6E-12(+/-10％)(离子数/平方厘米)。 
作为上述技术方案的优选，对于高压NMOS管，不设置轻掺杂漏区。 
本发明在高压NMOS管的制造过程中降低高压NMOSS漂移区植入的掺杂浓度，实现了对器件进行Vt稳定性测试后漏电流明显增大的抑制。 
下面结合附图，对本发明的具体实施方式作进一步的详细说明。对于所属技术领域的技术人员而言，从对本发明的详细说明中，本发明的上述和其他目的、特征和优点将显而易见。 
附图说明
图1是采用现有技术制造的器件进行Vt稳定性测试后漏电流的示意图； 
图2是现有技术制造的高压NMOS管的结构示意图； 
图3是采用本发明制造的器件进行Vt稳定性测试后漏电流的示意图。 
具体实施方式
下面结合附图和具体实施例对本发明所述的制造高压NMOS管的方法作进一步的详细说明。 
一种制造集成高压NMOS管的方法，包括以下步骤： 
提供衬底， 
在所述衬底上形成高压P阱(HVPW)； 
在HVPW上形成高压NMOS结构； 
高压NMOS管的结构如图2所示。制造具有图2所示结构的高压NMOS管的方法可以是现有技术中的任何一种方法，故在此不详述。 
本发明的重点在于，在形成高压NMOS结构时，减小所述高压NMOS结构的漏极和源极附近的高压NMOS漂移区(HVND：high voltage NMOS drift， 如图2中所示)植入的掺杂浓度。 
在形成高压NMOS结构时，所述高压NMOS漂移区植入的是N型离子，减小后的掺杂浓度为6.6E-12(+/-10％)(离子数/平方厘米)。所述N型离子可以为磷或砷。 
当然，本发明还可用于高压CMOS结构以及ISO(Isolated)高压NMOS结构中。 
如图3所示，采用本发明后的器件在进行Vt稳定性测试后，漏电流无明显增大，仍然处于纳安级别。 
此外，对于具有轻掺杂漏区(Lightly Doped Drain，LDD的高压NMOS管，还可以进一步通过减小轻掺杂漏区的植入浓度来抑制器件在进行Vt稳定性测试后漏电流的明显增大，例如所述轻掺杂漏区的植入浓度减小为：6.6E-12(+/-10％)(离子数/平方厘米)。甚至，在高压NMOS管中不设置轻掺杂漏区也可以抑制器件在进行Vt稳定性测试后漏电流的明显增大。 
以上所述仅为本发明的较佳实施例，并非用来限定本发明的实施范围；如果不脱离本发明的精神和范围，对本发明进行修改或者等同替换的，均应涵盖在本发明的权利要求的保护范围当中。 

Claims (6)

1.一种制造高压NMOS管的方法，至少包括以下步骤：
提供衬底；
在所述衬底上形成高压P阱；
在所述高压P阱上形成高压NMOS结构；
其特征在于，在形成高压NMOS结构时，减小所述高压NMOS结构的漏极和源极附近的高压NMOS漂移区植入的掺杂浓度。
2.根据权利要求1所述的方法，其特征在于，在形成高压NMOS结构时，所述高压NMOS漂移区植入的是N型离子，减小后的掺杂浓度为6.6E-12(+/-10％)离子数/平方厘米。
3.根据权利要求2所述的方法，其特征在于，所述N型离子为磷或砷。
4.根据权利要求1所述的方法，其特征在于，对于具有轻掺杂漏区的高压NMOS管，减小轻掺杂漏区的植入浓度。
5.根据权利要求4所述的方法，其特征在于，所述轻掺杂漏区的植入浓度减小为：6.6E-12(+/-10％)离子数/平方厘米。
6.根据权利要求4所述的方法，其特征在于，对于高压NMOS管，不设置轻掺杂漏区。
CN2010101945221A 2010-06-04 2010-06-04 一种制造高压nmos管的方法 Pending CN102270580A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101945221A CN102270580A (zh) 2010-06-04 2010-06-04 一种制造高压nmos管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101945221A CN102270580A (zh) 2010-06-04 2010-06-04 一种制造高压nmos管的方法

Publications (1)

Publication Number Publication Date
CN102270580A true CN102270580A (zh) 2011-12-07

Family

ID=45052824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101945221A Pending CN102270580A (zh) 2010-06-04 2010-06-04 一种制造高压nmos管的方法

Country Status (1)

Country Link
CN (1) CN102270580A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109638014A (zh) * 2018-12-19 2019-04-16 上海华力集成电路制造有限公司 测试结构、其制造方法及应用其的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591830A (zh) * 2003-08-27 2005-03-09 上海宏力半导体制造有限公司 利用逆向离子植入方式形成高压互补式金属氧化物半导体的方法
CN101030601A (zh) * 2007-04-10 2007-09-05 韩小亮 高压mosfet器件
US20080191277A1 (en) * 2002-08-14 2008-08-14 Advanced Analogic Technologies, Inc. Isolated transistor
CN101452839A (zh) * 2007-11-30 2009-06-10 上海华虹Nec电子有限公司 高压晶体管制造方法
CN101510551A (zh) * 2009-03-30 2009-08-19 电子科技大学 等离子平板显示器驱动芯片用高压器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191277A1 (en) * 2002-08-14 2008-08-14 Advanced Analogic Technologies, Inc. Isolated transistor
CN1591830A (zh) * 2003-08-27 2005-03-09 上海宏力半导体制造有限公司 利用逆向离子植入方式形成高压互补式金属氧化物半导体的方法
CN101030601A (zh) * 2007-04-10 2007-09-05 韩小亮 高压mosfet器件
CN101452839A (zh) * 2007-11-30 2009-06-10 上海华虹Nec电子有限公司 高压晶体管制造方法
CN101510551A (zh) * 2009-03-30 2009-08-19 电子科技大学 等离子平板显示器驱动芯片用高压器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109638014A (zh) * 2018-12-19 2019-04-16 上海华力集成电路制造有限公司 测试结构、其制造方法及应用其的方法

Similar Documents

Publication Publication Date Title
CN101960574B (zh) 具有经改进架构的ldmos装置
CN101572250B (zh) 半导体器件、p型MOS晶体管及其制作方法
US8501567B2 (en) Manufacturing method of high voltage device
CN101777582A (zh) 一种可提高栅氧可靠性的ldmos器件及其制造方法
US8143130B1 (en) Method of manufacturing depletion MOS device
US20130270634A1 (en) High voltage device and manufacturing method thereof
CN101783299B (zh) Mos晶体管的形成方法及其阈值电压调节方法
US20090146220A1 (en) Multi device and method of manufacturing the same
CN101621071B (zh) 金属氧化物半导体器件及其制造方法
CN102270580A (zh) 一种制造高压nmos管的方法
TW466704B (en) Integrated circuit
CN101431024B (zh) 一种分开优化源/漏极的方法
CN103367431A (zh) Ldmos晶体管及其制造方法
CN106328590A (zh) Nmos器件及其集成工艺方法
CN101150068A (zh) 减小gidl效应的方法
CN103050510B (zh) Rfldmos工艺中的esd器件及其制造方法
JP5458700B2 (ja) イオン注入方法
CN103378145A (zh) 高压元件及其制造方法
CN103295913B (zh) 改善半导体器件负偏压温度不稳定性的方法
CN102254859B (zh) 制造包括齐纳二极管的金属氧化物半导体集成电路的方法
CN118969819B (zh) 半导体结构、半导体结构的制造方法及nmos晶体管
US9818790B2 (en) Solid-state imaging device and manufacturing method thereof
CN111092120A (zh) 场效应管器件及其制造方法
CN103000523A (zh) Pmos晶体管结构及其制造方法
CN103779197B (zh) 一种制造p型轻掺杂漏区的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111207