CN102263117B - 晶片封装体及其形成方法 - Google Patents
晶片封装体及其形成方法 Download PDFInfo
- Publication number
- CN102263117B CN102263117B CN201110139233.6A CN201110139233A CN102263117B CN 102263117 B CN102263117 B CN 102263117B CN 201110139233 A CN201110139233 A CN 201110139233A CN 102263117 B CN102263117 B CN 102263117B
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- light shield
- wafer encapsulation
- perforation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 238000000034 method Methods 0.000 claims abstract description 55
- 230000003287 optical effect Effects 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims description 182
- 239000011241 protective layer Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 10
- 238000005538 encapsulation Methods 0.000 claims 20
- 238000009413 insulation Methods 0.000 claims 8
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 17
- 238000002161 passivation Methods 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000005693 optoelectronics Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 239000002861 polymer material Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/804—Containers or encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
- H10F19/80—Encapsulations or containers for integrated devices, or assemblies of multiple devices, having photovoltaic cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/036—Manufacture or treatment of packages
- H10H20/0364—Manufacture or treatment of packages of interconnections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Led Device Packages (AREA)
Abstract
本发明提供一种晶片封装体及其形成方法，该晶片封装体包括：一基底，具有一第一表面及一第二表面；一光学元件，设置于该第一表面上；一导电垫，设置于该第一表面上；一第一对准图案，形成于该第一表面上；以及一遮光层，设置于该第二表面上，且具有一第二对准图案，其中该第二对准图案对应于该第一对准图案。本发明可使晶片封装体的制程更为精准，并可提高晶片封装体的良率。
Description
技术领域
本发明有关于晶片封装体，且特别是有关于光学感测晶片或发光晶片的封装体。
背景技术
光感测元件或发光元件等光电元件在撷取影像或照明的应用中扮演着重要的角色，这些光电元件均已广泛地应用于例如数字照相机(digitalcamera)、数字摄摄像机(digitalvideorecorder)、移动电话(mobilephone)、太阳能电池、屏幕、照明设备等电子元件中。
随着科技的演进，对于光感测元件的感测精准度或发光元件的发光精准度的需求亦随之提高。
发明内容
本发明提供一种晶片封装体，包括：一基底，具有一第一表面及一第二表面；一光学元件，设置于该第一表面上；一导电垫，设置于该第一表面上；一第一对准图案，形成于该第一表面上；以及一遮光层，设置于该第二表面上，且具有一第二对准图案，其中该第二对准图案对应于该第一对准图案。
本发明所述的晶片封装体，还包括：一穿孔，自该第二表面朝该第一表面延伸；一绝缘层，形成于该穿孔的侧壁上，且延伸至该基底的该第二表面上；以及一导电层，形成于该穿孔中的该绝缘层上，且延伸至该第二表面上的该绝缘层上，其中该导电层电性连接该导电垫。
本发明所述的晶片封装体，该遮光层具有一侧端，该侧端与该穿孔隔有一间距。
本发明所述的晶片封装体，该遮光层的该侧端位于该光学元件与该穿孔之间。
本发明所述的晶片封装体，该遮光层的该侧端位于该导电垫在该第二表面上的正投影的范围内。
本发明所述的晶片封装体，该遮光层位于该基底与该绝缘层之间。
本发明所述的晶片封装体，该遮光层具有一侧端，该侧端与该穿孔的侧壁共平面。
本发明所述的晶片封装体，还包括一透明基底，设置于该基底的该第一表面与该光学元件上。
本发明所述的晶片封装体，该第一对准图案形成于该基底的该第一表面上的一材料层中。
本发明所述的晶片封装体，还包括：一保护层，设置于该基底的该第二表面；以及一导电凸块，设置于该第二表面上，且该保护层部分围绕该导电凸块，该导电凸块与该导电垫电性连接。
本发明提供一种晶片封装体的形成方法，包括：提供一基底，具有一第一表面及一第二表面，该基底包括：一光学元件，设置于该第一表面上；以及一导电垫，设置于该第一表面上；于该基底的该第一表面上形成一第一对准图案；于该基底的该第二表面上，对应该第一对准图案而形成一第二对准图案；以及于该基底的该第二表面上形成一遮光层，该遮光层顺应性形成于该第二对准图案上，因而该遮光层具有对应于该第二对准图案的一第三对准图案。
本发明所述的晶片封装体的形成方法，还包括：自该基底的该第二表面移除部分的该基底以形成朝该基底的该第一表面延伸的一穿孔；于该穿孔的侧壁上及该基底的该第二表面上形成一绝缘层；以及于该穿孔中的该绝缘层上及该第二表面上的该绝缘层上形成一导电层，其中该导电层电性连接该导电垫。
本发明所述的晶片封装体的形成方法，该穿孔与该第二对准图案同时形成。
本发明所述的晶片封装体的形成方法，该绝缘层在形成该遮光层之后形成。
本发明所述的晶片封装体的形成方法，该遮光层在形成该穿孔之后形成。
本发明所述的晶片封装体的形成方法，还包括以该遮光层的该第三对准图案为对准标记而将该遮光层图案化，使该穿孔中不具有该遮光层，并使该遮光层的一侧端与该穿孔隔有一间距。
本发明所述的晶片封装体的形成方法，该遮光层在形成该穿孔之前形成。
本发明所述的晶片封装体的形成方法，还包括：以该遮光层的该第三对准图案为对准标记而将该遮光层图案化以形成一开口，该开口露出部分的该基底；以及以该遮光层为遮罩，自该开口所露出的该基底移除部分的该基底以形成自该第二表面朝该第一表面延伸的该穿孔。
本发明所述的晶片封装体的形成方法，还包括于该基底的该第一表面与该光学元件之上设置一透明基底。
本发明所述的晶片封装体的形成方法，还包括：于该基底的该第二表面上形成一保护层；以及于该第二表面上形成一导电凸块，其中该保护层部分围绕该导电凸块，且该导电凸块电性连接该导电垫。
本发明可使晶片封装体的制程更为精准，并可提高晶片封装体的良率。
附图说明
图1A至图1E显示根据本发明一实施例的晶片封装体的制程剖面图。
图2A至图2E显示根据本发明一实施例的晶片封装体的制程剖面图。
图3A至图3B分别显示根据本发明实施例的晶片封装体的俯视图。
附图中符号的简单说明如下：
100：基底；100a、100b：表面；102：光学元件；103：保护层；104：导电垫；105：粘着层；106：透明基底；108a、108b、108c：对准图案；110：穿孔；112：遮光层；112a：侧端；114：绝缘层；116：导电层；118：保护层；120：导电凸块；R：范围。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装光感测元件或发光元件。然其应用不限于此，例如在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(activeorpassiveelements)、数字电路或模拟电路(digitaloranalogcircuits)等集成电路的电子元件(electroniccomponents)，例如是有关于光电元件(optoelectronicdevices)、微机电系统(MicroElectroMechanicalSystem；MEMS)、微流体系统(microfluidicsystems)、或利用热、光线及压力等物理量变化来测量的物理感测器(PhysicalSensor)。特别是可选择使用晶圆级封装(waferscalepackage；WSP)制程对影像感测元件、发光二极管(light-emittingdiodes；LEDs)、太阳能电池(solarcells)、射频元件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(microactuators)、表面声波元件(surfaceacousticwavedevices)、压力感测器(processsensors)或喷墨头(inkprinterheads)等半导体晶片进行封装。
其中上述晶圆级封装制程主要指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于借堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layerintegratedcircuitdevices)的晶片封装体。
图1A至图1E显示根据本发明一实施例的晶片封装体的一系列制程剖面图。如图1A所示，提供基底100，其具有第一表面100a及第二表面100b。基底100例如为半导体基底或陶瓷基底。在一实施例中，基底100为半导体晶圆(如硅晶圆)而可进行晶圆级封装以节省制程时间与成本。
如图1A所示，在一实施例中，第一表面100a上设置有至少一光学元件102。光学元件102可包括(但不限于)光学感测元件或发光元件。光学感测元件例如是CMOS影像感测元件，而发光元件例如是发光二极管元件。
在一实施例中，基底100的第一表面100a上还设置有导电垫104。导电垫104例如可与光学元件102或封装体中的其他元件电性连接。在图1A的实施例中，导电垫104形成于第一表面100a上的保护层(passivationlayer)103之中。保护层103例如可为介电层，如氧化物、氮化物、氮氧化物或前述的组合等。此外，虽然图1A中仅显示出单层的导电垫104。然而，多个导电垫可能彼此堆叠及/或排列于基底100上。例如，在一实施例中，导电垫104可包括多个彼此堆叠的导电垫、或至少一导电垫、或至少一导电垫与至少一层内连线结构所组成的导电垫结构。
如图1A所示，在一实施例中，可选择性于基底100的第一表面100a及光学元件102上设置透明基底106。透明基底106可作为光学元件102的保护层，并可允许光线自外界传至光学元件102或使光学元件102所发出的光线可透过透明基底106而传至外界。透明基底106例如可透过粘着层105而固定于基底100的上。透明基底106例如为玻璃基底、石英基底、透明高分子基底或前述的组合等。
在一实施例中，于基底100的第一表面100a上形成对准图案以作为后续图案化制程的对准标记。对准图案可直接形成在基底100的第一表面100a上，其例如可为一凹下的凹口图案或一凸起的凸块图案。或者，对准图案可形成于基底100的第一表面100a上的其他材料层之中。以图1A的实施例为例，对准图案108a形成于基底100的第一表面100a上的保护层103中。如图1A所示，对准图案108a为保护层103下表面上的一凹口。应注意的是，对准图案108a不限于仅为一凹口，而可能是多个形状不受限的凹口、凸起及/或前述的组合。例如，在另一实施例中，对准图案108a包括形成于保护层103上的一凸块(未显示)。
接着，如图1B所示，于基底100的第二表面100b上对应于对准图案108a而形成对准图案108b。换言之，对准图案108b的位置与分布由对准图案108a所决定。例如，可根据设计法则(designrule)而定义出对准图案108b。在一实施例中，对准图案108b的位置大抵与对准图案108a对齐。在另一实施例中，对准图案108b的位置不与对准图案108a对齐，而是隔有一预定距离或彼此间具有一预定的相对关系。由于对准图案108b是对应于对准图案108a，可使基底100两侧所将进行的制程得以匹配。
如图1B所示，在一实施例中，可选择性于基底100中形成穿孔110。例如，可自基底100的第二表面100b移除部分的基底100以形成朝第一表面100a延伸的穿孔110。在一实施例中，穿孔110与对准图案108b同时形成。例如，穿孔110与对准图案108b可于同一蚀刻制程中形成。此外，虽然在图1B的实施例中，对准图案108b的深度小于穿孔110的深度，但本发明实施例的实施方式不限于此。在其他实施例中，对准图案108b的深度可大抵等于或大于穿孔110的深度。此外，在另一实施例中，穿孔110与对准图案108b分别于不同的制程中形成。
在一实施例中，穿孔110可露出部分的导电垫104。再者，穿孔110的侧壁可为垂直侧壁或倾斜侧壁。在一实施例中，穿孔110的开口口径由上往下递减。在另一实施例中，穿孔110的开口口径由上往下递增，即在此情形下，穿孔110具有“倒角”结构。此外，在另一实施例中，在形成对准图案108b与穿孔110之前，可选择性对基底100进行薄化制程以利后续制程的进行。例如，可以透明基底106为支撑，自基底100的第二表面100b进行例如是机械研磨或化学机械研磨的薄化制程，以将基底100缩减至一预定厚度。
接着，如图1C所示，于基底100的第二表面100b上形成遮光层112。遮光层112的材质可包括高分子材料、金属材料或前述的组合。例如，遮光层可为黑光阻层，其可透过曝光及显影制程而图案化。遮光层112可有助于阻挡及/或吸收来自晶片封装体外部的光线，尤其是来自基底100的第二表面100b后的光线，因而可有利于光学元件102的操作。例如，当光学元件102为影像感测元件时，遮光层112可挡住来自基底100的第二表面100b的光线而避免造成影像噪声。或者，当光学元件102为发光元件时，遮光层112可挡住来自基底100的第二表面100b的光线，以避免晶片封装体所发出的光线的波长及/或强度受到外界光线的影响。
如图1C所示，遮光层112可大抵顺应性地形成于对准图案108b上。请参照图1B及图1C，当对准图案108b为一凹口时(见图1B)，大抵顺应性形成于其上的遮光层112亦将具有一尺寸较小的凹口(见图1C)，该凹口亦可作为对准图案。因此，在此实施例中，遮光层112具有对准图案108c，如图1C所示。如上述，由于遮光层112可隔离及/或吸收晶片封装体外的光线，因此在形成遮光层112之后，可能无法侦测基底100的第一表面100a上的对准图案108a。因此，形成于遮光层112中的对准图案108c此时可作为对准的标记，以利于基底100的第二表面100b上后续制程的进行。再者，如上述，对准图案108a与108b彼此对应。因此，顺应于对准图案108b而形成的对准图案108c亦将与对准图案108a相对应。
请继续参照图1C，在此实施例中，由于遮光层112是于形成穿孔110之后才形成，因此所形成的遮光层112可能会填入穿孔110中的底部及/或侧壁上。因此，需对遮光层112进行图案化制程而使穿孔110中大抵不具有遮光层112以利于后续制程的进行。在一实施例中，在图案化遮光层112时，可控制制程方式而使遮光层112的侧端112a与穿孔110之间隔有一间距，以确保遮光层112可大抵完全自穿孔110中移除。
例如，在一实施例中，遮光层112可为一黑光阻层，其通常为(但不限于)负型光阻。此时，可以遮光层112中的对准图案108c为对准标记，并对穿孔110中的遮光层112与穿孔110外围的部分的遮光层112进行曝光及显影制程，因而形成出如图1C所示的遮光层112。然应注意的是，在其他实施例中，遮光层112可为其他种类的高分子材料、金属材料或前述的组合。
在一实施例中，遮光层112的侧端112a位于光学元件102与穿孔110之间，如图1C所示。在图1C的实施例中，遮光层112的侧端112a还位于导电垫104在第二表面100b的正投影的范围R内。图3A显示此情形下的俯视图，其显示部分元件的位置以帮助了解各元件的相对位置关系。如图3A所示，遮光层112与导电垫104在垂直方向上部分重叠，且遮光层112的侧端112a位于光学元件102与穿孔110之间。
在另一实施例中，遮光层112的侧端112a可落于导电垫104在第二表面100b的正投影的范围R外，视需求而定。图3B显示此情形下的俯视图，其显示部分元件的位置以帮助了解各元件的相对位置关系。如图3B所示，遮光层112与导电垫104在垂直方向上大抵无重叠，且遮光层112的侧端112a位于光学元件102与穿孔110之间。
在一实施例中，由于遮光层112的侧端112a位于导电垫104在第二表面100b的正投影的范围R内，即遮光层112与导电垫104在垂直方向上部分重叠，可确保外界的光线大抵被遮光层112即导电垫104阻挡及/或吸收。
接着，如图1D所示，在一实施例中，在形成遮光层112之后，于穿孔110的侧壁及基底100的第二表面100b上形成绝缘层114。在此情形下，遮光层112位于基底100与绝缘层114之间。在一实施例中，绝缘层114会形成于穿孔110的底部上而盖住导电垫104。在此情形下，可对绝缘层114进行图案化制程以移除穿孔110的底部上的部分绝缘层114以使导电垫104露出。
如图1E所示，接着于穿孔110中的绝缘层114上及第二表面100b上形成导电层116。在一实施例中，导电层116电性连接导电垫104。导电层116可于穿孔110的底部与导电垫104电性接触，并可沿着穿孔110的侧壁向上延伸至第二表面100b上。
如图1E所示，在一实施例中，可选择性于基底100的第二表面100b上形成保护层118，其例如可为防焊层、绿漆或前述的相似物等。接着，可于第二表面100b上形成导电凸块120，其中保护层118部分围绕导电凸块120，且导电凸块120电性连接导电垫104。例如，在形成保护层118之后，可移除部分的保护层118以形成露出部分的导电层116的开口。接着，于露出导电层116的开口中形成导电凸块120。导电凸块120可通过导电层116而与导电垫104电性连接。
图2A至2E显示根据本发明一实施例的晶片封装体的一系列制程剖面图，其中相同或相似的元件将以相同或相似的标号标示。如图2A所示，提供基底100，其具有第一表面100a及第二表面100b。第一表面100a上设置有至少一光学元件102。光学元件102可包括(但不限于)光学感测元件或发光元件。光学感测元件例如是CMOS影像感测元件，而发光元件例如是发光二极管元件。在一实施例中，基底100的第一表面100a上还设置有导电垫104。导电垫104例如可与光学元件102或封装体中的其他元件电性连接。
如图2A所示，在一实施例中，可选择性于基底100的第一表面100a及光学元件102上设置透明基底106。透明基底106例如可通过粘着层105而固定于基底100上。
在一实施例中，于基底100的第一表面100a上形成对准图案以作为后续图案化制程的对准标记。对准图案可直接形成在基底100的第一表面100a上，其例如可为一凹下的凹口图案或一凸起的凸块图案。或者，对准图案可形成于基底100的第一表面100a上的其他材料层之中。以图2A的实施例为例，对准图案108a形成于基底100第一表面100a上的保护层103中。如图2A所示，对准图案108a为保护层103下表面上的一凹口。应注意的是，对准图案108a不限于仅为一凹口，而可能是多个形状不受限的凹口、凸起、及/或前述的组合。
接着，如图2A所示，于基底100的第二表面100b上对应于对准图案108a而形成对准图案108b。换言之，对准图案108b的位置与分布由对准图案108a所决定。在一实施例中，对准图案108b的位置大抵与对准图案108a对齐。在另一实施例中，对准图案108b的位置不与对准图案108a对齐，而是隔有一预定距离或彼此间具有一预定的相对关系。由于对准图案108b是对应于对准图案108a，可使基底100两侧所将进行的制程得以匹配。
接着，如图2B所示，于基底100的第二表面100b上形成遮光层112。遮光层112的材质可包括高分子材料、金属材料或前述的组合。例如，遮光层可为黑光阻层，其可透过曝光及显影制程而图案化。
如图2B所示，遮光层112可大抵顺应性地形成于对准图案108b上。请参照图2A及图2B，当对准图案108b为一凹口时(见图2A)，大抵顺应性形成于其上的遮光层112亦将具有一尺寸较小的凹口(见图2B)，该凹口亦可作为对准图案。因此，在此实施例中，遮光层112具有对准图案108c，如图2B所示。
由于遮光层112可隔离及/或吸收晶片封装体外的光线，因此在形成遮光层112之后，可能无法侦测基底100的第一表面100a上的对准图案108a。因此，形成于遮光层112中的对准图案108c此时可作为对准的标记，以利于基底100的第二表面100b上后续制程的进行。再者，如上述，对准图案108a与108b彼此对应。因此，顺应于对准图案108b而形成的对准图案108c亦将与对准图案108a相对应。
在一实施例中，可选择性于基底100中形成穿孔。在此情形下，可如图2B所示，将先前所形成的遮光层112图案化以形成露出部分基底100的开口。在一实施例中，可以遮光层112中的对准图案108c为对准标记而将遮光层112图案化。例如，当遮光层112为黑光阻层时，可通过对准图案108c的定位而仅对特定位置的遮光层112进行曝光制程。在后续显影制程之后，便可形成出所需的图案化遮光层112。或者，在另一实施例中，可选用金属层作为遮光层112。在此情形下，可通过于金属层上形成图案化光阻层。接着，进行蚀刻制程而将金属层图案化为所需的遮光层112。
接着，如图2C所示，可以遮光层112为遮罩，自基底100的第二表面100b移除部分的基底100以形成朝第一表面100a延伸的穿孔110。虽然在图2C的实施例中，对准图案108c的深度小于穿孔110的深度，但本发明实施例的实施方式不限于此。在其他实施例中，对准图案108c的深度可大抵等于或大于穿孔110的深度。在一实施例中，穿孔110以蚀刻制程形成。因此，可选用与基底100之间具有较高蚀刻选择比的金属层作为遮光层112。
在一实施例中，穿孔110可露出部分的导电垫104。再者，穿孔110的侧壁可为垂直侧壁或倾斜侧壁。在一实施例中，穿孔110的开口口径由上往下递减。在另一实施例中，穿孔110的开口口径由上往下递增，即在此情形下，穿孔110具有“倒角”结构。此外，在另一实施例中，在形成对准图案108b与穿孔110之前，可选择性对基底100进行薄化制程以利后续制程的进行。例如，可以透明基底106为支撑，自基底100的第二表面100b进行例如是机械研磨或化学机械研磨的薄化制程，以将基底100缩减至一预定厚度。
请继续参照图2C，在此实施例中，由于穿孔110是以遮光层112为遮罩而形成，因此所形成的遮光层112的侧端112a与穿孔110的侧壁大抵共平面，如图2C所示。
接着，如图2D所示，在一实施例中，可于穿孔110的侧壁及基底100的第二表面100b上形成绝缘层114。在一实施例中，绝缘层114会形成于穿孔110的底部上而盖住导电垫104。在此情形下，可对绝缘层114进行图案化制程以移除穿孔110的底部上的部分绝缘层114以使导电垫104露出。
如图2E所示，接着于穿孔110中的绝缘层114上及第二表面100b上形成导电层116。在一实施例中，导电层116电性连接导电垫104。导电层116可于穿孔110的底部与导电垫104电性接触，并可沿着穿孔110的侧壁向上延伸至第二表面100b上。
如图2E所示，在一实施例中，可选择性于基底100的第二表面100b上形成保护层118，其例如可为防焊层、绿漆或前述的相似物等。接着，可于第二表面100b上形成导电凸块120，其中保护层118部分围绕导电凸块120，且导电凸块120电性连接导电垫104。例如，在形成保护层118之后，可移除部分的保护层118以形成露出部分的导电层116的开口。接着，于露出导电层116的开口中形成导电凸块120。导电凸块120可通过导电层116而与导电垫104电性连接。
本发明实施例通过遮光层而阻挡及/或吸收外界的光线，可使晶片封装体的操作更为顺利。本发明实施例通过于遮光层中形成对准图案，可使后续各制程更为精准，提高晶片封装体的良率。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
Claims (20)
1.一种晶片封装体，其特征在于，包括：
一基底，具有一第一表面及一第二表面；
一光学元件，设置于该第一表面上；
一导电垫，设置于该第一表面上；
一第一对准图案，形成于该第一表面上；以及
一遮光层，设置于该第二表面上，且具有一第二对准图案，其中该第二对准图案对应于该第一对准图案。
2.根据权利要求1所述的晶片封装体，其特征在于，还包括：
一穿孔，自该第二表面朝该第一表面延伸；
一绝缘层，形成于该穿孔的侧壁上，且延伸至该基底的该第二表面上；以及
一导电层，形成于该穿孔中的该绝缘层上，且延伸至该第二表面上的该绝缘层上，其中该导电层电性连接该导电垫。
3.根据权利要求2所述的晶片封装体，其特征在于，该遮光层具有一侧端，该侧端与该穿孔隔有一间距。
4.根据权利要求3所述的晶片封装体，其特征在于，该遮光层的该侧端位于该光学元件与该穿孔之间。
5.根据权利要求4所述的晶片封装体，其特征在于，该遮光层的该侧端位于该导电垫在该第二表面上的正投影的范围内。
6.根据权利要求2所述的晶片封装体，其特征在于，该遮光层位于该基底与该绝缘层之间。
7.根据权利要求2所述的晶片封装体，其特征在于，该遮光层具有一侧端，该侧端与该穿孔的侧壁共平面。
8.根据权利要求1所述的晶片封装体，其特征在于，还包括一透明基底，设置于该基底的该第一表面与该光学元件之上。
9.根据权利要求1所述的晶片封装体，其特征在于，该第一对准图案形成于该基底的该第一表面上的一材料层中。
10.根据权利要求1所述的晶片封装体，其特征在于，还包括：
一保护层，设置于该基底的该第二表面；以及
一导电凸块，设置于该第二表面上，且该保护层部分围绕该导电凸块，该导电凸块与该导电垫电性连接。
11.一种晶片封装体的形成方法，其特征在于，包括：
提供一基底，具有一第一表面及一第二表面，该基底包括：一光学元件，设置于该第一表面上；以及一导电垫，设置于该第一表面上；
于该基底的该第一表面上形成一第一对准图案；
于该基底的该第二表面上，对应该第一对准图案而形成一第二对准图案；以及
于该基底的该第二表面上形成一遮光层，该遮光层顺应性形成于该第二对准图案上，因而该遮光层具有对应于该第二对准图案的一第三对准图案。
12.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括：
自该基底的该第二表面移除部分的该基底以形成朝该基底的该第一表面延伸的一穿孔；
于该穿孔的侧壁上及该基底的该第二表面上形成一绝缘层；以及
于该穿孔中的该绝缘层上及该第二表面上的该绝缘层上形成一导电层，其中该导电层电性连接该导电垫。
13.根据权利要求12所述的晶片封装体的形成方法，其特征在于，该穿孔与该第二对准图案同时形成。
14.根据权利要求12所述的晶片封装体的形成方法，其特征在于，该绝缘层在形成该遮光层之后形成。
15.根据权利要求12所述的晶片封装体的形成方法，其特征在于，该遮光层在形成该穿孔之后形成。
16.根据权利要求15所述的晶片封装体的形成方法，其特征在于，还包括以该遮光层的该第三对准图案为对准标记而将该遮光层图案化，使该穿孔中不具有该遮光层，并使该遮光层的一侧端与该穿孔隔有一间距。
17.根据权利要求12所述的晶片封装体的形成方法，其特征在于，该遮光层在形成该穿孔之前形成。
18.根据权利要求17所述的晶片封装体的形成方法，其特征在于，还包括：
以该遮光层的该第三对准图案为对准标记而将该遮光层图案化以形成一开口，该开口露出部分的该基底；以及
以该遮光层为遮罩，自该开口所露出的该基底移除部分的该基底以形成自该第二表面朝该第一表面延伸的该穿孔。
19.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括于该基底的该第一表面与该光学元件之上设置一透明基底。
20.根据权利要求11所述的晶片封装体的形成方法，其特征在于，还包括：
于该基底的该第二表面上形成一保护层；以及
于该第二表面上形成一导电凸块，其中该保护层部分围绕该导电凸块，且该导电凸块电性连接该导电垫。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US34841210P | 2010-05-26 | 2010-05-26 | |
| US61/348,412 | 2010-05-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102263117A CN102263117A (zh) | 2011-11-30 |
| CN102263117B true CN102263117B (zh) | 2016-06-08 |
Family
ID=45009685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110139233.6A Active CN102263117B (zh) | 2010-05-26 | 2011-05-26 | 晶片封装体及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8431946B2 (zh) |
| CN (1) | CN102263117B (zh) |
| TW (1) | TWI523241B (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009060277A1 (de) * | 2008-12-24 | 2010-09-02 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung von Justiermarken für licht-undurchlässige bzw. licht-absorbierende Schichten (Light-Shield-Resistmasken) |
| TWI502708B (zh) * | 2010-03-23 | 2015-10-01 | Xintec Inc | 晶片封裝體 |
| US8536671B2 (en) | 2010-06-07 | 2013-09-17 | Tsang-Yu Liu | Chip package |
| US9165890B2 (en) * | 2012-07-16 | 2015-10-20 | Xintec Inc. | Chip package comprising alignment mark and method for forming the same |
| TWI576972B (zh) * | 2013-01-18 | 2017-04-01 | 精材科技股份有限公司 | 半導體晶片封裝體及其製造方法 |
| KR102113622B1 (ko) * | 2013-12-24 | 2020-05-21 | 엘지디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| CN103839923B (zh) * | 2014-02-25 | 2016-03-30 | 京东方科技集团股份有限公司 | 一种对位标记的制作方法及基板 |
| US9620463B2 (en) | 2015-02-27 | 2017-04-11 | Qualcomm Incorporated | Radio-frequency (RF) shielding in fan-out wafer level package (FOWLP) |
| CN105070667A (zh) * | 2015-09-02 | 2015-11-18 | 华天科技（昆山）电子有限公司 | 图像传感芯片封装方法 |
| US10109663B2 (en) * | 2015-09-10 | 2018-10-23 | Xintec Inc. | Chip package and method for forming the same |
| CN105226074A (zh) * | 2015-10-28 | 2016-01-06 | 苏州晶方半导体科技股份有限公司 | 影像传感芯片封装结构及封装方法 |
| US10229877B2 (en) * | 2016-06-22 | 2019-03-12 | Nanya Technology Corporation | Semiconductor chip and multi-chip package using thereof |
| US10424540B2 (en) * | 2016-10-06 | 2019-09-24 | Xintec Inc. | Chip package and method for forming the same |
| US9905722B1 (en) * | 2016-12-27 | 2018-02-27 | Advanced Semiconductor Engineering, Inc. | Optical device, optical module structure and manufacturing process |
| US10192915B1 (en) * | 2017-07-18 | 2019-01-29 | Visera Technologies Company Limited | Optical sensor and manufacturing method thereof |
| CN115548042A (zh) * | 2018-05-11 | 2022-12-30 | 联华电子股份有限公司 | 半导体元件的制造方法 |
| US11430909B2 (en) * | 2019-07-31 | 2022-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | BSI chip with backside alignment mark |
| CN112580394A (zh) * | 2019-09-29 | 2021-03-30 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
| US11444219B2 (en) * | 2020-09-30 | 2022-09-13 | Lite-On Singapore Pte. Ltd. | Sensor package array, method of manufacturing the same, and sensor package structure |
| CN117832194B (zh) * | 2023-12-29 | 2025-02-28 | 联合微电子中心有限责任公司 | 半导体装置及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1641484A (zh) * | 2003-12-24 | 2005-07-20 | Asml荷兰有限公司 | 测量方法、用于提供对准标记的方法和器件制造方法 |
| CN101465359A (zh) * | 2007-12-17 | 2009-06-24 | 瀚宇彩晶股份有限公司 | 具有光敏薄膜晶体管的大型光传感器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2947196B2 (ja) * | 1997-01-23 | 1999-09-13 | 日本電気株式会社 | 半導体基板および半導体装置の製造方法 |
| JP3722367B2 (ja) * | 2002-03-19 | 2005-11-30 | ソニー株式会社 | 固体撮像素子の製造方法 |
| US7288466B2 (en) * | 2002-05-14 | 2007-10-30 | Kabushiki Kaisha Toshiba | Processing method, manufacturing method of semiconductor device, and processing apparatus |
| TWI345830B (en) * | 2007-08-08 | 2011-07-21 | Xintec Inc | Image sensor package and fabrication method thereof |
-
2011
- 2011-05-24 US US13/114,750 patent/US8431946B2/en active Active
- 2011-05-26 CN CN201110139233.6A patent/CN102263117B/zh active Active
- 2011-05-26 TW TW100118414A patent/TWI523241B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1641484A (zh) * | 2003-12-24 | 2005-07-20 | Asml荷兰有限公司 | 测量方法、用于提供对准标记的方法和器件制造方法 |
| CN101465359A (zh) * | 2007-12-17 | 2009-06-24 | 瀚宇彩晶股份有限公司 | 具有光敏薄膜晶体管的大型光传感器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201143106A (en) | 2011-12-01 |
| US8431946B2 (en) | 2013-04-30 |
| TWI523241B (zh) | 2016-02-21 |
| CN102263117A (zh) | 2011-11-30 |
| US20110291139A1 (en) | 2011-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102263117B (zh) | 晶片封装体及其形成方法 | |
| CN102270618B (zh) | 晶片封装体 | |
| CN102856336B (zh) | 晶片封装体及其形成方法 | |
| TWI473224B (zh) | 晶片封裝體 | |
| CN103426838B (zh) | 晶片封装体及其形成方法 | |
| CN102592982B (zh) | 晶片封装体的形成方法 | |
| CN104733422B (zh) | 晶片封装体及其制造方法 | |
| US9165890B2 (en) | Chip package comprising alignment mark and method for forming the same | |
| CN102891117B (zh) | 晶片封装体及其制造方法 | |
| CN103107157B (zh) | 晶片封装体及其形成方法 | |
| CN103489846A (zh) | 晶片封装体及其形成方法 | |
| CN103426832B (zh) | 芯片封装体及其形成方法 | |
| CN102903763B (zh) | 晶片封装体及其形成方法 | |
| CN102201458B (zh) | 晶片封装体 | |
| TW201541586A (zh) | 晶片堆疊封裝體及其製造方法 | |
| CN102832180B (zh) | 晶片封装体及其形成方法 | |
| TWI525766B (zh) | 晶片封裝體 | |
| CN103165545B (zh) | 晶片封装体及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |