[go: up one dir, main page]

CN102592982B - 晶片封装体的形成方法 - Google Patents

晶片封装体的形成方法 Download PDF

Info

Publication number
CN102592982B
CN102592982B CN201210015328.1A CN201210015328A CN102592982B CN 102592982 B CN102592982 B CN 102592982B CN 201210015328 A CN201210015328 A CN 201210015328A CN 102592982 B CN102592982 B CN 102592982B
Authority
CN
China
Prior art keywords
substrate
layer
hole
conductive
depression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210015328.1A
Other languages
English (en)
Other versions
CN102592982A (zh
Inventor
陈键辉
杨铭堃
刘沧宇
何彦仕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN102592982A publication Critical patent/CN102592982A/zh
Application granted granted Critical
Publication of CN102592982B publication Critical patent/CN102592982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种晶片封装体的形成方法，包括：提供一基底，该基底具有一第一表面及一第二表面，其中至少二个导电垫设置于基底的第一表面上；自该基底的该第二表面部分移除该基底以形成朝该第一表面延伸的至少二个孔洞，其中所述孔洞分别对齐于其中一对应的所述导电垫；在形成所述孔洞之后，自该基底的该第二表面部分移除该基底以形成朝该第一表面延伸的至少一凹陷，该凹陷与所述孔洞重叠；于该凹陷的侧壁与底部上及该孔洞的侧壁上形成一绝缘层；以及于该绝缘层上形成一导电层，该导电层电性接触其中一所述导电垫。本发明可提升晶片封装体的品质。

Description

晶片封装体的形成方法
技术领域
本发明有关于晶片封装体，且特别是有关于具有穿基底导电结构的晶片封装体。
背景技术
晶片封装制程是形成电子产品过程中的一重要步骤。晶片封装体除了将晶片保护于其中，使免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。
随着晶片尺寸的缩小化与内部线路密度的提升，晶片封装体的尺寸与导线密度亦需随之调整。于有限空间内形成所需的导电通路，且兼顾所形成导电通路的品质已成为重要课题。
发明内容
本发明一种晶片封装体的形成方法，包括：提供一基底，该基底具有一第一表面及一第二表面，其中至少二个导电垫设置于基底的第一表面上；自该基底的该第二表面部分移除该基底以形成朝该第一表面延伸的至少二个孔洞，其中所述孔洞分别对齐于其中一对应的所述导电垫；在形成所述孔洞之后，自该基底的该第二表面部分移除该基底以形成朝该第一表面延伸的至少一凹陷，该凹陷与所述孔洞重叠；于该凹陷的侧壁与底部上及该孔洞的侧壁上形成一绝缘层；以及于该绝缘层上形成一导电层，该导电层电性接触其中一所述导电垫。
本发明所述的晶片封装体的形成方法，还包括：于该基底的该第二表面上形成一保护层，该保护层具有露出该导电层的至少一开口；以及于该保护层的该开口中形成一导电凸块。
本发明所述的晶片封装体的形成方法，还包括沿着该基底的一预定切割道切割该基底以形成至少一晶片封装体。
本发明所述的晶片封装体的形成方法，其中，该预定切割道位于其中两个所述孔洞之间。
本发明所述的晶片封装体的形成方法，其中，该保护层具有一沟槽，重叠于该预定切割道。
本发明所述的晶片封装体的形成方法，其中，在形成所述孔洞之后及形成该凹陷之前，其中一所述孔洞的一侧壁与该第二表面之间夹有一第一角度，且在形成该凹陷之后，该孔洞的该侧壁与该第二表面之间夹有一大于该第一角度的一第二角度。
本发明可提升晶片封装体的品质。
附图说明
图1A-1L显示根据本发明一实施例的晶片封装体的制程剖面图。
图2A-2H显示根据本发明一实施例的晶片封装体的制程剖面图。
图3显示根据本发明一实施例的晶片封装体的剖面图。
图4显示根据本发明一实施例的晶片封装体的剖面图。
附图中符号的简单说明如下：
10：晶片封装体；100：基底；100a、100b：表面；102：介电层；103：遮罩层；104：导电垫；105：遮罩层；106：凹陷；107：遮罩层；108：孔洞；110：绝缘层；111：遮罩层；112：晶种层；112a、112b：导电层；113：遮罩层；114：保护层；116：导电凸块；302：间隔层；304：基板；SC：切割道；θ1、θ2：角度。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间必然具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装各种晶片。例如，其可用于封装各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digitalor analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(opto electronic devices)、微机电系统(Micro Electro Mechanical System；MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package；WSP)制程对影像感测元件、发光二极管(light-emitting diodes；LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wave devices)、压力感测器(process sensors)喷墨头(ink printer heads)、或功率晶片(power IC)等半导体晶片进行封装。
其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layerintegrated circuit devices)的晶片封装体。
图1A-1L显示根据本发明一实施例的晶片封装体的制程剖面图。如图1A所示，提供基底100，具有表面100a及表面100b。基底100可为半导体基底，例如是半导体晶圆。基底100上可形成有至少一元件区(未显示)。元件区可与基底100的表面100a上的导电垫104电性连接。导电垫104可形成于表面100a上的介电层102之上或之中。在一实施例中，导电垫104可为多层导电垫的叠层。
如图1A所示，为了于基底100中定义凹陷，可于基底100的表面100b上形成图案化遮罩层105，其具有露出部分基底100的开口。开口可与下方的至少两导电接垫104重叠。
接着，如图1B所示，可例如以蚀刻制程自基底100的表面100b移除未由遮罩层105所覆盖的部分，因而形成出自基底100的表面100b朝表面100a延伸的凹陷106。接着，移除遮罩层105。
如图1C所示，为了于基底100的凹陷106的底部定义孔洞，可于基底100的表面100b上形成图案化遮罩层107，其具有露出部分基底100的至少两开口。这些开口可分别大抵对齐于其下的对应的导电接垫104。
接着，如图1D所示，可例如以蚀刻制程自凹陷106的底部移除未由遮罩层107所覆盖的部分，因而形成出自基底100的表面100b朝表面100a延伸的孔洞108。在一实施例中，孔洞108露出介电层102。在一实施例中，孔洞108大抵对齐于下方的对应的导电垫104。
如图1E所示，接着可例如以蚀刻制程移除孔洞108下方的介电层102以使对应的导电垫104露出。在一实施例中，移除介电层102的蚀刻制程所采用的蚀刻剂可大抵不会蚀刻移除或仅会微量蚀刻移除导电垫104。接着，可移除遮罩层107。
接着，如图1F所示，于凹陷106的侧壁与底部及孔洞108的侧壁上形成绝缘层110。例如，可以化学气相沉积制程于基底100的表面100b上形成顺应性的绝缘层110。在此实施例中，由基底100的表面100b朝表面100b延伸的穿孔由凹陷106与孔洞108所共同形成，因此穿孔的深宽比较小，有利于绝缘层110的沉积。在一实施例中，绝缘层110会覆盖导电垫104。在此情形下，可进一步通过图案化制程移除孔洞108底部上的绝缘层110而使导电垫104露出。
如图1G所示，可例如以物理气相沉积制程于基底100的表面100b上形成晶种层112。在此实施例中，由基底100的表面100b朝表面100b延伸的穿孔由凹陷106与孔洞108所共同形成，因此穿孔的深宽比较小，有利于晶种层112的沉积。晶种层112可延伸至凹陷106的侧壁与底部，并进一步延伸至孔洞108的侧壁与底部上而与导电垫104电性接触。接着，可于晶种层112上形成遮罩层113。
接着，如图1H所示，可通过电镀制程及/或无电镀制程于未由遮罩层113所覆盖的晶种层112上沉积导电材料而形成出厚度较厚的导电层112a。接着，移除遮罩层113而露出下方的晶种层。
如图1I所示，可例如以蚀刻制程移除原由遮罩层113所覆盖的晶种层而使导电层112a具有所需的图案。导电层112a在移除原由遮罩层113所覆盖的晶种层的蚀刻制程中亦会被些微移除。接着，可以化学镀镍或化学镀金的方法于导电层112a的表面上沉积导电材料层以形成厚度较厚的图案化导电层112b，其中化学镀镍或化学镀金制程可增加导电层的可靠度与提升与后续材料层的接合。应注意的是，上述与导电层有关的制程仅举例说明，图案化导电层112b的形成方式不限于上述制程。
接着，如图1J所示，于基底100的表面100b上形成图案化保护层114。保护层114具有至少一开口，露出下方的导电层112b。在一实施例中，保护层114延伸进入凹陷106之中。在一实施例中，保护层114延伸进入孔洞108之中。在一实施例中，位于凹陷106中的保护层114具有一沟槽，其位置大抵与基底100的预定切割道SC重叠。
如图1K所示，于保护层114露出导电层112b的开口中形成导电凸块116。
接着，如图1L所示，沿着基底100的预定切割道SC切割基底100以形成至少一独立的晶片封装体10。由于保护层114于切割道处具有沟槽，因此切割过程中不会切割保护层114，可提升晶片封装体的品质。在此情形下，保护层114的一侧壁与基底100的一侧壁不共平面。
在上述实施例中，穿孔的形成过程是先形成凹陷，随后形成孔洞。然而，本发明实施例不限于此。例如，图2A-2H显示根据本发明另一实施例的晶片封装体的制程剖面图，其中相同或相似的标号用以标示相同或相似的元件。
如图2A所示，提供基底100，具有表面100a及表面100b。基底100可为半导体基底，例如是半导体晶圆。基底100上可形成有至少一元件区(未显示)。元件区可与基底100的表面100a上的导电垫104电性连接。导电垫104可形成于表面100a上的介电层102之上或之中。在一实施例中，导电垫104可为多层导电垫的叠层。
如图2A所示，为了于基底100中定义孔洞，可于基底100的表面100b上形成图案化遮罩层103，其具有露出部分基底100的至少两开口。开口可大抵分别对齐于下方的对应的两导电接垫104。
接着，如图2B所示，可例如以蚀刻制程自基底100的表面100b移除未由遮罩层103所覆盖的部分，因而形成出自基底100的表面100b朝表面100a延伸的孔洞108。接着，移除遮罩层103。在一实施例中，孔洞108露出介电层102。在一实施例中，孔洞108大抵对齐于下方的对应的导电垫104。
如图2C所示，为了于基底100的表面100b定义凹陷，可于基底100的表面100b上形成图案化遮罩层107，其具有露出部分基底100的至少一开口。开口可与下方的至少两导电接垫104重叠。
接着，如图2D所示，可例如以蚀刻制程自基底100的表面100b移除未由遮罩层107所覆盖的部分，因而形成出自基底100的表面100b朝表面100a延伸的凹陷106。在形成凹陷106的过程中，孔洞108的侧壁亦可能会受到影响。例如，在一实施例中，孔洞108的侧壁相对于表面100b的倾斜程度会增加。如图2C-2D所示，孔洞108的侧壁与表面100b之间的夹角由θ1增加到θ2。
如图2E所示，接着可以化学气相沉积制程于基底100的表面100b上形成顺应性的绝缘层110。在此实施例中，由基底100的表面100b朝表面100b延伸的穿孔由凹陷106与孔洞108所共同形成，因此穿孔的深宽比较小，有利于绝缘层110的沉积。在一实施例中，绝缘层110会覆盖下方的介电层102及导电垫104。
接着，如图2F所示，于基底100的表面100b上设置遮罩层111。遮罩层111具有露出孔洞108的底部处的绝缘层110的开口。接着，可以遮罩层111为遮罩而进行蚀刻制程以移除孔洞108的底部处的绝缘层110而使导电垫104露出。在一实施例中，可于同一蚀刻制程中移除孔洞108的底部处的绝缘层110与下方的介电层102而使导电垫104露出。接着，可移除遮罩层111。
如图2G所示，可于基底100的表面100b上形成图案化导电层112b。在此实施例中，由基底100的表面100b朝表面100b延伸的穿孔由凹陷106与孔洞108所共同形成，因此穿孔的深宽比较小，有利于导电层112b的沉积。导电层112b可延伸至凹陷106的侧壁与底部，并进一步延伸至孔洞108的侧壁与底部上而与导电垫104电性接触。导电层112b可以(但不限于)类似于图1G-1I所示的方式形成。
接着，如图2H所示，于基底100的表面100b上形成图案化保护层114。保护层114具有至少一开口，露出下方的导电层112b。在一实施例中，保护层114延伸进入凹陷106之中。在一实施例中，保护层114延伸进入孔洞108之中。在一实施例中，位于凹陷106中的保护层114具有一沟槽，其位置大抵与基底100的预定切割道SC重叠。接着，于保护层114露出导电层112b的开口中形成导电凸块116。接着，沿着基底100的预定切割道SC切割基底100以形成至少一独立的晶片封装体10。由于保护层114于切割道处具有沟槽，因此切割过程中不会切割保护层114，可提升晶片封装体的品质。在此情形下，保护层114的一侧壁与基底100的一侧壁不共平面。
本发明实施例可有许多变化。例如，请参照图3实施例，其类似于图2的实施例。主要差异在于图3实施例包括设置于基底的下表面上之间隔层(DAM)302及设置于间隔层上的基板，其例如是玻璃基板(Glass)304。导电垫104位于间隔层302之中。此外，孔洞108进一步穿过导电垫104并延伸进入间隔层302之中。因此，所形成的导电层112b亦延伸进入间隔层302之中。
图4显示另一实施例，其类似于图3的实施例。主要差异在于孔洞108仅到达间隔层(DAM)302的表面而露出导电垫104。因此，所形成的导电层112b亦仅到达间隔层302的表面而未延伸进入间隔层302。
此外，应注意的是，图3及图4实施例中，关于孔洞到达间隔层或延伸进入间隔层的技术亦可应用至图1实施例之中。
在本发明实施例中，由基底100的表面100b朝表面100b延伸的穿孔由凹陷106与孔洞108所共同形成。因此，穿孔的深宽比较小，有利于后续材料层的沉积，可于有限空间的内形成所需的导电通路，并可兼顾所形成导电通路的品质。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (5)

1.一种晶片封装体的形成方法，其特征在于，包括：
提供一基底，该基底具有一第一表面及一第二表面，其中至少二个导电垫设置于基底的第一表面上；
自该基底的该第二表面部分移除该基底以形成朝该第一表面延伸的至少二个孔洞，其中所述孔洞分别对齐于对应的所述导电垫；
在形成所述孔洞之后，自该基底的该第二表面部分移除该基底以形成朝该第一表面延伸的一个凹陷，该凹陷与所述孔洞重叠；
于该凹陷的侧壁与底部上及该孔洞的侧壁上形成一绝缘层；
于该绝缘层上形成一导电层，该导电层电性接触其中一所述导电垫，其中该凹陷的深度大于该导电层的厚度；以及
沿着该基底的一预定切割道切割该基底以形成至少一晶片封装体，
其中，该预定切割道位于两个所述孔洞之间，且穿过该凹陷。
2.根据权利要求1所述的晶片封装体的形成方法，其特征在于，还包括：
于该基底的该第二表面上形成一保护层，该保护层填入该凹陷内、或该凹陷和所述孔洞内。
3.根据权利要求1所述的晶片封装体的形成方法，其特征在于，在形成所述孔洞之后及形成该凹陷之前，其中一所述孔洞的一侧壁与该第二表面之间夹有一第一角度，且在形成该凹陷之后，该孔洞的该侧壁与该第二表面之间夹有一大于该第一角度的一第二角度。
4.根据权利要求1所述的晶片封装体的形成方法，其特征在于，还包括：
于该基底的该第二表面上形成一保护层，该保护层具有露出该导电层的至少一开口；以及
于该保护层的该开口中形成一导电凸块。
5.根据权利要求1所述的晶片封装体的形成方法，其特征在于，还包括于该基底的该第二表面上形成一保护层，该保护层具有一沟槽，该沟槽重叠于该预定切割道。
CN201210015328.1A 2011-01-17 2012-01-17 晶片封装体的形成方法 Active CN102592982B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161433381P 2011-01-17 2011-01-17
US61/433,381 2011-01-17

Publications (2)

Publication Number Publication Date
CN102592982A CN102592982A (zh) 2012-07-18
CN102592982B true CN102592982B (zh) 2017-05-03

Family

ID=46481457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210015328.1A Active CN102592982B (zh) 2011-01-17 2012-01-17 晶片封装体的形成方法

Country Status (3)

Country Link
US (1) US9711403B2 (zh)
CN (1) CN102592982B (zh)
TW (1) TWI459485B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
US10269863B2 (en) 2012-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for via last through-vias
CN103985683B (zh) * 2013-02-08 2017-04-12 精材科技股份有限公司 晶片封装体
TWI546921B (zh) * 2013-03-14 2016-08-21 精材科技股份有限公司 晶片封裝體及其形成方法
TWI566353B (zh) * 2013-08-21 2017-01-11 精材科技股份有限公司 半導體結構及其製造方法
CN104465678B (zh) * 2013-09-18 2018-03-30 昆山西钛微电子科技有限公司 晶圆级芯片的cis封装结构及其封装方法
US9640683B2 (en) 2013-11-07 2017-05-02 Xintec Inc. Electrical contact structure with a redistribution layer connected to a stud
TWI581389B (zh) * 2014-05-22 2017-05-01 精材科技股份有限公司 半導體結構及其製造方法
TWI582918B (zh) 2014-11-12 2017-05-11 精材科技股份有限公司 晶片封裝體及其製造方法
TWI564961B (zh) * 2015-03-06 2017-01-01 精材科技股份有限公司 半導體結構及其製造方法
TWI585870B (zh) * 2015-05-20 2017-06-01 精材科技股份有限公司 晶片封裝體及其製造方法
CN205752132U (zh) * 2016-05-19 2016-11-30 深圳市汇顶科技股份有限公司 硅通孔芯片、指纹识别传感器和终端设备
CN106229272A (zh) * 2016-08-23 2016-12-14 苏州科阳光电科技有限公司 晶圆级芯片封装方法及结构
US10170305B1 (en) * 2017-08-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Selective film growth for bottom-up gap filling
CN111463134A (zh) * 2019-01-18 2020-07-28 典琦科技股份有限公司 芯片封装体的制造方法
CN112885793B (zh) * 2021-03-12 2025-03-14 苏州晶方半导体科技股份有限公司 芯片封装结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854140A (en) * 1996-12-13 1998-12-29 Siemens Aktiengesellschaft Method of making an aluminum contact
CN1453847A (zh) * 2002-04-24 2003-11-05 精工爱普生株式会社 半导体装置及其制造方法、电路基片和电子仪器
CN1523665A (zh) * 2002-10-11 2004-08-25 ������������ʽ���� 半导体装置及其制造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3850855T2 (de) * 1987-11-13 1994-11-10 Nissan Motor Halbleitervorrichtung.
US5605857A (en) * 1993-02-12 1997-02-25 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5985762A (en) * 1997-05-19 1999-11-16 International Business Machines Corporation Method of forming a self-aligned copper diffusion barrier in vias
US6080655A (en) * 1997-08-21 2000-06-27 Micron Technology, Inc. Method for fabricating conductive components in microelectronic devices and substrate structures thereof
JP2000150644A (ja) * 1998-11-10 2000-05-30 Mitsubishi Electric Corp 半導体デバイスの製造方法
US6184138B1 (en) * 1999-09-07 2001-02-06 Chartered Semiconductor Manufacturing Ltd. Method to create a controllable and reproducible dual copper damascene structure
US6482733B2 (en) * 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
CN1901181B (zh) * 2000-09-25 2012-09-05 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
US6693358B2 (en) * 2000-10-23 2004-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device
JP4130158B2 (ja) * 2003-06-09 2008-08-06 三洋電機株式会社 半導体装置の製造方法、半導体装置
JP2005101268A (ja) * 2003-09-25 2005-04-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4307284B2 (ja) * 2004-02-17 2009-08-05 三洋電機株式会社 半導体装置の製造方法
JP4282514B2 (ja) 2004-03-12 2009-06-24 三洋電機株式会社 半導体装置の製造方法
TWI273682B (en) * 2004-10-08 2007-02-11 Epworks Co Ltd Method for manufacturing wafer level chip scale package using redistribution substrate
KR100618343B1 (ko) * 2004-10-28 2006-08-31 삼성전자주식회사 패키징 기판의 제조방법 및 이를 이용한 패키징 방법.
DE102005046624B3 (de) * 2005-09-29 2007-03-22 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung
US8264086B2 (en) * 2005-12-05 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure with improved reliability
JP5010244B2 (ja) * 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
TW200839982A (en) * 2007-03-19 2008-10-01 Xintec Inc Integrated circuit package and method for fabricating thereof
TWI382477B (zh) * 2007-08-24 2013-01-11 Xintec Inc 電子元件的晶圓級封裝及其製造方法
CN101969053B (zh) * 2008-05-16 2012-12-26 精材科技股份有限公司 半导体装置及其制造方法
WO2009140798A1 (zh) * 2008-05-21 2009-11-26 精材科技股份有限公司 电子元件封装体及其制作方法
US8278152B2 (en) * 2008-09-08 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding process for CMOS image sensor
TWI511243B (zh) * 2009-12-31 2015-12-01 Xintec Inc 晶片封裝體及其製造方法
US8432032B2 (en) * 2010-01-13 2013-04-30 Chia-Sheng Lin Chip package and fabrication method thereof
US8207615B2 (en) * 2010-01-20 2012-06-26 Bai-Yao Lou Chip package and method for fabricating the same
TWI505428B (zh) * 2010-03-11 2015-10-21 Xintec Inc 晶片封裝體及其形成方法
US8692382B2 (en) * 2010-03-11 2014-04-08 Yu-Lin Yen Chip package
US8698316B2 (en) * 2010-03-11 2014-04-15 Yu-Lin Yen Chip package
TWI502708B (zh) * 2010-03-23 2015-10-01 Xintec Inc 晶片封裝體
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854140A (en) * 1996-12-13 1998-12-29 Siemens Aktiengesellschaft Method of making an aluminum contact
CN1453847A (zh) * 2002-04-24 2003-11-05 精工爱普生株式会社 半导体装置及其制造方法、电路基片和电子仪器
CN1523665A (zh) * 2002-10-11 2004-08-25 ������������ʽ���� 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20120184070A1 (en) 2012-07-19
TWI459485B (zh) 2014-11-01
CN102592982A (zh) 2012-07-18
TW201232684A (en) 2012-08-01
US9711403B2 (en) 2017-07-18

Similar Documents

Publication Publication Date Title
CN102592982B (zh) 晶片封装体的形成方法
CN103295985B (zh) 晶片封装体及其形成方法
US9337097B2 (en) Chip package and method for forming the same
CN103426838B (zh) 晶片封装体及其形成方法
CN102774805B (zh) 晶片封装体及其形成方法
CN103545295B (zh) 晶片封装体及其形成方法
TWI529887B (zh) 晶片封裝體及其形成方法
CN102891117B (zh) 晶片封装体及其制造方法
CN103107157B (zh) 晶片封装体及其形成方法
US9640488B2 (en) Chip package and method for forming the same
CN102751266A (zh) 晶片封装体及其形成方法
CN102832180B (zh) 晶片封装体及其形成方法
CN106252308A (zh) 晶片封装体与其制备方法
CN102891120B (zh) 晶片封装体及其形成方法
CN102779800A (zh) 晶片封装体及其形成方法
CN102779809B (zh) 晶片封装体及其形成方法
CN102891133B (zh) 晶片封装体及其形成方法
CN103426856A (zh) 晶片封装体及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant