CN102257551A

CN102257551A - 驱动装置和显示装置

Info

Publication number: CN102257551A
Application number: CN2009801512729A
Authority: CN
Inventors: 有泽大治郎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2008-12-22
Filing date: 2009-12-22
Publication date: 2011-11-23
Also published as: US20110254823A1; WO2010073637A1; JPWO2010073637A1; JP5236015B2; US8514214B2

Abstract

本发明可以抑制驱动装置的电路面积。在驱动装置中，具备：具有多个开关元件的第一切换部；具有多个开关元件的第二切换部；以及多个输出电路。所述多个输出电路分别具有：向其一端提供第一电压的开关元件；将该输出电路的所述开关元件的另一端与用于电流流出的端子连接的第一和第二整流元件。所述多个输出电路分别与所述第一切换部的所述开关元件之一和所述第二切换部的所述开关元件之一相对应，并且将对应的所述第一切换部的所述开关元件的另一端与该输出电路的所述第一整流元件的电流流入端子连接，并且将对应的所述第二切换部的所述开关元件的另一端与该输出电路的所述第二整流元件的电流流入端子连接。

Description

驱动装置和显示装置

技术领域

本公开涉及一种用于驱动以等离子体显示板、液晶显示板为代表的显示板的驱动装置。

背景技术

多条扫描线和多条信号线相互交叉配置的显示板是已知的。作为这样的显示板，已知有等离子体显示板(PDP：Plasma DisplayPanel)、液晶显示(LCD：liquid Crystal Display)板、场致发光(EL：Electroluminescent)板等平板显示器(FPD：Flat PanelDisplay)。

在对比文件1中，记载有用于扫描线的驱动的信号的示例。驱动显示板的驱动装置需要生成用于各扫描线的驱动的输出信号。在生成输出信号的输出电路中，一般采用在电源与地之间串联连接了两个开关元件的电路。

专利文献1：日本特开2001-154632公报

发明内容

但是，由于伴随着需要对显示板的电容性负载进行瞬时地充放电、以及近几年的显示板的像素数的增加，输出信号的数目逐渐变多，开关元件在驱动装置中所占的电路面积的比例逐渐变大。

在驱动等离子体显示板等时，存在驱动装置使全部输出信号同时从低电位变换为高电位的情况。在该情况下，由于大量的电流从电源流到显示板的电容性负载，可能会在电源电压中发生噪声，并且电源电压会暂时下降，而且可能对显示板的控制带来不良影响。

本发明的目的是抑制用于驱动显示板的驱动装置的电路面积。另外，在本发明的一个实施方式中，能够抑制在使输出信号的电位同时地发生变化的情况下对电源电压的不良影响。

根据本发明的实施方式的驱动装置，具备：具有多个开关元件的第一切换部；具有多个开关元件的第二切换部；以及多个输出电路。述多个输出电路分别包括：向其一端提供第一电压的开关元件；将该输出电路的所述开关元件的另一端与用于电流流出的端子连接的第一整流元件；以及将该输出电路的所述开关元件的另一端与用于电流流出的端子连接的第二整流元件，向所述第一切换部的所述多个开关元件的每一个的一端提供第二电压，向所述第二切换部的所述多个开关元件的每一个的一端提供第二电压。所述多个输出电路分别与所述第一切换部的所述多个开关元件之一和所述第二切换部的所述多个开关元件之一相对应，并且将对应的所述第一切换部的所述开关元件的另一端与该输出电路的所述第一整流元件的电流流入端子连接，并且将对应的所述第二切换部的所述开关元件的另一端与该输出电路的所述第二整流元件的电流流入端子连接。

由此，通过与输出电路相对应的第一切换部的开关元件和与该输出电路相对应的第二切换部的开关元件，能够对第二电源进行开关操作。由于各输出电路无需具有用于对第二电源进行开关操作的开关元件，能够抑制驱动装置的电路面积。

根据本发明的显示装置具备显示板、生成用于驱动所述显示板的多个输出信号的驱动装置，所述驱动装置具备：具有多个开关元件的第一切换部；具有多个开关元件的第二切换部；以及多个输出电路。所述多个输出电路分别包括：向其一端提供第一电压的开关元件；将该输出电路的所述开关元件的另一端与用于电流流出的端子连接的第一整流元件；以及将该输出电路的所述开关元件的另一端与用于电流流出的端子连接的第二整流元件。向所述第一切换部的所述多个开关元件的每一个的一端提供第二电压，向所述第二切换部的所述多个开关元件的每一个的一端提供第二电压。所述多个输出电路分别与所述第一切换部的所述多个开关元件之一和所述第二切换部的所述多个开关元件之一相对应，并且将对应的所述第一切换部的所述开关元件的另一端与该输出电路的所述第一整流元件的电流流入端子连接，并且将对应的所述第二切换部的所述开关元件的另一端与该输出电路的所述第二整流元件的电流流入端子连接，并且从该输出电路的所述开关元件的另一端输出所述多个输出信号之一。

(发明效果)

根据本发明的实施方式，由于能够使生成用于驱动显示板的输出信号的开关元件的数目变少，因此能够抑制驱动装置的电路面积。由此，能够抑制驱动装置的成本。另外，能够抑制在使输出信号电位同时变化的情况下对电源电压的不良影响。

附图说明

图1是示出了根据本发明实施方式的显示装置的构成的框图。

图2是示出了图1的扫描驱动器的构成示例的框图。

图3是示出了图2的切换部和输出电路的构成的示例的框图。

图4是示出了图3的输出电路的构成示例的电路图。

图5是示出了图3的电路中的信号波形的示例的时序图。

图6是示出了图3的电路的变形示例的构成的框图。

图7是示出了图6的输出电路的构成示例的电路图。

图8是示出了图6的电路中的信号波形的示例的时序图。

图9是示出了图3的电路的另一实施例的构成的框图。

图10是示出了在被同时驱动的情况下的图3的电路的信号波形的示例的时序图。

图11是示出了图3的电路的又一实施例的构成的框图。

图12是示出了图11的电路的信号波形的示例的时序图。

图13是示出了在执行行序驱动的情况下的图11的电路的信号波形的示例的时序图。

图14是示出了图3的电路的再一实施例的构成的框图。

图15是示出了图14的电路的信号波形的示例的时序图。

图16是示出了图14的电路的信号波形的另一示例的时序图。

图17是示出了在执行行序驱动的情况下的图14的电路的信号波形的示例的时序图。

图18是摘出图5的一部分所示的时序图。

图19是示出了在将同时驱动与行序驱动混合执行的情况下的示例的时序图。

图20是示出了重复进行3条扫描线的同时驱动的情况下的示例的时序图。

图21是示出了重复进行2条扫描线的同时驱动的情况下的示例的时序图。

具体实施方式

以下，将参考附图来说明本发明的实施方式。在附图中，由2位相同的参考编号所表示的构成要素相互对应，是相同或者类似的构成要素。附图中的功能块间的实线表示电连接。所谓的连接这一用语和与其关联的用语并非仅表示直接的连接，也可以表示间接的连接。

图1是示出了根据本发明实施方式的显示装置的构成的框图。图1的显示装置具有：分别作为驱动装置的扫描驱动器100A、100B、……、100Z、数据线驱动器192A、……、192Z、以及被这些驱动器驱动的显示板194。尽管显示板194典型地是等离子体显示板，其还可以是液晶显示板、场致发光板等其他种类的平板显示器。

扫描驱动器100A生成用于驱动显示板194的输出信号OUT1、OUT2、……，并通过OUT1、OUT2、……，来驱动图1中走向为横向的多条扫描线。各扫描线与显示板194的对应行的像素(横排的一列像素)连接。数据线驱动器192A通过多个输出信号来驱动图1中走向为纵向的多条数据线。作为输出信号OUT1、OUT2、……，扫描驱动器100A伴随时间移位依次一次输出一个脉冲，并且扫描驱动器100A通过信号OUT向下一级的扫描驱动器100B通知最后的输出信号的脉冲已被输出。该扫描驱动器100B也执行相同的动作，并进一步地向下一级的扫描驱动器进行通知。扫描驱动器100A～100Z的任一个均具有大致相同的构成。数据线驱动器192A～192Z的任一个也均具有大致相同的构成。

图2是示出了图1的扫描驱动器100A的构成示例的框图。扫描驱动器100A具有：逻辑部170、切换部110、120、以及输出电路201、202、……、209。输出电路201～209分别输出用于驱动显示板194的扫描线的输出信号OUT1～OUT9。这里，尽管作为示例，对扫描驱动器100A具有9个输出电路201～209的情况进行说明，但是其也可以具有更多的输出电路。

图3是示出了图2的切换部110、120、以及输出电路201、202、203、204、205、206、207、208、209的构成的示例的框图。图3的切换部110具有：作为开关元件的PMOS(p沟道金属氧化物半导体)晶体管11、12、13、以及电平移动电路41、42、43。切换部120具有：作为开关元件的PMOS晶体管21、22、23、以及电平移动电路51、52、53。在图3中，尽管为了便于说明，将输出电路201～209配置为矩阵状，但是也可以将输出电路201～209配置为1列。

PMOS晶体管11～13、21～23的源极与电源PS连接，并且从电源PS提供电压VDDH。电压VDDH是提供给所驱动的显示板194所需的电压。在显示板194是等离子体显示板的情况下，该电压是比浮动接地电压FGND高诸如150V的电压。在电平移动电路41～43、51～53所分别输入的信号的电平为“H”(高逻辑电平)时，其将该信号变换为大致具有电压VDDH的信号并输出。

负载C1、C2、C3、C4、C5、C6、C7、C8、C9分别示出了显示板194的各扫描线的电容性负载。负载C1、C2、C3、C4、C5、C6、C7、C8、C9的一端分别与输出电路201、202、203、204、205、206、207、208、209连接。负载C1～C9的另一端与电源PS连接，并从电源PS向该另一端提供浮动接地电压FGND。在本说明书中，将逻辑部170等的逻辑电路的接地设为电压的基准。

图4是示出了图3的输出电路201的构成示例的电路图。输出电路201具有：作为开关元件的NMOS(n沟道金属氧化物半导体)晶体管2、作为整流元件的二极管4、6。输出电路201不具有高电位侧(highside)的开关元件(例如PMOS晶体管)。

从图2的逻辑部170向NMOS晶体管2的栅极G输入控制信号G1。NMOS晶体管2的源极S与用于提供浮动接地电压FGND的电源连接。NMOS晶体管2的漏极D成为用于输出输出信号OUT1的输出节点，该输出节点与二极管4、6的作为电流流出的端子的阴极端子连接。二极管4的作为电流流入的端子的阳极端子A1与切换部110的对应PMOS晶体管连接，并且二极管6的阳极端子A2与切换部120的对应PMOS晶体管连接。输出电路202～209与输出电路201具有相同的构成。

扫描驱动器100A具有N个(N为整数)输出电路，图3的切换部110具有L个(L为满足L＜N的整数)PMOS晶体管，而切换部120具有M个(M为满足M＜N的整数)PMOS晶体管。此时，输出电路201～209的每M个与切换部110的不同PMOS晶体管连接，对于这每M个，其中之一与切换部120的相同PMOS晶体管连接。

具体地，PMOS晶体管11与输出电路201～203相对应，PMOS晶体管12与输出电路204～206相对应，而PMOS晶体管13与输出电路207～209相对应。PMOS晶体管11～13的漏极分别与对应输出电路的端子A1连接。PMOS晶体管21与输出电路201、204、207相对应，PMOS晶体管22与输出电路202、205、208相对应，而PMOS晶体管23与输出电路203、206、209相对应。PMOS晶体管21～23的漏极分别与对应输出电路的端子A2连接。换言之，输出电路201～209分别与切换部110的PMOS晶体管11～13之一、以及切换部120的PMOS晶体管21～23之一相对应。

例如，进行控制，以使切换部110的PMOS晶体管11与切换部120的PMOS晶体管21变为截止，而且使与PMOS晶体管11和PMOS晶体管21这两者对应的输出电路201的NMOS晶体管2变为导通。此时，输出电路201的输出节点由于电压VDDH的提供被切断，并且与用于提供电压FGND的电源连接，因而将电压FGND作为输出信号OUT1向负载C1输出。在行序(Lpne sequential)驱动时，输出电路201～209按照输出电路201、202、……、209的顺序，将相同的信号作为输出信号OUT1～OUT9输出。

以下，关于输出信号OUT1～OUT9，设高电位是与电压VDDH大致相等的电位，而低电位是与电压FGND大致相等的电位。在图3的电路中，存在执行行序驱动的情况、使所有的输出信号OUT1～OUT9为高电位的情况、使所有的输出信号OUT1～OUT9为低电位的情况、以及使所有的输出信号OUT1～OUT9为高阻抗的情况。在执行行序驱动的情况下，输出信号OUT1～OUT9中，仅顺次选择的一个输出信号变为低电位，其他的输出信号变为高电位。

图5是示出了图3的电路中的信号波形的示例的时序图。将说明图3的电路执行行序驱动的情况下的示例。在控制信号G11～G13、G21～G23全部为“L”(低逻辑电平)时，输出信号OUT1～OUT9变为高电位。首先，逻辑部170使控制信号G11、G21为“H”，PMOS晶体管11、21变为截止。此时，逻辑部170使控制信号G1为“H”，并将输出电路201的NMOS晶体管2维持在导通状态一定时间。然后，将低电位电平的脉冲作为输出信号OUT1输出。该脉冲的宽度被称为地址周期。地址周期是根据由图3的电路所驱动的显示板(例如PDP)的特性来决定的。

接下来，逻辑部170使控制信号G21、G1返回到“L”，使控制信号G22为“H”，PMOS晶体管21变为导通，而输出电路201的NMOS晶体管2和PMOS晶体管22变为截止。此时，逻辑部170使控制信号G2为“H”，并且将输出电路202的NMOS晶体管2维持在导通状态一定时间。然后，将低电位电平的脉冲作为输出信号OUT2输出。之后，逻辑部170输出如图5所示的控制信号，并输出如图5所示的输出信号OUT1～OUT9。

由此，根据图3的电路，通过切换部110的PMOS晶体管与切换部120的PMOS晶体管的组合，能够指定输出电路201～209中的一个输出电路，并且能够从该指定的输出电路，将脉冲作为输出信号输出。通过从输出电路201～209顺次指定一个输出电路，能够将脉冲作为输出信号OUT 1～OUT9顺次输出。

根据图3的电路，在具有N个输出电路的驱动装置中，能够使用作为用于对电压VDDH进行切换的高电位侧的开关元件的M+L(M×N≥N)个的开关元件(PMOS晶体管)、以及2×N个的整流元件(二极管)来执行行序驱动。在并未基于本实施方式的情况下，需要N个开关元件来作为高电位侧的开关元件。具体地，在如图3所示具有9个输出电路的情况下，所需的高电位侧的开关元件的数目在基于本实施方式的情况下为6个，而在不基于本实施方式的情况下为9个。

尽管整流元件的数目会增加，但是整流元件的电路面积与开关元件的电路面积相比非常小。如果考虑到作为实用的扫描驱动器IC具有100个左右的输出电路的情况，开关元件的数目变为诸如20(L＝M＝10的情况下)个，能够将开关元件的数目减少到1/5的程度。此时，即使考虑整流元件的增加，也具有充分缩减电路面积的效果。

通常，尽管扫描驱动器具有高耐压的输出电路和控制电路，并且为了驱动输出电路的高电位侧的开关元件还需要电平移动电路等，但是由于开关元件的数目减少，因而在该示例的情况下，还可以使电平移动电路的数目也变为1/5。

尽管以上已经说明了从输出电路201～209顺序地输出脉冲作为输出信号OUT1～OUT9的情况，但是也可以使输出脉冲的输出电路的顺序变为随机，并且可以使一部分输出电路不动作。

还可以使切换部110的PMOS晶体管11～13的尺寸比切换部120的PMOS晶体管21～23的任一个的尺寸小。在这种情况下，输出信号的上升和下降的转换速率(slew rate)大致由PMOS晶体管21～23和各输出电路的NMOS晶体管2来决定，PMOS晶体管11～13有助于输出信号的电位稳定。

此外，在每次跳跃规定的条数来驱动扫描线的隔行驱动的情况下，在即使所驱动的扫描线发生变化而PMOS晶体管21～23的任一个仍为截止时(例如，在图3中，以输出电路201、204、207的顺序从这些输出电路中输出脉冲时)，使PMOS晶体管11～13的尺寸变小并非优选的。

在图3的电路中，与各输出电路具有PMOS晶体管的情况相比，PMOS晶体管11～13、21～23的整体驱动能力较大地减少。在驱动等离子体显示板等时，存在扫描驱动器100A将全部输出信号同时从低电位(电压FGND等)变化为高电位(电压VDDH)的情况。在这样的情况下，根据图3的电路，减少了对显示板194的电容性负载的充电能力，并且使输出信号的通过率下降。结果，能够抑制对电源电压VDDH的不良影响，即，能够抑制电源电压VDDH中所产生的噪声或者电源电压VDDH的暂时下降。

图6是示出了图3的电路的变形示例的构成的框图。图6的切换部310具有：作为开关元件的PMOS晶体管11、12、以及电平移动电路41、42。切换部320具有：作为开关元件的PMOS晶体管21、22、以及电平移动电路51、52。切换部330具有：作为开关元件的PMOS晶体管31、32、以及电平移动电路61、62。在图3中，尽管为了说明的方便，将输出电路401～408配置为矩阵状，但是也可以将输出电路401～408配置为1列。图6的输出电路401～408分别输出用于驱动显示板194的扫描线的输出信号OUT1～OUT8。

PMOS晶体管11、12、21、22、31、32的源极与用于提供电压VDDH的电源连接。电平移动电路61、62是与电平移动电路41、42相同的电路。

图7是示出了图6的输出电路401的构成示例的电路图。输出电路401还具有作为整流元件的二极管，8这一点与图4的输出电路201不同。用于输出输出信号OUT1的输出节点与二极管8的阴极连接。二极管4的阳极端子A1与切换部310的对应PMOS晶体管连接，二极管6的阳极端子A2与切换部320的对应PMOS晶体管连接，而二极管8的阳极端子A3与切换部330的对应PMOS晶体管连接。输出电路402～408与输出电路401具有相同的构成。

具有图6的电路的扫描驱动器具有N个输出电路，图6的切换部310具有L个(L为满足L＜N的整数)PMOS晶体管，切换部320具有M个(M为满足M＜N的整数)PMOS晶体管，而切换部330具有K个(K为满足K＜N的整数)PMOS晶体管。此时，输出电路401～408的每M×K个与切换部310的不同PMOS晶体管连接，对于这每M个，其中之一与切换部320的相同PMOS晶体管连接，并且每隔M个，M个输出电路与切换部330的相同PMOS晶体管连接。

具体地，PMOS晶体管11与输出电路401～404相对应，而PMOS晶体管12与输出电路405～408相对应。PMOS晶体管11、12的漏极分别与对应输出电路的端子A1连接。PMOS晶体管21与输出电路401、403、405、407相对应，而PMOS晶体管22与输出电路402、404、406、408相对应。PMOS晶体管21、22的漏极分别与对应输出电路的端子A2连接。

PMOS晶体管31与输出电路401、402、405、406相对应，而PMOS晶体管32与输出电路403、404、407、408相对应。PMOS晶体管31、32的漏极分别与对应输出电路的端子A3连接。换言之，输出电路401～408分别与切换部310的PMOS晶体管11、12的任一个、切换部320的PMOS晶体管21、22的任一个、以及切换部330的PMOS晶体管31、32的任一个相对应。

例如，进行控制，以使切换部310的PMOS晶体管11、切换部320的PMOS晶体管21、以及切换部330的PMOS晶体管31变为截止，并且使与PMOS晶体管11、PMOS晶体管21、以及PMOS晶体管31的全部相对应的输出电路401的NMOS晶体管2变为导通。此时，输出电路401的输出节点由于电压VDDH的提供被切断，并且与用于提供电压FGND的电源连接，因而将电压FGND作为输出信号OUT1向负载C1输出。在行序驱动时，输出电路401～408按照输出电路401、402、……、408的顺序，将相同的信号作为输出信号OUT1～OUT8来输出。

图8是示出了图6的电路中的信号波形的示例的时序图。将说明图6的电路执行行序驱动的情况下的示例。在控制信号G11～G32全部为“L”(低逻辑电平)时，输出信号OUT1～OUT8变为高电位(大致为电压VDDH)。首先，逻辑部170使控制信号G11、G21、G31为“H”，PMOS晶体管11、21、31变为截止。此时，逻辑部170使控制信号G1为“H”，并将输出电路401的NMOS晶体管2维持在导通状态一定时间。然后，将“L”电平的脉冲作为输出信号OUT1输出。

接下来，逻辑部170使控制信号G21、G1返回到“L”，使控制信号G22为“H”，PMOS晶体管21变为导通，而输出电路401的NMOS晶体管2和PMOS晶体管22变为截止。此时，逻辑部170使控制信号G2为“H”，并且将输出电路402的NMOS晶体管2维持在导通状态一定时间。然后，将“L”电位的脉冲作为输出信号OUT2输出。之后，逻辑部170输出如图8所示的控制信号，并输出如图8所示的输出信号OUT1～OUT8。

根据图6的电路，在具有N个输出电路的驱动装置中，能够使用作为高电位侧的开关元件的M+L+K(M×N×K≥N)个的开关元件(PMOS晶体管)、以及3×N个的整流元件(二极管)来执行行序驱动。在并未基于本实施方式的情况下，需要N个开关元件来作为高电位侧的开关元件。具体地，在如图6所示具有9个输出电路的情况下，所需的高电位侧的开关元件的数目在基于本实施方式的情况下为6个，而在不基于本实施方式的情况下为8个。

如果考虑到作为实用的扫描驱动器IC具有100个左右的输出电路的情况，开关元件的数目变为诸如14(L＝M＝5、K＝4的情况下)个，能够将开关元件的数目减少到1/7的程度。此时，即使考虑整流元件的增加，也具有充分缩减电路面积的效果。另外，还可以将用于输出电路的电平移动电路的数目也变为1/7。

根据图6的电路，由于进一步具有作为开关元件的组的切换部330，因此与图3的电路相比，能够进一步缩减开关元件。但是，由于整流元件的数目增加，需要考虑折中来进行最优化。

尽管以上已经说明了从输出电路401～408顺序地输出脉冲作为输出信号OUT1～OUT8的情况，但是也可以使输出脉冲的输出电路的顺序变为随机，并且可以使一部分输出电路不动作。

与图3的切换部110的PMOS晶体管11～13同样地，可以使图6的切换部330的PMOS晶体管31、32的尺寸比切换部320的PMOS晶体管21、22的任一个的尺寸小。

通过具备4个以上的具有多个PMOS晶体管的切换部，并通过从各切换部逐一选择的PMOS晶体管的组合，可以指定一个输出电路。

图9是示出了图3的电路的另一实施例的构成的框图。图9的电路除了具有输出电路601～609替代输出电路201～209这一点之外，与图3的电路相同。在图9中，省略了电平移动电路的记载。图9的输出电路601除了进一步具有再生二极管9这一点之外，与图4的输出电路201相同。再生二极管9的阳极与用于输出输出信号OUT1的输出节点连接，而再生二极管9的阴极与用于提供电压VDDH的电源连接。输出电路602～609与输出电路601具有相同的构成。

显示板194的扫描线的负载还与维持驱动器(sustain driver)连接，并且维持驱动器与输出电路601等进行电容耦合。由此，存在阶梯状变化的维持驱动器的输出电压重叠到输出电路601等的输出信号OUT1等上，且输出节点的电压变得过高的情况。在这种情况下，再生二极管9使电流从输出节点流到电源，能够防止输出节点的电压变得过高。

对于图3等的电路，说明了在执行行序驱动的情况下，例如，输出信号OUT1～OUT9中仅顺次选择的一个输出信号变为低电位，其他的输出信号变为高电位的情况。通过输出到显示板194中的图像，存在使输出信号OUT1～OUT9中的连续的多个信号顺次、同时地成为低电位，并使其他的输出信号为高电位，可以进行同时驱动的情况。例如，存在相邻的扫描线的数据相同的情况，或者相邻的扫描线的数据为大致相同的数据，而按照使相邻的扫描线的数据变为相同的数据的方式来置换数据的情况。通过混合执行同时驱动和行序驱动、或者仅重复执行同时驱动，能够缩短扫描动作所需要的时间。于是，在诸如显示板194为等离子体显示板的情况下，由于能够增加维持动作时间，能够增加亮度、对比度。

图3等的电路中，可以进行同时驱动，即，可以同时地以低电位来驱动连续的多个输出信号。图10是示出了在被同时驱动的情况下的图3的电路的信号波形的示例的时序图。逻辑部170如图10所示输出控制信号G11～G13、G21～G23、G1～G9。在这种情况下，切换部110中包括的PMOS晶体管11～13中的一个或者两个、以及切换部120中包括的PMOS晶体管21～23中的多个变为截止。另外，与切换部110的变为截止的PMOS晶体管的任一个相对应，并且与切换部120的变为截止的PMOS晶体管的任一个相对应的输出电路的NMOS晶体管2变为导通。结果，如图10所示，输出信号OUT1和OUT2变为低电位，接下来输出信号OUT2和OUT3变为低电位，由此，连续的两个输出信号顺次变为低电位。

在切换部110的PMOS晶体管中的多个变为截止的情况下，不想使其变为低电位的输出信号的一部分(在图10中，在输出信号OUT3和OUT4为低电位时的输出信号OUT1和OUT6，以及在输出信号OUT6和OUT7为低电位时的输出信号OUT4和OUT9)变为高阻抗。这是由于与这样的输出信号相对应的输出电路的高电位侧和低电位侧(low side)并未与电源PS连接。由于通过输出信号OUT1～OUT9驱动的负载是电容性的，在短时间内，负载持续紧在之前的高电位。但是，由于受到周围电路的影响，负载的电位不太稳定，存在负载(等离子体显示板)误放电的可能性。

图11是示出了图3的电路的又一实施例的构成的框图。图11的电路除了具有切换部720替代切换部120、输出电路204～209的配置不同之外，与图3的电路具有同样的构成。切换部720具有：作为开关元件的PMOS晶体管21、22、23、24、以及电平移动电路51、52、53、54。在图11中，尽管为了说明的方便，将输出电路201～209配置为矩阵状，但是也可以将输出电路201～209配置为1列。

将图11的电路构成为：在进行控制以使连续的两个输出信号顺次变为低电位的情况下，在切换部110的多个PMOS晶体管变为截止时，仅存在一个与切换部110的变为截止的PMOS晶体管的任一个连接，并且与切换部720的变为截止的PMOS晶体管之一连接的输出电路。换言之，将其构成为：在指定的两个输出电路以外，不存在并未进行对高电位侧的电源的连接的输出电路，也就是，所有输出信号都未变为高阻抗。

扫描驱动器100A具有N个(N为整数)输出电路，图11的切换部110具有L个(L为满足L＜N的整数)PMOS晶体管，而切换部720具有M个(M为满足M＜N的整数)PMOS晶体管。此时，输出电路201～209的每M-1个与切换部110的不同PMOS晶体管连接，对于这每M个，其中之一与切换部720的相同PMOS晶体管连接。

具体地，PMOS晶体管11与输出电路201～203相对应，PMOS晶体管12与输出电路204～206相对应，而PMOS晶体管13与输出电路207～209相对应。PMOS晶体管11～13的漏极分别与对应输出电路的端子A1连接。PMOS晶体管21与输出电路201、205、209相对应，PMOS晶体管22与输出电路202、206相对应，PMOS晶体管23与输出电路203、207相对应，而PMOS晶体管24与输出电路204、208相对应。PMOS晶体管21～24的漏极分别与对应输出电路的端子A2连接。换言之，输出电路201～209分别与切换部110的PMOS晶体管11～13的任一个、以及切换部720的PMOS晶体管21～24的任一个相对应。

图12是示出了图11的电路的信号波形的示例的时序图。将说明图11的电路按照使连续的两个输出信号顺次变为低电位的方式进行动作的情况下的示例。逻辑部170如图12所示输出控制信号G11～G13、G21～G24、G1～G9。

在控制信号G11～G13、G21～G24全部为“L”时，输出信号OUT1～OUT9变为高电位。在图12的时间段T121和T122中，切换部110的PMOS晶体管11～13中的仅一个变为截止，而切换部720的PMOS晶体管21～24中的仅两个变为截止。

在时间段T121中，逻辑部170使控制信号G11、G21和G22为“H”，并且与这些控制信号相对应的PMOS晶体管11、21、22变为截止。此时，逻辑部170使控制信号G1和G2为“H”。然后，输出电路201、202的NMOS晶体管变为导通，而输出信号OUT1和OUT2变为低电位。输出信号OUT3～OUT9变为高电位。

接下来，在时间段T122中，逻辑部170使控制信号G11、G22、G23、G2和G3为“H”。然后，输出信号OUT1变为高电位，而输出信号OUT3变为低电位。输出信号OUT2仍为低电位，输出信号OUT4～OUT9仍为高电位。

在图12的时间段T123中，切换部110的PMOS晶体管11～13中的仅两个变为截止，而切换部720的PMOS晶体管21～24中的仅两个变为截止。在时间段T123中，逻辑部170使控制信号G11、G12、G23和G24为“H”，并且与这些控制信号相对应的PMOS晶体管11、12、23、24变为截止。此时，逻辑部170使控制信号G3和G4为“H”。然后，输出电路203、204的NMOS晶体管变为导通，输出信号OUT2变为高电位，而输出信号OUT4变为低电位。输出信号OUT3仍为低电位，输出信号OUT1、OUT5～OUT9仍为高电位。

之后，逻辑部170输出如图12所示的控制信号G11～G13、G21～G24、G1～G9。从输出电路201～209输出如图12所示的输出信号OUT1～OUT9。

由此，基于图11的电路，通过切换部110的一个或两个PMOS晶体管与切换部720的两个PMOS晶体管的组合，能够顺序地指定连续的两个输出信号，并且能够使指定的输出信号变为低电位。因此，能够缩短扫描动作所需要的时间。

图13是示出了在执行行序驱动的情况下的图11的电路的信号波形的示例的时序图。逻辑部170通过输出如图13所示的控制信号G11～G13、G21～G24、G1～G9，图11的电路与图3的电路同样地，能够容易地执行使输出信号OUT1～OUT9逐一地变为低电位的行序驱动。

图14是示出了图3的电路的再一实施例的构成的框图。图14的电路除了具有切换部820替代切换部120、输出电路204～209的配置不同之外，其与图3的电路具有同样的构成。切换部820具有：作为开关元件的PMOS晶体管21、22、23、24、25、以及电平移动电路51、52、53、54、55。在图14中，尽管为了说明的方便，将输出电路201～209配置为矩阵状，但是也可以将输出电路201～209配置为1列。

将图14的电路构成为：在进行控制以使连续的三个输出信号顺次变为低电位的情况下，在切换部110的多个PMOS晶体管变为截止时，仅存在一个与切换部110的变为截止的PMOS晶体管的任一个连接，并且与切换部820的变为截止的PMOS晶体管之一连接的输出电路。换言之，将其构成为：在指定的三个输出电路以外，不存在并未进行对高电位侧的电源的连接的输出电路，也就是，所有输出信号都未变为高阻抗。

扫描驱动器100A具有N个(N为整数)输出电路，图14的切换部110具有L个(L为满足L＜N的整数)PMOS晶体管，而切换部820具有M个(M为满足M＜N的整数)PMOS晶体管。此时，输出电路201～209的每M-2个与切换部110的不同PMOS晶体管连接，对于这每M个，其中之一与切换部820的相同PMOS晶体管连接。

具体地，PMOS晶体管11与输出电路201～203相对应，PMOS晶体管12与输出电路204～206相对应，而PMOS晶体管13与输出电路207～209相对应。PMOS晶体管11～13的漏极分别与对应输出电路的端子A1连接。PMOS晶体管21与输出电路201、206相对应，PMOS晶体管22与输出电路202、207相对应，PMOS晶体管23与输出电路203、208相对应，PMOS晶体管24与输出电路204、209相对应，而PMOS晶体管25与输出电路205相对应。PMOS晶体管21～25的漏极分别与对应输出电路的端子A2连接。换言之，输出电路201～209分别与切换部110的PMOS晶体管11～13的任一个、以及切换部820的PMOS晶体管21～25的任一个相对应。

图15是示出了图14的电路的信号波形的示例的时序图。将说明图14的电路按照使连续的三个输出信号顺次变为低电位的方式进行动作的情况下的示例。逻辑部170如图15所示输出控制信号G11～G13、G21～G25、G1～G9。

在控制信号G11～G13、G21～G25全部为“L”时，输出信号OUT1～OUT9变为高电位。在图15的时间段T151和T152中，切换部110的PMOS晶体管11～13中的仅一个变为截止，而切换部820的PMOS晶体管21～25中的仅三个变为截止。

在时间段T151中，逻辑部170使控制信号G11、G21～G23为“H”，并且与这些控制信号相对应的PMOS晶体管11、21～23变为截止。此时，逻辑部170使控制信号G1～G3为“H”。然后，输出电路201～203的NMOS晶体管变为导通，而输出信号OUT1～OUT3变为低电位。输出信号OUT4～OUT9变为高电位。

在图15的时间段T152中，切换部110的PMOS晶体管11～13中的仅两个变为截止，而切换部820的PMOS晶体管21～25中的仅三个变为截止。在时间段T152中，逻辑部170使控制信号G11、G12、G22～G24为“H”，并且与这些控制信号相对应的PMOS晶体管11、12、22～24变为截止。此时，逻辑部170使控制信号G2～G4为“H”。然后，输出电路202～204的NMOS晶体管变为导通，输出信号OUT1变为高电位，而输出信号OUT4变为低电位。输出信号OUT2、OUT3仍为低电位，输出信号OUT5～OUT9仍为高电位。

之后，逻辑部170输出如图15所示的控制信号G11～G13、G21～G25、G1～G9。从输出电路201～209输出如图15所示的输出信号OUT1～OUT9。

由此，基于图14的电路，通过切换部110的一个或两个PMOS晶体管与切换部820的三个PMOS晶体管的组合，能够顺序地指定连续的三个输出信号，并且能够使指定的输出信号变为低电位

图16是示出了图14的电路的信号波形的另一示例的时序图。图16示出了图14的电路按照使连续的两个输出信号顺次变为低电位的方式进行动作的情况下的示例。逻辑部170通过输出如图16所示的控制信号G11～G13、G21～G25、G1～G9，图14的电路与图11的电路同样地，能够容易地按照使连续的两个输出信号顺次变为低电位的方式进行动作。

图17是示出了在执行行序驱动的情况下的图14的电路的信号波形的示例的时序图。逻辑部170通过输出如图17所示的控制信号G11～G13、G21～G25、G1～G9，图14的电路与图3的电路同样地，能够容易地执行使输出信号OUT1～OUT9逐一地变为低电位的行序驱动。

根据图11和图14的电路，在具有N个输出电路的驱动装置中，能够使用作为用于对电压VDDH进行切换的高电位侧的开关元件的M+L({M-(n-1)}×L≥N)个的开关元件(PMOS晶体管)、以及2×N个的整流元件(二极管)来执行行序驱动。在并未基于本实施方式的情况下，需要N个开关元件来作为高电位侧的开关元件。具体地，在如图12所示具有9个输出电路的情况下，所需的高电位侧的开关元件的数目在基于本实施方式的情况下为7个，而在不基于本实施方式的情况下为9个。

尽管整流元件的数目增加，但是整流元件的电路面积与开关元件的电路面积相比非常小。如果考虑到作为实用的扫描驱动器IC具有100个左右的输出电路的情况，开关元件的数目变为诸如21(L＝10，M＝11的情况下)个，能够将开关元件的数目减少到1/5的程度。由此，即使考虑整流元件的增加，也具有充分缩减电路面积的效果。

图18是摘出图5的一部分所示的时序图。在以上的说明中，已经示出了图18所示的将脉冲作为输出信号OUT1～OUT9顺序地逐一输出的情况下的时序图。在该情况下，从所有输出信号OUT1～OUT9输出脉冲所需要的时间为9T_adrs(9T_adrs是地址周期)。以下，示出了通过混合执行针对显示板194的各扫描线的负载C1～C9的同时驱动和行序驱动，或者重复进行同时驱动，来缩短扫描动作所需要的时间的情况的具体示例。

图19是示出了在将同时驱动与行序驱动混合执行的情况下的示例的时序图。图20是示出了重复进行3条扫描线的同时驱动的情况下的示例的时序图。图21是示出了重复进行2条扫描线的同时驱动的情况下的示例的时序图。例如，基于图14的电路，由于总可以执行连续的3扫描线的同时驱动，因此也可以执行图19～图21的任一个的动作。从所有输出信号OUT1～OUT9输出脉冲所需要的时间在图19的情况下为6T_adrs，在图20的情况下为3T_adrs，而在图21的情况下为5T_adrs，可以理解，与图18的情况相比发生缩短。例如，根据图11的电路，由于总可以执行连续的两条扫描线的同时驱动，因而可以执行图21的动作。

地址周期T_adrs必须在通过所驱动的显示板的特性来确定的长度以上。根据图11和图14的电路，即使地址周期T_adrs保持为恒定，也能够较大地缩短扫描动作所需要的时间。

另外，尽管说明了将NMOS晶体管和PMOS晶体管等用作开关元件的情况，但是作为其替代，也可以使用双极型晶体管或IGBT(绝缘栅极双极型晶体管)等可开关的元件。尽管对将二极管用作整流元件的情况进行了说明，但是也可以将二极管接法的晶体管等用作一部分的整流元件。

在以上的实施方式中，还可以更换电压VDDH和电压FGND。但是，在该情况下，需要使二极管的方向变为相反，并且将PMOS晶体管置换为NMOS晶体管，而将NMOS晶体管转换为PMOS晶体管。还使图4、图7、图9、图11和图14的输出电路201、401、601等中的信号的逻辑电平发生反转。

本发明的较多的特征和优势从已记载的说明中显而易见，由此，通过所附权利要求，意图涵盖本发明的这样的特征和优势的全部。进一步，由于本领域的技术人员能够容易地进行较多的变更和改变，本发明不应被限定为与图示记载的内容完全相同的构成和动作，因此，可以使本发明的范围包括所有适当的改变物和等价物。

产业上的可用性

如以上所说明的，根据本发明的各种实施方式，由于能够抑制电路面积，所以本发明对于驱动装置等是有用的。

符号说明

2 NMOS晶体管

4、6、8 二极管

11～13、21～25、31、32 PMOS晶体管

110、120、310、320、330、720、820 切换部

194 显示板

201～209、401～408、601～609 输出电路

Claims

1.一种驱动装置，具备：

具有多个开关元件的第一切换部；

具有多个开关元件的第二切换部；以及

多个输出电路，

其中，所述多个输出电路分别包括：

开关元件，向其一端提供第一电压；

第一整流元件，用于电流流出的端子连接于该输出电路的所述开关元件的另一端；以及

第二整流元件，用于电流流出的端子连接于该输出电路的所述开关元件的另一端，

向所述第一切换部的所述多个开关元件的每一个的一端提供第二电压，

向所述第二切换部的所述多个开关元件的每一个的一端提供所述第二电压，

所述多个输出电路分别与所述第一切换部的所述多个开关元件之一以及所述第二切换部的所述多个开关元件之一相对应，并且将对应的所述第一切换部的所述开关元件的另一端与该输出电路的所述第一整流元件的电流流入端子连接，并且将对应的所述第二切换部的所述开关元件的另一端与该输出电路的所述第二整流元件的电流流入端子连接。

2.根据权利要求1所述的驱动装置，其中，

执行控制，以使所述第一切换部的一个所述开关元件和所述第二切换部的一个所述开关元件变为截止，并且使与所述第一切换部的所述变为截止的开关元件和所述第二切换部的所述变为截止的开关元件这两者相对应的所述输出电路的开关元件变为导通。

3.根据权利要求1所述的驱动装置，其中，

执行控制，以使所述第一切换部的一个或两个所述开关元件和所述第二切换部的多个所述开关元件变为截止，并且使与所述第一切换部的所述变为截止的开关元件的任一个相对应且与所述第二切换部的所述变为截止的开关元件的任一个相对应的所述输出电路的开关元件变为导通。

4.根据权利要求3所述的驱动装置，其中，

在所述第一切换部的两个开关元件变为截止时，与所述第一切换部的所述变为截止的开关元件的任一个连接并且与所述第二切换部的所述变为截止的开关元件的任一个连接的输出电路，仅为所述多个输出电路中的一个。

5.根据权利要求1所述的驱动装置，其中，

所述第一切换部的多个开关元件的尺寸比所述第二切换部的多个开关元件的任一个的尺寸小。

6.根据权利要求1所述的驱动装置，其中，

还具备：具有多个开关元件的第三切换部，

所述多个输出电路分别还具有第三整流元件，该第三整流元件将用于电流流出的端子连接于该输出电路的所述开关元件的另一端，

向所述第三切换部的所述多个开关元件的每一个的一端提供所述第二电压，

所述多个输出电路分别与所述第三切换部的所述多个开关元件之一相对应，并且将对应的所述第三切换部的开关元件的另一端与该输出电路的所述第三整流元件的电流流入端子连接。

7.一种显示装置，具备显示板、和生成用于驱动所述显示板的多个输出信号的驱动装置，

所述驱动装置具备：

具有多个开关元件的第一切换部；

具有多个开关元件的第二切换部；以及

多个输出电路，

所述多个输出电路分别包括：

开关元件，向其一端提供第一电压；

所述多个输出电路分别与所述第一切换部的所述多个开关元件之一和所述第二切换部的所述多个开关元件之一相对应，并且将对应的所述第一切换部的所述开关元件的另一端与该输出电路的所述第一整流元件的电流流入端子连接，并且将对应的所述第二切换部的所述开关元件的另一端与该输出电路的所述第二整流元件的电流流入端子连接，并且从该输出电路的所述开关元件的另一端输出所述多个输出信号之一。