[go: up one dir, main page]

CN102254901B - 具有防电磁干扰结构的半导体结构与其制造方法 - Google Patents

具有防电磁干扰结构的半导体结构与其制造方法 Download PDF

Info

Publication number
CN102254901B
CN102254901B CN2011102213121A CN201110221312A CN102254901B CN 102254901 B CN102254901 B CN 102254901B CN 2011102213121 A CN2011102213121 A CN 2011102213121A CN 201110221312 A CN201110221312 A CN 201110221312A CN 102254901 B CN102254901 B CN 102254901B
Authority
CN
China
Prior art keywords
conductivity
substrate
package
foot rest
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011102213121A
Other languages
English (en)
Other versions
CN102254901A (zh
Inventor
廖国宪
陈子康
史馥毓
陈建成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN102254901A publication Critical patent/CN102254901A/zh
Application granted granted Critical
Publication of CN102254901B publication Critical patent/CN102254901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体结构包括基板单元、半导体组件、导电性接脚、封装体及防电磁干扰膜。基板单元具有接地端、上表面及下表面。半导体组件及导电性接脚设置于邻近基板单元的上表面，封装体包覆半导体组件且具有第一封装上表面、第二封装上表面及封装侧面，第一封装上表面实质上平行于第二封装上表面，且封装侧面连接第一封装上表面与第二封装上表面。防电磁干扰膜包括上部、侧部及支部，上部覆盖封装体的第一封装上表面，支部覆盖封装体的第二封装上表面，而侧部覆盖封装体的封装侧面。导电性接脚连接基板单元的接地端与防电磁干扰膜的侧部。

Description

具有防电磁干扰结构的半导体结构与其制造方法
技术领域
本发明是有关于一种半导体结构与其制造方法，且特别是有关于一种具有防电磁干扰结构的半导体结构与其制造方法。
背景技术
受到提升工艺速度及尺寸缩小化的需求半导体封装件的构造及工艺变得甚复杂。当工艺速度的提升及小尺寸的效益明显增加时，半导体封装件的特性也出现问题。特别是指，较高的工作频率(clock speed)造成信号电平(signal level)之间更频繁的转态(transition)，因而导致在高频或短波的情况下较高强度的电磁放射(electromagnetic emission)。电磁放射可以从半导体封装件及邻近的半导体封装件开始辐射。假如邻近半导体封装件的电磁放射的强度较高，此电磁放射负面地影响半导体组件的运作，若整个电子系统内具有高密度分布的半导体组件，则半导体组件之间的电磁干扰更显严重。已知技术形成防电磁干扰层以减少电磁干扰的影响，然而此技术却存有电性问题待解决。
发明内容
本发明有关于一种半导体结构及其制造方法，且特别是有关于一种具有防电磁干扰结构的半导体结构与其制造方法。
根据本发明的一方面，提出一种半导体结构。半导体结构包括一基板单元、一半导体组件、一导电性接脚、一封装体及一防电磁干扰膜。基板单元具有一接地端、一上表面及一下表面。半导体组件设置于邻近基板单元的上表面。导电性接脚设置于邻近基板单元的上表面。封装体包覆半导体组件且具有一第一封装上表面、一第二封装上表面及一第一封装侧面，其中第一封装上表面实质上平行于第二封装上表面，且第一封装侧面连接该第一封装上表面与该第二封装上表面。防电磁干扰膜包括一上部及一侧部，上部覆盖第一封装上表面，支部覆盖第二封装上表面，而侧部覆盖第一封装侧面。其中，导电性接脚连接基板单元的接地端与防电磁干扰膜的侧部。
根据本发明的另一方面，提出一种半导体结构的制造方法。制造方法包括以下步骤。提供一基板，基板具有一接地端、一上表面及一下表面；设置一半导体组件于邻近基板的上表面；设置一导电性脚架于邻近基板的上表面，其中导电性脚架设于基板的接地端上；形成一封装材料，其中封装材料包覆半导体组件；形成至少一第一切割狭缝，其中该至少一第一切割狭缝经过封装材料及导电性脚架，使导电性脚架形成一导电性接脚以及使封装材料形成一封装体，封装体具有一第一封装上表面、一第二封装上表面及一第一封装侧面；形成一防电磁干扰材料，其中防电磁干扰材料覆盖封装体的第一封装上表面、第二封装上表面、第一封装侧面及导电性接脚；形成至少一第二切割狭缝，其中该至少一第二切割狭缝至少经过基板，且至少一第二切割狭缝形成后，该防电磁干扰材料形成一防电磁干扰膜。
为了对本发明的上述及其它方面有更佳的了解，下文特举实施例，并配合附图，作详细说明如下：
附图说明
图1绘示依照本发明一实施例的半导体结构的剖视图。
图2绘示本发明另一实施方面的导电性接脚及基板单元的上视图。
图3绘示本发明又一实施方面的导电性接脚及基板单元的上视图。
图4绘示本发明另一实施例的半导体结构的剖视图。
图5绘示另一实施例的半导体结构的局部放大图。
图6绘示其它实施例的导电性接脚的剖视图。
图7绘示图1的导电性接脚及基板单元的上视图。
图8绘示本发明另一实施例的半导体结构的剖视图。
图9绘示图8中局部9’的放大示意图。
图10A至10G绘示图1的半导体结构的制造示意图。
图11绘示图10B的上视图。
图12绘示图10B的导电性脚架的立体图。
图13绘示另一实施方面的设于基板上的多个导电性脚架的上视图。
图14绘示图13的导电性脚架的立体图。
图15绘示又一实施方面的设于基板上的导电性框体的上视图。
图16绘示再一实施方面的设于基板上的导电性框体的上视图。
图17绘示图6的导电性框体的立体图。
图18绘示其它实施方面的设于基板上的导电性框体的上视图。
图19绘示图18的导电性框体的立体图。
图20绘示其它实施方面的导电性脚架的剖视视图。
图21A至21D绘示图8的半导体结构的制造示意图。
图22绘示依照本发明其它实施例的半导体结构的剖视图。
主要组件符号说明：
100、200、500、600、700、800：半导体结构
102、602、702：基板单元
102a、302a：接地端
102c：导通孔
102d：线路层
102e：上表面
102f：下表面
102s：基板侧面
104：半导体组件
104a：主动芯片
104b：被动组件
106、206、306、406：导电性接脚
106a、206a1：端面
106b：第一侧
106c、306c、406c、606c：第二侧
108、508、608、708、808：封装体
108′、508′：封装材料
108a、508a：封装上表面
108a1、608a1：第一封装上表面
108a2：第二封装上表面
108s1、508s1、608s1、708s1：第一封装侧面
108s2：第二封装侧面
110、510、610、810：防电磁干扰膜
110′、510′：防电磁干扰材料
110a、510a、610a：上部
110b、510b、610b：侧部
110c、610c：支部
110s：外侧面
112：电性接点
112a：接地接点
114、214、314、414、614：第一部分
116：第二部分
116′、216′、316′、416’、616′：连接部分
118、618、718：侧向凹陷部
120：基板
122、222、322、422、622：导电性脚架
126：一部分
128：接垫
160：封装件单元区
170：基板单元区
206a2：另一端面
306d、622d：贯穿部
324、424、724：导电性框体
324a、424a、724a：边框
530：层压材料
530a：第一层结构
530a1：组件容置部
530b：第二层结构
602a1：第一基板上表面
602a2：第二基板上表面
602s1：第一基板侧面
602s2：第二基板侧面
602s1、702s1：第一基板侧面
602s2、702s2：第二基板侧面
808r：凹口
808w：侧壁
C：连接处
d1、d2、d3：距离
D1：方向
S1：凹口空间
S2、S3：空间
T1、T3：第一切割狭缝
T2：第二切割狭缝
W1、W2：宽度
具体实施方式
请参照图1，其绘示依照本发明一实施例的半导体结构的剖视图。半导体结构100包括基板单元102、至少一半导体组件104、至少一导电性接脚106、封装体108及防电磁干扰膜110。
基板单元102例如是多层结构基板，包括至少一导通孔102c、至少一线路层102d及至少一接垫128，线路层102d透过导通孔102c电性连接。此外，基板单元不限于多层结构基板，一实施方面中，基板单元102亦可以是有机(organic)基板、陶瓷(ceramic)基板或金属板，其中金属板例如是铝板。
基板单元102具有接地端102a及相对的上表面102e与下表面102f。基板单元102的接地端102a例如是接垫，其材质至少包括铜(Cu)。半导体结构100更包括至少一电性接点112。电性接点112例如是焊球(solder ball)，使半导体结构100成为一球栅阵列(Ball Grid Array，BGA)结构。此外，半导体结构100可省略图1的电性接点112而露出该些接垫128，而成为一平面闸格阵列(Land Grid Array，LGA)结构。电性接点112可作为外部端子，以与外部电路进行电性连接。例如，于另一实施方面中，一无线通信系统(未绘示)包括半导体结构100及承载件(未绘示)。该承载件承载半导体结构100且与半导体结构100的电性接点112电性连接。其中该承载件例如是电路板(PCB)或基板。
半导体组件104设置于邻近基板单元102的上表面102e并电性连接于基板单元102。此外，半导体组件104包括主动芯片104a及被动组件104b，其中被动组件104b例如是电阻、电容与电感中至少一者。
导电性接脚106设置于邻近基板单元102的上表面102e，其中，导电性接脚106连接基板单元102的接地端102a与防电磁干扰膜110的侧部110b。当电磁放射产生时，电磁放射可经由防电磁干扰膜110及导电性接脚106而释放至基板单元102的接地端102a，以保护半导体组件104。导电性接脚106可透过接地端102a、导通孔102c、线路层102d及接垫128电性连接于该些电性接点112中的一接地接点112a。
图1中，封装体108包覆半导体组件104并具有第一封装上表面108a1、第一封装侧面108s1及第二封装上表面108a2，其中第二封装上表面108a2实质上平行于基板单元102的上表面102e，且第二封装上表面108a2在基板单元102的上表面102e具有一投影长度d1，第一封装上表面108a1实质上平行于第二封装上表面108a2，且第一封装侧面108s 1连接第一封装上表面108a1与第二封装上表面108a2。此外，封装体108覆盖导电性接脚106的相对第一侧106b与第二侧106c。其中，导电性接脚106的第二侧106c朝向基板单元102的侧。然此非用以限制本发明，于其它实施例中，封装体亦可仅覆盖导电性接脚的单侧(此将于后续说明)。
防电磁干扰膜110包括上部110a、侧部110b及支部110c，上部110a覆盖封装体108的第一封装上表面108a1，侧部110b覆盖封装体108的第一封装侧面108s1，而支部110c覆盖封装体108的第二封装上表面108a2。防电磁干扰膜110的支部110c与基板单元102的下表面102f相距一安全距离，使得当半导体结构100设于一外部电路板(未绘示)时，防电磁干扰膜110不致电性接触到该外部电路板上的电路组件而导致短路。此外，防电磁干扰膜110的材料选自于铝、铜、铬、锡、金、银、镍、不锈钢及其组合所构成的群组。
此外，防电磁干扰膜110可以是单层或多层材料。例如，防电磁干扰膜110三层结构，其内层不锈钢层、中间层铜层，而外层不锈钢层；或者，防电磁干扰膜110双层结构，其内层铜层，而其外层不锈钢层。
请参照图1中局部2’的放大示意图。封装体108的第二封装侧面108s2与第一封装侧面108s1沿基板单元102的水平方向相距一距离d1，以定义出封装体108的侧向凹陷部118。第一封装侧面108s1相对于第二封装侧面108s2往半导体组件的方向D1陷入(往内陷入)。侧向凹陷部118环绕封装体108的第一封装侧面108s1。
图1中，基板单元102更具有基板侧面102s，封装体108更具有第二封装侧面108s2。基板侧面102s、防电磁干扰膜110的外侧面110s及第二封装侧面108s2实质上齐平。其中，防电磁干扰膜110的外侧面110s例如是支部110c的外侧面。封装体的所以具有第二封装上表面108a2与第二封装侧面108s2，乃因为半导体结构具有一侧向凹陷部，而此侧向凹陷部可防止防电磁干扰膜与外部电路组件接触而导致短路。此侧向凹陷部可延伸至封装体与基板单元中至少一者。
导电性接脚106具有端面106a。端面106a接触防电磁干扰膜110的侧部110b。相较于接触薄的线路层(例如是以电镀形成的线路层)，导电性接脚106的端面106a的面积较大，防电磁干扰膜110经由与此较大面积的导电性接脚106的端面106a接触，可以提升疏导电磁放射的质量。此外，导电性接脚106的端面106a与封装体108的第一封装侧面108s1齐平，即端面106a与第一封装侧面108s1实质上共面。
导电性接脚106可以是一折弯件，其采用钣金加工技术制成，钣金加工技术例如冲压工艺与折弯工艺中至少一者。例如，于冲压工艺与折弯工艺后，导电性接脚106包括第一部分114及第二部分116。第一部分114连接于基板单元102的接地端102a。第二部分116连接第一部分114与防电磁干扰膜110，因此第二部分116的端面上述导电性接脚106的端面106a。其中，第一部分114与第二部分116的连接处C定义一转折部。此外，导电性接脚的第一部分与第二部分之间夹一角度。例如，第一部分114与第二部分116实质上垂直，即第一部分114与第二部分116之间实质上夹90度；或者，第一部分114与第二部分116之间的夹角钝角或锐角。较佳但非限定地，导电性接脚106的第二部分116实质上平行于基板单元102的上表面102e，封装体108形成后可抵压第二部分116的上表面，使导电性接脚106更稳固地设于基板单元102上。
导电性接脚106的材质可以是任何导电材料，例如是金属。在一实施例中，导电性接脚106可以选自于铜、锡、锌、不锈钢、铝及其组合所构成的群组。由于导电性接脚106被封装体108及防电磁干扰膜110完全包覆而受到完整的保护，故导电性接脚106即使是廉价或甚至是不具防腐性的导电材料，亦不致发生氧化问题。
请参照图2，其绘示另一实施例的半导体结构的局部放大图。半导体结构600的基板单元602具有第一基板上表面602a1、第二基板上表面602a2、第一基板侧面602s1及第二基板侧面602s2，封装体608具有第一封装上表面608a1及第一封装侧面608s1，而防电磁干扰膜610具有上部610a、侧部610b及支部610c，其中上部610a覆盖封装体608的第一封装上表面608a1，侧部610b覆盖封装体608的第一封装侧面608s1与基板单元602的第一基板侧面602s1，而支部610c覆盖基板单元602的第二基板上表面602a2。
第一基板侧面602s1及封装体608的第一封装侧面608s1沿基板单元602的水平方向与第二基板侧面602s2相距一距离d2，亦即第二基板上表面602a2具有一投影长度d2，以定义出侧向凹陷部618。第一基板侧面602s1相对于第二基板侧面602s2往半导体组件的方向D1陷入。此外，第一基板侧面602s1与封装体608的第一封装侧面608s1实质上齐平，即共面。
请参照图3，其绘示本发明另一实施例的半导体结构的剖视图。半导体结构700的基板单元702具有第一基板侧面702s1与第二基板侧面702s2，封装体708具有第一封装侧面708s1，其中第一封装侧面708s1与第一基板侧面702s1实质上齐平，且封装体708的第一封装侧面708s1沿基板单元702的水平方向与第二基板侧面702s2相距一距离d3，以定义出侧向凹陷部718。基板单元702的第二基板侧面702s2相对于封装体708的第一封装侧面708s1往半导体组件的方向D1陷入。如此亦可防止防电磁干扰膜与外部电路组件接触而导致短路。
请参照图4，其绘示其它实施例的导电性接脚的剖视图，导电性接脚亦可不具折弯部而为平板或为直杆。半导体结构200的导电性接脚206倾斜地设于基板单元102上。导电性接脚206的端面206a1接触于防电磁干扰膜110，导电性接脚206的另一端面206a2电性接触于基板单元102的接地端102a。
请参照图5，其绘示图1的导电性接脚及基板单元的上视图，此实施例中的导电性接脚数量可以是单个或数个。半导体结构100包括数根导电性接脚106，每个导电性接脚106电性接触单个接地端102a。
请参照图6，其绘示本发明另一实施方面的导电性接脚及基板单元的上视图，接地端302a长条形接地端，导电性接脚306电性接触接地端302a。
图6中，导电性接脚306具有至少一贯穿部306d，在封装体108的形成步骤(后续将说明)中，呈流动态的封装材料可经由导电性接脚306的贯穿部306d而覆盖导电性接脚306的第二侧306c。于一实施方面中，导电性接脚306的贯穿部306d的数量亦可为单个，并不受如图7所示的数个贯穿部306d所限制。于另一实施方面中，导电性接脚的贯穿部的外形可以是任意外形，并不受如图7所示的矩形所限制。
请参照图7，其绘示本发明又一实施方面的导电性接脚及基板单元的上视图，导电性接脚406不具贯穿部。在此情况下，于封装体108的形成步骤中，呈流动态的封装材料进入导电性接脚406的第二侧406c的通道不存在或减少，因此完全无法覆盖导电性接脚406的第二侧406c或仅覆盖导电性接脚406的第二侧406c的一部分。
请参照图8，绘示本发明另一实施例的半导体结构的剖视图。图9绘示图8中局部9’的放大示意图。半导体结构500包括基板单元102、至少一半导体组件104、至少一导电性接脚106、封装体508及防电磁干扰膜510。其中半导体组件例如是主动芯片。
图8中，封装体508覆盖导电性接脚106的第一侧106b，导电性接脚106的第二侧106c与基板单元102定义一凹口空间S1，封装体508完全未填入凹口空间S1或仅覆盖导电性接脚106的第一侧106b的一部分。
图8中，封装体508可以选用较不具流动性的封装材料，例如是层压封装体(laminated package body)。在形成封装体508的步骤(后续说明)中，由于层压材料(laminated material)较不具流动性，故完全未覆盖导电性接脚106的第二侧106c或仅覆盖导电性接脚106的第一侧106b的一部分。此外，封装体508未填满主动芯片104a与基板单元102的上表面102e之间的空间S2。
防电磁干扰膜510包括上部510a及侧部510b。封装体508具有封装上表面508a及第一封装侧面508s1。防电磁干扰膜510的上部510a覆盖封装体508的封装上表面508a，而侧部510b覆盖封装体508的第一封装侧面508s1及导电性接脚106的第二侧106c及导电性接脚106的端面106a。
请参照图10A至10G，其绘示图1的半导体结构100的制造示意图。
如图10A所示，提供一基板120，其中基板120具有至少一接地端102a及相对的上表面102e与下表面102f。基板120定义至少一封装件单元区160及至少一基板单元区170，每个基板单元区170内包含至少一封装件单元区160。上述接地端102a邻近封装件单元区160的边缘配置。然后，邻近基板120的上表面102e设置至少一半导体组件104，例如是主动芯片104a以及被动组件104b。设置被动组件104b可应用例如是表面黏着技术(SMT)完成。于一实施方面中，设置主动芯片104a及设置被动组件104b亦可分别于不同设置工艺完成。
如图10B所示，邻近基板120的上表面102e设置至少一导电性脚架122。其中，导电性脚架122设于基板120的接地端102a上，例如，导电性脚架122跨接于多个接地端102a。于一实施方面中，设置导电性脚架122的步骤，可与设置半导体组件104的步骤整合。例如，在设置被动组件104b的步骤中，一并完成导电性脚架122的设置。
如图10C所示，形成一封装材料，其中封装材料包覆半导体组件。例如，以压缩成型(compression molding)、注射成型(injection molding)或转注成型(transfermolding)技术，形成封装材料108’包覆半导体组件104。此外，封装材料108’更包覆整个导电性脚架122，例如是覆盖导电性脚架122的第一侧106b及第二侧106c。
封装材料108’的材质可包括酚醛基树脂(Novolac-based resin)、环氧基树脂(epoxy-based resin)、硅基树脂(silicone-based resin)或其它适当的包覆剂。封装材料108’亦可包括适当的填充剂，例如是粉状的二氧化硅。在一实施例中，封装材料108’为封胶(molding compound)。
如图10D所示，形成至少一第一切割狭缝T1。例如，以刀具或激光，往封装材料108’(封装材料108’绘示于图10C)的方向切割，于封装材料108’及导电性脚架122形成第一切割狭缝T1。其中，第一切割狭缝T1经过封装材料108’及导电性脚架122，使导电性脚架122形成至少一导电性接脚106以及使封装材料108’形成至少一封装体108。封装体108具有封装上表面108a及第一封装侧面108s1。于一实施方面中，第一切割狭缝T1更经过基板120的一部分，以形成图2的半导体结构600。
第一切割狭缝T1形成后，导电性脚架122保留在基板120的余留部(remainder)成为导电性接脚106。此外，第一切割狭缝T1形成后，导电性接脚106形成端面106a。其中，第一封装侧面108s1与导电性接脚106的端面106a齐平。
第一切割狭缝经过导电性脚架的第一部分与连接部分中至少一者，以形成导电性接脚。
于图10E中，形成至少一防电磁干扰材料110’。其中，防电磁干扰材料110’覆盖封装体108的封装上表面108a及第一封装侧面108s1及导电性接脚106的端面106a。
防电磁干扰材料110’可应用例如是化学蒸镀(Chemical Vapor Deposition，CVD)、无电镀(electroless plating)、电镀、印刷(printing)、喷布(spraying)、溅镀(sputtering)或真空沉积(vacuum deposition)等技术制成，故其厚度甚薄，可缩小半导体结构100的尺寸。
于图10F中，形成至少一电性接点112于基板120的下表面102f上。其中，电性接点112形成于对应的接垫128上。
于图10G中，以例如是刀具或激光，往基板120的方向切割，于基板120及封装材料108’形成第二切割狭缝T2。其中，第二切割狭缝T2至少经过基板120并延伸至第一切割狭缝T1，在本实施例中，第二切割狭缝T2经过基板120的至少一部分，例如是经过基板120的整个厚度。第二切割狭缝T2形成后，防电磁干扰材料110’形成至少一防电磁干扰膜110，且基板120形成至少一如图1所示的基板单元102。此外，本实施例的第二切割狭缝T2更经过封装材料108’的一部分126，其中，封装材料108’的一部分126封装材料108’中覆盖导电性脚架122的第二侧106c的部分。第二切割狭缝T2形成后，形成至少一如图1所示的半导体结构100。由于第一切割狭缝T1及第二切割狭缝T2宽度不同的缘故，故可于形成侧向凹陷部(如侧向凹陷部118、618及718)。
如图10G所示，第一切割狭缝T1的宽度W1大于第二切割狭缝T2的宽度W2。然而此并未用以限制本发明，亦可如另一实施例所示，第二切割狭缝T2的宽度W2大于第一切割狭缝T1的宽度W1，且第一切割狭缝T1经过基板120的一部分，以形成图3的结构。于其它实施例中，第二切割狭缝T2的宽度W2实质上等于第一切割狭缝T1的宽度W1。
请参照图11，绘示图10B的上视图。由于导电性脚架122跨接于相邻二接地端102a，且相邻二导电性脚架122之间具有空间S3，于后续(图10C)封装材料的形成中，封装材料108’的一部分126可经由空间S3进入而覆盖导电性脚架122的第二侧106c。
请参照图12，绘示图10B的导电性脚架一实施例的立体图。导电性脚架122包括二第一部分114及连接部分116’，连接部分116’连接二第一部分114，二第一部分114分别连接于相邻二接地端102a(绘示于图11)。其中，第一部分114与连接部分116’的连接处C定义转折部。当第一切割狭缝T1经过连接部分116’，连接部分116’形成如图1所示的第二部分116。亦即，相连接的第一部分114与第二部分116形成导电性接脚106。
图12中，导电性脚架122具有相对的第一侧106b与第二侧106c，导电性脚架122的第二侧106c面向基板120。其中，第一侧106b导电性脚架122的外侧面，第二侧106c导电性脚架122的内侧面。较佳但非限定地，第一部分114与连接部分116’实质上垂直；或者，第一部分114与连接部分116’之间的夹角钝角或锐角。
请参照图13，绘示另一实施方面中设于基板上的多个导电性脚架的上视图。导电性脚架622同时电性接触多个接地端102a。
请参照图14，绘示图13的导电性脚架的立体图。每个导电性脚架622包括数个第一部分614及连接部分616’，连接部分616’连接该些第一部分614，第一部分614设于对应的接地端102a(绘示于图13)上。由于每个导电性脚架622包括数个第一部分614，故于一次设置导电性脚架622后，导电性脚架622可电性接触数个接地端102a，例如是电性接触位于相邻二封装件单元区160之间的至少一些接地端102a或位于封装件单元区160的一侧的全部接地端102a。
导电性脚架622具有至少一贯穿部622d，于后续形成封装材料的步骤中，封装材料可经由贯穿部622d而覆盖导电性脚架622的第二侧606c。
请参照图15，其绘示又一实施方面的设于基板上的导电性框体的上视图。导电性框体724包括边框724a及导电性脚架622，边框724a连接该些导电性脚架622。本实施方面中，透过邻近基板120的上表面102e设置导电性框体724，使导电性框体724的导电性脚架622设于数个接地端102a上，例如是设于整个基板单元区170的至少一些接地端102a上。可使用单一板件(未绘示)，经由冲压工艺与折弯工艺中至少一者，形成导电性框体724一体成形的结构。
请参照图16，绘示再一实施方面中设于基板上的导电性框体的上视图，图17绘示图16的导电性框体的立体图。如图16所示，导电性框体324包括边框324a及多个导电性脚架322，边框324a连接该些导电性脚架322。
如图17所示，导电性脚架322包括二第一部分314及连接部分316’，连接部分316’连接该些第一部分314，第一部分314连接于数个接地端302a(绘示于图16)。导电性框体324经由后续切割步骤后，即形成图6的导电性接脚306。
导电性脚架322具有至少一贯穿部306d，于后续形成封装材料的步骤中，封装材料可经由贯穿部306d而覆盖导电性脚架322的第二侧306c。
请参照图18，绘示其它实施方面中设于基板上的导电性框体的上视图，图19绘示图18的导电性框体的立体图。如图18所示，导电性框体424包括边框424a及多个导电性脚架422，边框424a连接该些导电性脚架422。
如图19所示，导电性脚架422包括二第一部分414及连接部分416’，连接部分416’连接该些第一部分414，第一部分414连接于接地端302a(绘示于图18)。导电性框体424经由后续切割步骤后，即形成图7所示的导电性接脚406。由于本实施例的连接部分416’不具贯穿部，因此后续封装材料的步骤中，封装材料不会进入二第一部分414之间的空间而覆盖导电性脚架422的第二侧406c。
请参照图20，其绘示其它实施方面的导电性脚架的剖视图。导电性脚架222包括二第一部分214及连接部分216’。该些第一部分214分别设于二接地端102a上，连接部分216’连接该些第一部分214。于设置导电性脚架的步骤中，第一部分214倾斜地设于基板120上，使导电性脚架222经由后续切割步骤，形成如图4所示的倾斜设置的导电性接脚206。亦即，第一切割狭缝T1经过导电性脚架222的连接部分216’及部分的第一部分214，而第一部分214的余留部分形成导电性接脚206。
综合上述，本发明的导电性脚架具有多种构造，因此可与基板的接地端形成多种配置型态。例如，单个导电性脚架配置于单个接地端；或者，单个导电性脚架配置于多个接地端；或者，单个导电性框体配置于至少一个接地端；或者，多个导电性框体配置于至少一个接地端。
请参照图21A至21D，其绘示图8的半导体结构500的制造示意图。
如图21A所示，于形成封装材料的步骤中包括：设置至少一层压材料(laminatedmaterial)530覆盖半导体组件104，例如是主动芯片。层压材料530的材质包括树脂与纤维树脂(Prepreg)。
层压材料530多层结构，其包括第一层结构530a及第二层结构530b。第一层结构530a具有至少一组件容置部530a1。当第一层结构530a放置于基板120上后，半导体组件104位于组件容置部530a1内；然后，放置第二层结构530b覆盖半导体组件104。此外，当层压材料530为单层结构时，第一层结构530a与第二层结构530b结合成一体的结构，在此情况下，组件容置部530a1成为层压材料530的凹槽。
如图21B所示，以例如是加热与加压方式中至少一者，硬化层压材料530，以形成封装材料508’。形成封装材料508’后，封装材料508’覆盖导电性脚架122的第一侧106b，例如是覆盖导电性脚架122的整个第一侧106b。由于层压材料较不具流动性，故未完全覆盖导电性接脚106的第二侧106c或仅覆盖导电性接脚106的第二侧106c的一部分，如此导电性脚架122的第二侧106c与基板120定义出凹口空间S1。此外，由于层压材料530较不具流动性，封装材料508’未填满半导体组件104与基板120的上表面102e之间的空间S2。
如图21C所示，形成至少一第一切割狭缝T3经过图21B所示的封装材料508’及导电性脚架122并延伸至凹口空间S1。其中，导电性脚架122形成至少一导电性接脚106以及封装材料508’形成至少一封装体508。封装体508具有封装上表面508a及第一封装侧面508s1。第一切割狭缝T3形成后，导电性接脚106形成端面106a。此外，于一实施方面中，第一切割狭缝T3更经过基板120的一部分，以形成基板单元，其相似于图2的基板单元602，容此不再赘述。
如图21D所示，形成防电磁干扰材料510’覆盖封装体508的封装上表面508a、第一封装侧面508s1、导电性接脚106的端面106a及第二侧106c。其中，防电磁干扰材料510’于每个封装体508上形成防电磁干扰膜510。然后，往图21D的基板120的方向，形成第二切割狭缝经过基板120并延伸至凹口空间S1。基板120形成至少一如图8所示的基板单元102。
请参照图22，其绘示依照本发明其它实施例的半导体结构的剖视图。半导体结构800的封装体808具有至少一凹口808r及对应的凹口侧壁808w。防电磁干扰膜810覆盖凹口侧壁808w。此外，凹口可位于封装体的任意位置。例如，如图22所示，凹口808r同时延伸至封装上表面108a及第一封装侧面108s1，使得凹口808r位于封装体808的至少一侧或至少一角；或者，凹口808r亦可呈环绕状，其邻近封装体808的整个周边形成；或者，凹口808r亦可延伸至封装上表面108a但不延伸至第一封装侧面108s1，使凹口808r形同一凹槽。此外，封装体的凹口侧壁可沿水平、垂直与倾斜方位中至少一者延伸。例如，图22中，凹口侧壁808w沿水平及垂直方位延伸。
图22中，可于第一切割狭缝T1(如图10D所示)形成后，以激光或刀具切割出凹口808r，同时形成对应的凹口侧壁808w。如此，后续形成的防电磁干扰材料110’(如图10E所示)可更覆盖凹口侧壁808w。此外，本实施例并不限制第一切割狭缝T1及凹口808r的形成顺序。一实施方面中，切割狭缝与封装体的凹口可于同一切割工艺中形成。例如，以图22的半导体结构800为例说明，于第一切割狭缝T1形成步骤(如图10D所示)中，激光或刀具同时切割出凹口808r。以刀具切割来说，同一刀具可具有对应凹口808r及第一切割狭缝T1的外形，使得以该刀具切割封装体后，同时形成凹口808r及第一切割狭缝T1。
如图22所示，由于半导体结构800的封装体808具有至少一凹口808r及对应的凹口侧壁808w，当将本法明所揭露的半导体结构应用于一无线通信系统时，可以避免半导体结构与无线通信系统的电子组件、螺柱、螺丝等邻近部件干涉。此外，透过于半导体结构中设计至少一凹口，可降低无线通信系统的设计复杂度，避免大幅更动螺柱或螺丝的位置等。此一设计中，半导体结构的封装体定义一凹口808r，可避开半导体结构周遭的干涉物。封装体并具有对应于凹口808r的一凹口侧壁808w，因此防电磁干扰膜可同时覆盖凹口壁面。
综上所述，虽然本发明已以至少一实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (14)

1.一种半导体结构，包括：
一基板单元，具有一接地端、一上表面及一下表面；
一半导体组件，设置于邻近该基板单元的该上表面；
一导电性接脚，设置于邻近该基板单元的该上表面；
一封装体，包覆该半导体组件且具有一第一封装上表面、一第二封装上表面及一第一封装侧面，该第一封装上表面实质上平行于该第二封装上表面，且该第一封装侧面连接该第一封装上表面与该第二封装上表面；以及
一防电磁干扰膜，包括一上部、一侧部及一支部，该上部覆盖该第一封装上表面，该侧部覆盖该第一封装侧面，而该支部覆盖该第二封装上表面；
其中，该导电性接脚连接该基板单元的该接地端与该防电磁干扰膜的该侧部，且该导电性接脚具有相对的一第一侧与一第二侧，该封装体覆盖该导电性接脚的该第一侧，该导电性接脚的该第二侧与该基板单元定义一凹口空间，
其中，该导电性接脚包括：一第一部分，该第一部分连接于该接地端；以及一第二部分，连接该第一部分与该防电磁干扰膜的该侧部。
2.如权利要求1所述的半导体结构，其中该导电性接脚具有相对的一第一侧与一第二侧，该第二侧朝向该基板单元，该封装体覆盖该第一侧与该第二侧。
3.如权利要求1所述的半导体结构，其中，该第一部分与该第二部分的连接处定义一转折部。
4.如权利要求1所述的半导体结构，其中该导电性接脚具有一端面，该导电性接脚的该端面与该封装体的该第一封装侧面实质上齐平。
5.如权利要求1所述的半导体结构，其中该基板单元更具有一基板侧面，该封装体更具有一第二封装侧面，该防电磁干扰膜更具有一外侧面，该基板侧面、该第二封装侧面与该防电磁干扰膜的该外侧面实质上齐平。
6.如权利要求1所述的半导体结构，其中该封装体的该第一封装上表面更具有至少一凹口。
7.一种半导体结构的制造方法，包括：
提供一基板，该基板具有一接地端、一上表面及一下表面；
设置一半导体组件于邻近该基板的该上表面；
设置一导电性脚架于邻近该基板的该上表面，其中该导电性脚架设于该基板的该接地端上；
形成一封装材料，其中该封装材料包覆该半导体组件；
形成至少一第一切割狭缝，其中该至少一第一切割狭缝至少经过该封装材料及该导电性脚架，使该导电性脚架形成一导电性接脚以及使该封装材料形成一封装体，该封装体具有一第一封装上表面、一第二封装上表面及一第一封装侧面，该第一封装上表面实质上平行于该第二封装上表面，且该第一封装侧面连接该第一封装上表面与该第二封装上表面；
形成一防电磁干扰材料，包括一上部、一侧部及一支部，其中该防电磁干扰材料覆盖该封装体的该第一封装上表面、该第二封装上表面、第一封装侧面及该导电性接脚；以及
形成至少一第二切割狭缝，其中该至少一第二切割狭缝至少经过该基板，
其中于邻近该基板的该上表面设置该导电性脚架的该步骤中，该导电性脚架具有相对的一第一侧与一第二侧；于形成该封装材料的该步骤中，该封装材料覆盖导电性脚架的该第一侧，该导电性脚架的该第二侧与该基板定义一凹口空间
其中，该导电性接脚包括：一第一部分，该第一部分连接于该接地端；以及一第二部分，连接该第一部分与该防电磁干扰材料的该侧部。
8.如权利要求7所述的制造方法，其中于邻近该基板的该上表面设置该导电性脚架的该步骤中，该导电性脚架包括：
二该第一部分，设于该接地端上；以及
一连接部分，连接该二第一部分；
其中，各该第一部分与该连接部分的连接处定义一转折部。
9.如权利要求8所述的制造方法，其中于形成该至少一第一切割狭缝的该步骤中，该至少一第一切割狭缝经过该连接部分，使该连接部分形成二该第二部分。
10.如权利要求7所述的制造方法，其中于邻近该基板的该上表面设置该导电性脚架的该步骤中，该导电性脚架具有一第二侧，该第二侧面向该基板；
于形成该封装材料的该步骤中，该封装材料的一部分覆盖该导电性脚架的该第二侧；
于形成该至少一第二切割狭缝的该步骤中，该至少一第二切割狭缝更经过该封装材料的该部分。
11.如权利要求10所述的制造方法，其中该导电性脚架具有至少一贯穿部；于形成该封装材料的该步骤中，该封装材料经由该至少一贯穿部而覆盖该导电性脚架的该第二侧。
12.如权利要求7所述的制造方法，其中于邻近该基板的该上表面设置该导电性脚架的该步骤中更包括：
邻近该基板的该上表面设置一导电性框体，其中该导电性框体包括一边框及该导电性脚架，该边框连接该导电性脚架；
其中，透过邻近该基板的该上表面设置该导电性框体，使该导电性框体的该导电性脚架设于该接地端。
13.如权利要求7所述的制造方法，其中于形成该封装材料的该步骤中更包括：
设置一层压材料覆盖该半导体组件；以及
硬化该层压材料，以形成该封装材料。
14.如权利要求7所述的制造方法，其中于形成该至少一第一切割狭缝的该步骤中更包括：
于该封装体的该第一封装上表面形成至少一凹口。
CN2011102213121A 2010-12-17 2011-08-03 具有防电磁干扰结构的半导体结构与其制造方法 Active CN102254901B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201061424318P 2010-12-17 2010-12-17
US61/424,318 2010-12-17

Publications (2)

Publication Number Publication Date
CN102254901A CN102254901A (zh) 2011-11-23
CN102254901B true CN102254901B (zh) 2013-12-25

Family

ID=44982045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102213121A Active CN102254901B (zh) 2010-12-17 2011-08-03 具有防电磁干扰结构的半导体结构与其制造方法

Country Status (2)

Country Link
CN (1) CN102254901B (zh)
TW (1) TWI456728B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601464B2 (en) 2014-07-10 2017-03-21 Apple Inc. Thermally enhanced package-on-package structure
US9721903B2 (en) 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules
US10109593B2 (en) 2015-07-23 2018-10-23 Apple Inc. Self shielded system in package (SiP) modules

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI459521B (zh) * 2012-03-08 2014-11-01 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI446514B (zh) * 2012-06-14 2014-07-21 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI710099B (zh) * 2020-04-16 2020-11-11 矽品精密工業股份有限公司 封裝結構及其製法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7198987B1 (en) * 2004-03-04 2007-04-03 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated EMI and RFI shield
US7656047B2 (en) * 2005-01-05 2010-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method
KR100703090B1 (ko) * 2005-08-30 2007-04-06 삼성전기주식회사 후면 접지형 플립칩 반도체 패키지
WO2008062982A1 (en) * 2006-11-21 2008-05-29 Lg Innotek Co., Ltd Electromagnetic shielding device, radio frequency module having the same, and method of manufacturing the radio frequency module
US8043892B2 (en) * 2007-05-02 2011-10-25 Samsung Electronics Co., Ltd. Semiconductor die package and integrated circuit package and fabricating method thereof
US8178956B2 (en) * 2007-12-13 2012-05-15 Stats Chippac Ltd. Integrated circuit package system for shielding electromagnetic interference
US8138024B2 (en) * 2008-02-26 2012-03-20 Stats Chippac Ltd. Package system for shielding semiconductor dies from electromagnetic interference
JP2010010441A (ja) * 2008-06-27 2010-01-14 Murata Mfg Co Ltd 回路モジュールの製造方法および回路モジュール
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601464B2 (en) 2014-07-10 2017-03-21 Apple Inc. Thermally enhanced package-on-package structure
US10109593B2 (en) 2015-07-23 2018-10-23 Apple Inc. Self shielded system in package (SiP) modules
US9721903B2 (en) 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules
US10115677B2 (en) 2015-12-21 2018-10-30 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules

Also Published As

Publication number Publication date
CN102254901A (zh) 2011-11-23
TWI456728B (zh) 2014-10-11
TW201232746A (en) 2012-08-01

Similar Documents

Publication Publication Date Title
TWI466249B (zh) 半導體封裝件及其製造方法
US8368185B2 (en) Semiconductor device packages with electromagnetic interference shielding
TWI540698B (zh) 半導體封裝件與其製造方法
CN103400825B (zh) 半导体封装件及其制造方法
CN103219298B (zh) 具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法
TWI387070B (zh) 晶片封裝體及其製作方法
KR102107038B1 (ko) 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
US8766416B2 (en) Semiconductor package and fabrication method thereof
US20180096967A1 (en) Electronic package structure and method for fabricating the same
CN102254901B (zh) 具有防电磁干扰结构的半导体结构与其制造方法
US20080000680A1 (en) Printed circuit board and method of manufacturing the same
JP2005251889A (ja) 立体的電子回路装置
KR20150053579A (ko) 전자 소자 모듈 및 그 제조 방법
US11195800B2 (en) Electronic device module and method of manufacturing the same
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
US9607860B2 (en) Electronic package structure and fabrication method thereof
US11071196B2 (en) Electronic device module and method of manufacturing electronic device module
CN114267664A (zh) 封装电路结构及其制作方法
KR101762627B1 (ko) 반도체 패키지 및 그 제조 방법
US10897811B2 (en) Electronic device module
KR101391089B1 (ko) 반도체 패키지 및 그 제조방법
US20210335733A1 (en) Electronic device module and method of manufacturing electronic device module
KR101141443B1 (ko) 반도체 패키지의 제조 방법
TWI663663B (zh) 電子封裝構件及其製作方法
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant