[go: up one dir, main page]

CN102214576A - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN102214576A
CN102214576A CN2010101450888A CN201010145088A CN102214576A CN 102214576 A CN102214576 A CN 102214576A CN 2010101450888 A CN2010101450888 A CN 2010101450888A CN 201010145088 A CN201010145088 A CN 201010145088A CN 102214576 A CN102214576 A CN 102214576A
Authority
CN
China
Prior art keywords
gate
dielectric layer
contact site
hole
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101450888A
Other languages
English (en)
Inventor
尹海洲
朱慧珑
骆志炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2010101450888A priority Critical patent/CN102214576A/zh
Priority to US12/991,012 priority patent/US8440558B2/en
Priority to CN2010900008297U priority patent/CN202930361U/zh
Priority to JP2012511125A priority patent/JP2012527746A/ja
Priority to PCT/CN2010/001419 priority patent/WO2011124001A1/zh
Priority to GB1121915.1A priority patent/GB2490982A/en
Publication of CN102214576A publication Critical patent/CN102214576A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开了一种半导体器件及其制作方法。根据本发明，一种制作半导体器件的方法包括：提供半导体衬底；在半导体衬底上形成晶体管结构，该晶体管结构包括栅极区以及源/漏区，栅极区包括在半导体衬底上形成的栅极介质层以及在栅极介质层上形成的牺牲栅；沉积第一层间介质层，对第一层间介质层进行平坦化，以露出牺牲栅；去除牺牲栅，形成替代栅孔；在第一层间介质层中与源/漏区相对应的位置形成第一接触孔；以及在第一接触孔以及替代栅孔中填充第一导电材料，以形成第一接触部和替代栅，第一接触部与源/漏区相接触。根据本发明，替代栅和第一接触部可在同一步骤中通过沉积相同材料来形成，因此简化了制造工艺。

Description

半导体器件及其制作方法
技术领域
本发明涉及半导体领域，更具体地，涉及一种半导体器件及其制造方法，特别是包括替代栅的半导体器件的制作方法以及利用所述方法制作出的半导体器件。
背景技术
随着半导体器件的尺寸越来越小，接触孔(CA)及相应的接触部也越来越小，且相互间的距离也随之减小。利用传统工艺制造较小的接触孔/接触部存在以下一些问题：(1)由于栅上的刻蚀深度与源/漏区中的刻蚀深度不同，容易造成接触孔与栅之间的短路；(2)由于源/漏区中的刻蚀深度较深且开口较小(即，具有较小的宽高比)，可能会引起无法完全刻通、填充金属中出现空洞等多种工艺缺陷，从而限制了工艺的选择性，而且导致了寄生电阻的增大。
为了解决上述问题，申请人已经提出了如下的工艺(中国专利申请号200910092514.3，代理所案号IB094429)。具体来说，首先，在形成了晶体管结构(包括栅极、源/漏极)的半导体衬底上沉积第一层间介质层，并通过对该第一层间介质层进行平坦化工艺，例如CMP(化学机械抛光)，使得露出栅极。然后，在第一层间介质层中与源/漏极相对应的部位形成接触孔，并填充金属等导电材料，以形成与源/漏极相接触的下接触部。接着，再沉积第二层间介质层，在第二层间介质层中形成分别与栅极、源/漏极相对应的接触孔，并填充金属等导电材料，以形成与栅极、源/漏极相接触的上接触部。
这样，通过分两个步骤来形成接触部，减小了单次刻蚀接触孔时的困难。而且，在形成上接触部时，所刻蚀的接触孔的深度在栅极、源/漏极部位是相同的。因此，克服了上述现有技术中的问题。
但是，当这种工艺应用于替代栅结构时，通常栅极金属的填充和接触孔中金属的填充是分两个步骤来进行的，而且栅极金属和填充接触孔所用的金属并不相同(参见申请人的上述专利申请200910092514.3)。此外，在与源/漏极相接触的下接触部形成后需要进行一次CMP，该CMP的工艺复杂，并且要求很高。
有鉴于此，需要提供一种新颖的半导体器件及其制作方法，以简化工艺流程。
发明内容
本发明的目的在于提供一种半导体器件及其制作方法，以克服上述现有技术中的问题，特别是简化替代栅工艺的流程。
根据本发明的一方面，提供了一种制作半导体器件的方法，包括：提供半导体衬底；在半导体衬底上形成晶体管结构，该晶体管结构包括栅极区以及源/漏区，所述栅极区包括在半导体衬底上形成的栅极介质层以及在栅极介质层上形成的牺牲栅；沉积第一层间介质层，对所述第一层间介质层进行平坦化，以露出牺牲栅；去除所述牺牲栅，形成替代栅孔；在第一层间介质层中与源/漏区相对应的位置形成第一接触孔；以及在所述第一接触孔以及替代栅孔中填充第一导电材料，以形成第一接触部和替代栅，所述第一接触部与源/漏区相接触。
优选地，在形成第一接触部和替代栅之后，该方法还可以包括：沉积第二层间介质层；在第二层间介质层中与所述第一接触部和替代栅相对应的位置形成第二接触孔；在所述第二接触孔中填充第二导电材料，以形成第二接触部，所述第二接触部分别与第一接触部和替代栅相接触。
优选地，在形成替代栅孔之后，且在形成第一接触孔之前，该方法还可以包括：在所述替代栅孔中形成功函数调节层。进一步优选地，在形成第一接触孔之后，且在填充第一导电材料之前，该方法还可以包括：在所述第一接触孔中形成衬层。
优选地，在形成第一接触孔之后，且在填充第一导电材料之前，该方法还可以包括：在所述第一接触孔以及替代栅孔中形成衬层，所述衬层处于替代栅孔中的部分用作功函数调节材料。
优选地，在形成第二接触孔之后，且在填充第二导电材料之前，该方法还可以包括：在所述第二接触孔中形成衬层。
优选地，所述第一导电材料可以为Ti、Al或者二者的合金。
根据本发明的另一方面，提供了一种半导体器件，包括：半导体衬底；在半导体衬底上形成的晶体管结构，该晶体管结构包括栅极区以及源/漏区，所述栅极区包括在半导体衬底上形成的栅极介质层以及在栅极介质层上形成的替代栅；在半导体衬底上形成的第一层间介质层；以及在第一层间介质层中与源/漏区相对应的位置形成的第一接触部，所述第一接触部与源/漏区相接触，其中所述第一接触部与替代栅由同一导电材料层构成。
优选地，该半导体器件还可以包括：在第一层间介质层上形成的第二层间介质层；以及在第二层间介质层与第一接触部以及替代栅相对应的位置形成的第二接触部，所述第二接触部分别与第一接触部和替代栅相接触。
优选地，所述替代栅的底部和侧壁可以由功函数调节层覆盖，所述第一接触部的底部和侧壁可以由衬层覆盖，所述功函数调节层和衬层可以分别由以下任一种或多种的材料组合形成：TiN、TiAlN、TaN、TaAlN、Ta和Ti。进一步优选地，所述功函数调节层和衬层的材料可以相同。
优选地，形成所述第一接触部与替代栅的导电材料可以为Ti、Al或者二者的合金。
根据本发明的实施例，替代栅和第一接触部可在同一步骤中通过沉积相同材料来形成，因此简化了制造工艺。此外，可以使用所沉积的第一接触部衬层的一部分来作为功函数调节金属，进一步简化了工艺。
此外，由于第一接触部和替代栅采用了相同的材料，于是在随后的工艺中(如，第二接触孔的刻蚀、第二接触部衬层的选择)，可以更易于优化。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1～13示出了根据本发明实施例制作半导体器件的流程中各步骤的剖面图。
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
图1～13详细示出了根据本发明实施例制作包括替代栅的半导体器件流程中各步骤的剖面图。以下，将参照这些附图来对根据本发明实施例的各个步骤以及由此得到的半导体器件予以详细说明。
首先，如图1所示，提供一半导体衬底1001，例如Si衬底。并且，在该半导体衬底1001上形成晶体管结构。具体地，该晶体管结构例如包括栅极区100和源/漏区200。例如，栅极区100包括位于半导体衬底上的栅极介质层1002、在栅极介质层1002上形成的牺牲栅1003、以及围绕栅极主体的栅极侧墙1004。其中，栅极介质层1002例如包括高k材料，牺牲栅1003例如包括多晶硅，栅极侧墙1004例如包括氮化物如SiNx。作为本发明的示例，栅极介质层1002的厚度约为1～3nm，牺牲栅1003的厚度约为20～70nm，栅极侧墙1004在图示水平方向上的宽度约为10～40nm，在牺牲栅1003上的厚度约为15～40nm。
本领域普通技术人员可以设想多种工艺来制作这种晶体管结构。由于这种晶体管结构的制作与本发明的主旨并无直接关联，在此不再赘述。
优选地，为了减小源/漏区200与将要形成的接触部之间的接触电阻，可以在源/漏区200中形成硅化物层1005。硅化物层1005例如通过以下步骤来形成：在上述形成了晶体管结构的半导体衬底上沉积一层金属层(例如，Ti、W或Co)，并进行退火，使得所沉积的金属与源/漏区的Si发生反应而生成金属硅化物，然后去除未反应的多余金属。这种金属硅化物有助于减小源/漏区200与将要形成的接触部之间的接触电阻。
然后，如图2所示，在上述形成有晶体管结构的半导体衬底1001上沉积第一层间介质层1006。例如，第一层间介质层1006可以包括未掺杂的氧化硅(SiO2)、各种掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)和氮化硅(Si3N4)等。
在本发明中，为了改善器件性能，使用替代栅的工艺。具体地，例如使用金属材料代替上述形成的牺牲栅1003来形成替代栅。这种替代栅工艺本身在本领域中是公知的，因而对此不作过多描述。在此，唯一需要指出的是，为了替换之前形成的牺牲栅1003，需要去除位于其顶部的(各)层，从而露出牺牲栅1003。
因此，如图3所示，首先对第一层间介质层1006进行平坦化，例如通过CMP(化学机械抛光)，从而暴露出栅极侧墙1004。之后，如图4所示，进一步去除栅极侧墙1004位于牺牲栅1003顶部的部分，例如，通过进一步CMP或者RIE(反应离子刻蚀)，以便露出牺牲栅1003。
这里需要指出的是，在以上的实施例中，如图2所示，在形成晶体管结构之后，并未去除栅极侧墙1004位于牺牲栅1003顶部的部分(以下，称为覆层)就直接沉积第一层间介质层1006。但是，本发明并不限于此。例如，在形成晶体管结构并通过退火形成硅化物层1005之后，可以先去除牺牲栅1003顶部的覆层，然后再沉积第一层间介质层1006。
之后，如图5所示，例如通过湿法或干法刻蚀，去除牺牲栅1003，从而形成替代栅孔1003′。接下来，将在该替代栅孔1003′中填充替代栅材料(例如，金属)来形成替代栅。在此，可选地，还可以替换之前形成的栅极介质层1002。具体地，首先例如通过刻蚀去除栅极介质层1002，然后沉积一新的栅极介质层(图中未示出)，该新的栅极介质层例如可以包括不同的高k材料。
优选地，为了调节将要形成的替代栅的功函数，可以在替代栅孔1003′中形成一功函数调节层。为此，例如，如图6所示，沉积一预备功函数调节层1007。然后可以对该预备功函数调节层1007进行处理(例如，化学机械抛光CMP)，使得该预备功函数调节层1007只留在替代栅孔1003′中(参见图9)，即覆盖替代栅孔1003′的底部和侧壁。当然，在此为了简化工艺的目的，优选地，在沉积预备功函数调节层1007之后，并不立即对其进行处理，而是将其原样保留。当随后在沉积了替代栅以及接触部的导电材料之后进行平坦化(如CMP)时，可以一并去除位于替代栅孔1003′外的预备功函数调节层1007(参见图9)。
该功函数调节层1007可以包括TiN、TiAlN、TaN、TaAlN、Ta和Ti中任一种或其组合。另外，可选地，该功函数调节层1007可以形成为多层结构，例如TiN/TiAlN的双层结构等。该功函数调节层1007的厚度例如约3～10nm。
然后，如图7和8所示，例如采用光刻工艺，形成光刻胶掩模1008(图7)，并执行光刻、去胶工艺，在第一层间介质层1006中与源/漏区相对应的位置处，形成接触孔1009，在接触孔的底部，暴露出源/漏区(或者，源/漏区上形成的硅化物层1005)(图9)。根据本发明的实施例，接触孔1009的宽度(图示水平宽度)约为15～100nm。
之后，如图9所示，在接触孔1009以及替代栅孔1003′中填充导电材料，从而分别形成第一源/漏区接触部1010以及替代栅1003″。例如，首先沉积一层导电材料，如Al、W、AlTi、Cu、TiN、TaN、Ti或Ta。这一层导电材料优选为Ti、Al或者是二者的合金。Ti、Al的电阻率很小，有利于减小栅电阻。然后，对所沉积的导电材料进行平坦化(如CMP)，直至露出第一层间介质层1006。这样，就在接触孔1009以及替代栅孔1003′中填充了导电材料。其中，第一源/漏区接触部1010与其下方的源/漏区(或者，源/漏区上形成的硅化物层1005)相接触。
优选地，在如上所述沉积导电金属材料之前，可以首先在接触孔1009和/或替代栅孔1003′中形成一衬层(图中未示出)。例如，该衬层可以包括TiN、TiAlN、TaN、TaAlN、Ta和Ti中任一种或其组合。另外，可选地，该衬层可以形成为多层结构，例如TiN/TiAlN的双层结构等。衬层的厚度可以为2～10nm。然后，待如上所述沉积导电材料之后，进行平坦化，直至露出第一层间介质层1006。
优选地，该衬层可以用作功函数调节材料。此时，可以省略图6所示的沉积功函数调节层1007的步骤。在这种情况下，在形成了替代栅孔1003′和接触孔1009之后(参见图8，此时不存在功函数调节层1007)，在半导体衬底上沉积衬层材料，从而该衬层材料位于接触孔1009中的部分(即，覆盖接触孔的底部和侧壁的部分)用作接触部的衬层，而位于替代栅孔1003′中的部分(即，覆盖替代栅孔的底部和侧壁的部分)用作栅极的功函数调节层。
这样，就得到了根据本发明一个实施例的半导体器件。如图9所示，该半导体器件包括：半导体衬底1001；在半导体衬底上形成的晶体管结构，包括栅极区和源/漏区，栅极区包括栅极介质层1002和替代栅1003″，源/漏区优选地包括硅化物层1005；在半导体衬底1001上形成的第一层间绝缘层1006，其中形成有与源/漏区(或源/漏区的硅化物层1005)相接触的第一源/漏区接触部1010。在该结构中，替代栅1003″与第一源/漏区接触部1010是由同一导电材料层(在同一步骤中由相同材料沉积而成)构成的。
在形成了该半导体器件之后，还可以进一步对其进行如下所述的处理，以便更好地实现与外部的接触。
如图10所示，在第一层间介质层1006上沉积第二层间介质层1011。例如，第二层间介质层1011可以包括未掺杂的氧化硅(SiO2)、各种掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)和氮化硅(Si3N4)。由于之前(图9)所执行的平坦化工艺，第二层间介质层380具有平坦的上表面。
然后，如图11和12所示，例如采用光刻工艺，形成光刻胶掩模1012(图11)，并执行光刻、去胶工艺，在第二层间介质层1011中与源/漏区以及栅极区相对应的位置处，形成接触孔1013，在接触孔的底部，暴露出第一源/漏区接触部1010和替代栅1003″(图12)。根据本发明的实施例，接触孔1013的宽度(图示水平宽度)约为20～150nm。
之后，如图13所示，在接触孔1013中填充导电材料，从而分别形成第二源/漏区接触部以及栅区接触部1014。例如，首先沉积一层导电材料，如Al、W、AlTi、Cu、TiN、TaN、Ti或Ta。然后，对所沉积的导电材料进行平坦化(如CMP)，直至露出第二层间介质层1011。这样，就在接触孔1014中填充了导电材料。其中，第二源/漏区接触部1014分别与其下方相应位置的第一源/漏区接触部1010相接触，栅区接触部1014与替代栅1003″相接触。
优选地，在如上所述沉积导电材料之前，可以首先在接触孔1013中形成一衬层(图中未示出)。例如，可以先沉积一预备衬层，然后对其进行处理(例如，选择性刻蚀)，使得该预备衬层仅留在接触孔1013中，即覆盖接触孔1013的底部和侧壁。当然，在此为了简化工艺的目的，优选地，在沉积预备衬层之后，并不立即对其进行处理，而是将其原样保留。当随后在沉积了上接触部的导电材料之后进行平坦化(如CMP)时，可以一并去除位于接触孔1013外的预备衬层。
例如，该衬层可以包括TiN、TiAlN、TaN、TaAlN、Ta和Ti中任一种或其组合。另外，可选地，该衬层可以形成为多层结构，例如TiN/TiAlN的双层结构等。衬层的厚度可以为2～10nm。
最终，形成了如图13所示的根据本发明另一实施例的半导体器件结构。如图13所示，根据该实施例的半导体器件主要包括：半导体衬底1001；在半导体衬底上形成的晶体管结构，包括栅极区和源/漏区，栅极区包括栅极介质层1002和替代栅1003″，源/漏区优选地包括硅化物层1005；在半导体衬底1001上形成的第一层间绝缘层1006，其中形成有与源/漏区(或源/漏区的硅化物层1005)相接触的第一源/漏区接触部1010；以及在第一层间绝缘层1006上形成的第二层间介质层1011，其中形成有与第一源/漏区接触部相接触的第二源/漏区接触部1014以及与替代栅1003″相接触的栅区接触部1014。在该结构中，替代栅1003″与第一源/漏区接触部1010是在同一步骤中通过沉积相同的导电材料而形成的。
根据本发明的实施例，通过同一步骤来沉积替代栅和第一源/漏区接触部材料，从而简化了制造工艺，节省了工艺成本。而且，可以使用所沉积的接触部衬层的一部分来作为功函数调节金属，从而更易于对晶体管的开启电压Vth进行调节。
此外，由于第一源/漏区接触部和替代栅采用了相同的材料，使得后续的工艺及材料的选择更为简化，如上部接触孔的刻蚀、为了减小与下接触部之间的接触电阻对接触部衬层的选择等。例如，本领域普通技术人员可知，由于下部的第一接触部以及栅极金属为同一材料，相当于在上部接触孔的刻蚀中形成了相同的刻蚀停止层，因此将大大简化刻蚀工艺。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。

Claims (12)

1.一种制作半导体器件的方法，包括：
提供半导体衬底；
在半导体衬底上形成晶体管结构，该晶体管结构包括栅极区以及源/漏区，所述栅极区包括在半导体衬底上形成的栅极介质层以及在栅极介质层上形成的牺牲栅；
沉积第一层间介质层，对所述第一层间介质层进行平坦化，以露出牺牲栅；
去除所述牺牲栅，形成替代栅孔；
在第一层间介质层中与源/漏区相对应的位置形成第一接触孔；以及
在所述第一接触孔以及替代栅孔中填充第一导电材料，以形成第一接触部和替代栅，所述第一接触部与源/漏区相接触。
2.根据权利要求1所述的方法，在形成第一接触部和替代栅之后，还包括：
沉积第二层间介质层；
在第二层间介质层中与所述第一接触部和替代栅相对应的位置形成第二接触孔；
在所述第二接触孔中填充第二导电材料，以形成第二接触部，所述第二接触部分别与第一接触部和替代栅相接触。
3.根据权利要求1所述的方法，其中，在形成替代栅孔之后，且在形成第一接触孔之前，该方法还包括：在所述替代栅孔中形成功函数调节层。
4.根据权利要求3所述的方法，其中，在形成第一接触孔之后，且在填充第一导电材料之前，该方法还包括：在所述第一接触孔中形成衬层。
5.根据权利要求1所述的方法，其中，在形成第一接触孔之后，且在填充第一导电材料之前，该方法还包括：在所述第一接触孔以及替代栅孔中形成衬层，所述衬层处于替代栅孔中的部分用作功函数调节材料。
6.根据权利要求2所述的方法，其中，在形成第二接触孔之后，且在填充第二导电材料之前，该方法还包括：在所述第二接触孔中形成衬层。
7.根据权利要求1至6中任一项所述的方法，其中，所述第一导电材料为Ti、Al或者二者的合金。
8.一种半导体器件，包括：
半导体衬底；
在半导体衬底上形成的晶体管结构，该晶体管结构包括栅极区以及源/漏区，所述栅极区包括在半导体衬底上形成的栅极介质层以及在栅极介质层上形成的替代栅；
在半导体衬底上形成的第一层间介质层；以及
在第一层间介质层中与源/漏区相对应的位置形成的第一接触部，所述第一接触部与源/漏区相接触，
其中所述第一接触部与替代栅由同一导电材料层构成。
9.根据权利要求8所述的半导体器件，还包括：
在第一层间介质层上形成的第二层间介质层；以及
在第二层间介质层与第一接触部以及替代栅相对应的位置形成的第二接触部，所述第二接触部分别与第一接触部和替代栅相接触。
10.根据权利要求8所述的半导体器件，其中，所述替代栅的底部和侧壁由功函数调节层覆盖，所述第一接触部的底部和侧壁由衬层覆盖，所述功函数调节层和衬层分别由以下任一种或多种的材料组合形成：TiN、TiAlN、TaN、TaAlN、Ta和Ti。
11.根据权利要求10所述的半导体器件，其中，所述功函数调节层和衬层的材料相同。
12.根据权利要求8至11中任一项所述的半导体器件，其中，形成所述第一接触部与替代栅的导电材料为Ti、Al或者二者的合金。
CN2010101450888A 2010-04-09 2010-04-09 半导体器件及其制作方法 Pending CN102214576A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN2010101450888A CN102214576A (zh) 2010-04-09 2010-04-09 半导体器件及其制作方法
US12/991,012 US8440558B2 (en) 2010-04-09 2010-09-16 Semiconductor device and method of fabricating the same
CN2010900008297U CN202930361U (zh) 2010-04-09 2010-09-16 一种半导体器件
JP2012511125A JP2012527746A (ja) 2010-04-09 2010-09-16 半導体デバイス及びその製造方法
PCT/CN2010/001419 WO2011124001A1 (zh) 2010-04-09 2010-09-16 半导体器件及其制作方法
GB1121915.1A GB2490982A (en) 2010-04-09 2010-09-16 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101450888A CN102214576A (zh) 2010-04-09 2010-04-09 半导体器件及其制作方法

Publications (1)

Publication Number Publication Date
CN102214576A true CN102214576A (zh) 2011-10-12

Family

ID=44745835

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2010101450888A Pending CN102214576A (zh) 2010-04-09 2010-04-09 半导体器件及其制作方法
CN2010900008297U Expired - Lifetime CN202930361U (zh) 2010-04-09 2010-09-16 一种半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010900008297U Expired - Lifetime CN202930361U (zh) 2010-04-09 2010-09-16 一种半导体器件

Country Status (5)

Country Link
US (1) US8440558B2 (zh)
JP (1) JP2012527746A (zh)
CN (2) CN102214576A (zh)
GB (1) GB2490982A (zh)
WO (1) WO2011124001A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014008696A1 (zh) * 2012-07-11 2014-01-16 中国科学院微电子研究所 半导体器件制造方法
CN103871886A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105336782A (zh) * 2014-08-11 2016-02-17 唐棕 半导体器件及其制造方法
CN106206418A (zh) * 2015-05-29 2016-12-07 意法半导体公司 集成电路
CN107887438A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN109496363A (zh) * 2017-07-13 2019-03-19 华为技术有限公司 隧穿场效应晶体管器件制造方法及隧穿场效应晶体管器件
CN114141702A (zh) * 2020-09-04 2022-03-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8685807B2 (en) * 2011-05-04 2014-04-01 Globalfoundries Inc. Method of forming metal gates and metal contacts in a common fill process
US8546910B2 (en) * 2011-06-20 2013-10-01 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor structure and method for manufacturing the same
WO2013111212A1 (ja) 2012-01-24 2013-08-01 キヤノンアネルバ株式会社 電子部品の製造方法及び電極構造
US9105623B2 (en) 2012-05-25 2015-08-11 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
KR20140047920A (ko) 2012-10-15 2014-04-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN103855095B (zh) * 2012-12-04 2016-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9515163B2 (en) * 2013-09-09 2016-12-06 Globalfoundries Inc. Methods of forming FinFET semiconductor devices with self-aligned contact elements using a replacement gate process and the resulting devices
US9153483B2 (en) 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US20160079167A1 (en) * 2014-09-12 2016-03-17 Qualcomm Incorporated Tie-off structures for middle-of-line (mol) manufactured integrated circuits, and related methods
US9490255B1 (en) 2015-12-01 2016-11-08 International Business Machines Corporation Complementary metal oxide semiconductor replacement gate high-k metal gate devices with work function adjustments
US11081388B2 (en) * 2019-01-10 2021-08-03 International Business Machines Corporation Forming barrierless contact
CN116031205B (zh) * 2023-03-30 2023-06-30 合肥晶合集成电路股份有限公司 半导体器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1219761A (zh) * 1997-12-11 1999-06-16 国际商业机器公司 减少寄生电阻和电容的场效应晶体管
US20020142531A1 (en) * 2001-03-29 2002-10-03 Hsu Sheng Teng Dual damascene copper gate and interconnect therefore
JP2007141905A (ja) * 2005-11-15 2007-06-07 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4440577C1 (de) 1994-11-14 1996-02-01 Heraeus Electro Nite Int Probennahmeeinrichtung für Metallschmelzen
KR100325383B1 (ko) * 1996-07-12 2002-04-17 니시무로 타이죠 반도체 장치 및 그 제조 방법
JP2000223699A (ja) * 1999-02-04 2000-08-11 Toshiba Corp 半導体装置の製造方法
JP4491858B2 (ja) * 1999-07-06 2010-06-30 ソニー株式会社 半導体装置の製造方法
JP2001044423A (ja) * 1999-07-29 2001-02-16 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
TW514992B (en) * 1999-12-17 2002-12-21 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
JP4163164B2 (ja) * 2004-09-07 2008-10-08 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4723975B2 (ja) * 2005-10-25 2011-07-13 株式会社東芝 半導体装置およびその製造方法
JP5003515B2 (ja) * 2007-03-20 2012-08-15 ソニー株式会社 半導体装置
JP2009158591A (ja) * 2007-12-25 2009-07-16 Nec Electronics Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1219761A (zh) * 1997-12-11 1999-06-16 国际商业机器公司 减少寄生电阻和电容的场效应晶体管
US20020142531A1 (en) * 2001-03-29 2002-10-03 Hsu Sheng Teng Dual damascene copper gate and interconnect therefore
JP2007141905A (ja) * 2005-11-15 2007-06-07 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014008696A1 (zh) * 2012-07-11 2014-01-16 中国科学院微电子研究所 半导体器件制造方法
CN103871886A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN103871886B (zh) * 2012-12-18 2017-12-01 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105336782A (zh) * 2014-08-11 2016-02-17 唐棕 半导体器件及其制造方法
CN105336782B (zh) * 2014-08-11 2020-09-29 唐棕 半导体器件的制造方法
CN106206418A (zh) * 2015-05-29 2016-12-07 意法半导体公司 集成电路
CN106206418B (zh) * 2015-05-29 2019-10-01 意法半导体公司 集成电路
CN110556336A (zh) * 2015-05-29 2019-12-10 意法半导体公司 集成电路
CN110556336B (zh) * 2015-05-29 2024-08-30 意法半导体公司 集成电路
CN107887438A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN109496363A (zh) * 2017-07-13 2019-03-19 华为技术有限公司 隧穿场效应晶体管器件制造方法及隧穿场效应晶体管器件
CN114141702A (zh) * 2020-09-04 2022-03-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
JP2012527746A (ja) 2012-11-08
WO2011124001A1 (zh) 2011-10-13
CN202930361U (zh) 2013-05-08
GB2490982A (en) 2012-11-21
US20110272767A1 (en) 2011-11-10
GB201121915D0 (en) 2012-02-01
US8440558B2 (en) 2013-05-14

Similar Documents

Publication Publication Date Title
CN102214576A (zh) 半导体器件及其制作方法
CN102024744B (zh) 半导体器件及其制造方法
CN100490079C (zh) 具有金属栅电极和硅化物触点的fet栅极结构
US10985182B2 (en) Methods for forming three-dimensional memory device without conductor residual caused by dishing
US9917059B2 (en) Self-aligned vertical transistor with local interconnect
US20110169074A1 (en) Vertical channel transistor and method of fabricating the same
US9082651B2 (en) Memory devices and method of forming same
US20160190322A1 (en) Large area contacts for small transistors
CN102148236A (zh) 半导体元件及其制造方法
US20160148832A1 (en) Semiconductor device with buried local interconnects
US11348935B2 (en) Memory devices and method of fabricating same
CN105745738A (zh) 自对准栅极触点结构
US9059043B1 (en) Fin field effect transistor with self-aligned source/drain regions
US20120181623A1 (en) Semiconductor device and method for manufacturing the same
US10438955B2 (en) Devices with contact-to-gate shorting through conductive paths between fins and fabrication methods
CN109509721B (zh) 半导体元件及其制作方法
KR101688702B1 (ko) 자가-정렬된 콘택 및 방법
US9236389B1 (en) Embedded flash memory fabricated in standard CMOS process with self-aligned contact
CN102237311B (zh) 半导体器件及其制作方法
US8652901B1 (en) Single-mask spacer technique for semiconductor device features
KR20070049343A (ko) 반도체 소자의 제조방법
TWI628721B (zh) 氧化物半導體元件及其製造方法
CN105098063A (zh) 一种半导体器件及其制造方法
US20160315143A1 (en) Method for fabricating an improved field effect device
KR20070011887A (ko) 상변화 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111012